CN101395486A - 层叠保护结构 - Google Patents

层叠保护结构 Download PDF

Info

Publication number
CN101395486A
CN101395486A CNA2007800081897A CN200780008189A CN101395486A CN 101395486 A CN101395486 A CN 101395486A CN A2007800081897 A CNA2007800081897 A CN A2007800081897A CN 200780008189 A CN200780008189 A CN 200780008189A CN 101395486 A CN101395486 A CN 101395486A
Authority
CN
China
Prior art keywords
substrate
signal
protection
conductive
protection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800081897A
Other languages
English (en)
Inventor
B·N·埃尔德里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of CN101395486A publication Critical patent/CN101395486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

披露了用于提供一种层叠结构且该层叠结构具有嵌入其中的保护平面的系统和方法。电器可以通过形成包括导电信号结构、电保护结构以及设置在信号结构和保护结构之间的电绝缘结构的层叠结构来制成。信号结构、绝缘结构和保护结构在层叠结构中相互对准。

Description

层叠保护结构
发明背景
使用保护结构技术,可以使得信号轨迹(例如,沉积在基片上或者嵌入在基片中并且构成传输一个或多个电信号的材料的导电轨迹)得到电保护,从而避免与相邻轨迹的电容耦合、轨迹相互间的串扰、电干扰或者电泄漏之类事情的发生。本文所披露的发明典型实施例涉及改进保护结构以及形成和使用这类保护结构的方法。
发明内容
本发明的一些实施例涉及提供一种层叠的保护结构。根据本发明的一些实施例,通过形成包括多层的层叠结构就能够构成一种电器。所述的多层包括交流电导电层和电绝缘层。导电层中至少一层可以包括信号轨迹,并且导电层中至少还有其它一层可以包括保护结构,构成对信号轨迹的保护,以避免电容性耦合、串扰、和/或其它电干扰。一层或多层信号轨迹与一层或多层保护结构可以在层叠结构中相互对准。
本发明实施例的上述以及其它性能和优点将在下列说明书和所附的权利要求书中作进一步阐述或者使之变得更加显而易见。本发明的性能和优点可籍助于在所附权利要求书中特别指出的指导及其组合得以实现和获得。此外,本发明的性能和优点也可通过本发明的实践得以了解和熟悉,或者从下文所进一步阐述的说明中变得更加清晰。
附图说明
为了了解获得本发明实施例的上述以及其它性能和优点的方法,将参考本发明的特殊实施例,尤其是采用“附图”方式所说明的实施例来提供本发明实施例的更多具体描述。应该理解的是,附图仅仅只描述了本发明的典型实施例,因此并不能视为本发明范围的限制,本发明的实施例将通过下列附图的使用作更加具体和详细的讨论和解释。附图包括:
图1图示说明了典型的电器的俯视图,该电器具有根据本发明一些实施例的基片和导电轨迹;
图2图示说明了图1所示的电器的仰视图;
图3图示说明了图1所示的电器的剖面图;
图4图示说明了图1所示的电器在根据本发明一些实施例经过沟槽切割形成对这类导电轨迹的层叠保护结构之后的俯视图;
图5图示说明了图4所示的局部示意图,它显示了一条导电轨迹;
图6图示说明了取自图5的剖面图;
图7显示了图4—6所示的电器的导电平面俯视图;显示了切割形成平面之后的保护结构;
图8图示说明了除了图4—6所示的电器举例说明之外,主要对应于图6所示视图的单侧剖面图;
图9图示说明了图8所示的结构的仰视图;
图10图示说明了图4—6所示具有连接着导电轨迹焊盘的探针的电器的俯视图;
图11图示说明了图10所示的电器的单侧剖面图;
图12图示说明了根据本发明一些实施例的典型探针卡附件;
图13图示说明了电气元件形成多层基片从而形成包括根据本发明一些实施例的叠保护结构的电气元件的切割;
图14图示说明了切割形成图13所示的基片的电气元件;以及,
图15—22图示说明了其它适用于形成根据本发明一些实施例的层叠保护结构的典型工艺。
具体实施方式
本说明书讨论了本发明的典型实施例及其应用。然而,本发明并不限制于这些典型的实施例及其应用或者限制于典型实施例及其应用的操作方式或本文所讨论的方式。此外,附图仅仅只是一种简化的显示或者局部的显示,为了便于说明和简化,在附图中所包含的元件尺寸可以被夸大或者不成比例。另外,文中所使用的术语“在...上面”是指一个物体或者元件(例如,一种材料、一层物体、一种基片,等等)可以“在”另外的物体或元件的上面,而与一个物体或元件是否直接在另一物体或元件上或者在一个物体或元件与其它物体或元件之间是否存在着一种或多种中间物体或元件无关。同样,如果提供的话,则方向(例如,在...之上,在...之下,在...上面,在...下面,一边,等等)都是相对的并且仅仅只是作为一个实例来提供的,其目的是为了便于说明和讨论,而不是用于限制的。
图1—3图示说明了一种由基片102所构成的典型的电器100,根据本发明一些实施例,该基片102具有设置在其一个表面上的多个信号轨迹104(为了简化和与其它元件相比较,采用阴影线显示并且在图1、4、5和8中具有亮的灰度显示)以及设置在其另一个表面上的多个信号端点208和多个保护端点220。(图1图示说明了电器100的俯视图,图2图示说明了仰视图,以及图3图示说明了单侧剖面图。)通过实例的说明,基片102可以是陶瓷基片、印刷电路板或者其它适用的轨迹基片,并且能够作为电器100中的轨迹基片或者一些其它的基片。导电轨迹104可以包括导电引脚106、导电轨迹部分108以及导电焊盘110。轨迹部分108可以电连接着引脚106和焊盘110。在图1图示说明三种导电轨迹104的同时,业内熟练的技术人士将会意识到本发明实施例包含了多于或少于三种轨迹104的电器。同样,也能够提供多于或少于三个信号端点208和多于或少于三个保护端点220。因此,业内熟练的技术人士都会意识到本发明的实施例包含轨迹104的各种结构和布局。此外,图中所示的引脚106、轨迹部分108以及焊盘110的形状都仅仅只是举例说明而已,并且引脚106、轨迹部分108以及焊盘110可以采用任意的形状。
正如图3最佳显示的那样,导电平面204可以嵌入在基片102中。一般来说,平面204是与轨迹104相平行的,并且,正如图1和图2所示(图中以虚线方式来显示平面204),平面204可以延伸覆盖着基片102所需要的面积,使得平面204部分处于轨迹104之下。正如图中所看到的那样,用于各个信号轨迹104的保护结构可以由平面204切割而形成。
在图1—3所示的实例中,信号轨迹104能够构成在引脚106和焊盘110之间传递电信号(例如,数据信号、控制信号,等等)。还提供了电引脚106和/或焊盘110与其它电子器件(未显示)的电连接。在图1—3所示的实例中,可以在基片102设置轨迹104表面的相反表面上提供导电的信号端点208。导电通孔206能够使得各个信号端点208与一个引脚106电连接,并且绝缘通道202能够使得各个通孔206与导电平面204电绝缘。例如,各个绝缘通道202可以包括在平面204中的一个孔和间隙,使得通孔206能够通过平面204而没有形成与平面204的任何电连接。正如图3所示,在平面204中形成绝缘通道202的孔或间隙自然可以采用构成基片102的材料占据或填充。可以为每一个引脚106都提供一个信号端点208和一个通孔206。于是,其它电子器件(未显示)可以通过信号端点208来电连接着引脚106。换句话说,分布着信号端点208和通孔206,使得来自其它电子器件(未显示)的电。连接可以直接连接着引脚106。
正如图2和图3所示,保护端点220和对应的通孔222可以提供与平面204的电连接。正如以上所提及的以及以下将要讨论的那样,保护结构可以通过平面204的切割来形成,并且各个保护端点220和通孔222可以提供与一个保护结构的单独电连接。
图4—7图示说明了根据本发明一些实施例可由平面204来创建用于各个轨迹104的保护结构的典型实例。(图4图示说明了电器100的俯视;图5图示说明了电器100的局部俯视图,显示了一条信号轨迹104;图6图示说明了取自图5的单侧剖面图;以及图7显示了导电平面204。)正如图4—7所示的那样,沟槽302沿着各个轨迹104切割。(为了简化和与其它元件相比较,在图4、5和7中,沟槽302采用暗的灰阴影线显示。)沟槽302可以使用任何适用的设备来切割,包括并不限制于激光或锯子。换句话说,沟槽302可以刻蚀或者其它化学方式来形成。例如,可以适用干法或者湿法刻蚀工艺来形成沟槽302。
正如图6中最佳显示的那样,各个沟槽302可以延伸进入基片102中,使得沟槽302割断导电平面204,割断导电平面形成用于各个信号轨迹104的保护结构。正如图4和图5所示的那样,每一个沟槽302一般都能勾画出一个轨迹104的轮廓。也正如图4和图5所示的那样,每一个沟槽302都包括没有勾画轨迹104轮廓的一部分305。如图所示,该部分305可以在每一个保护结构上创建一个连接着通孔222的区域(见图3)。
图7显示了仅仅导电平面204在沟槽302已经切割进入到基片102之后的俯视图。从图中可以看到,各个沟槽302将导电平面204切割成保护结构550。由沟槽302所创建的空间使得各个保护结构550与平面204的其余部分以及与其它保护结构550电绝缘。电绝缘材料(未显示)可以放置到沟槽302中,进一步有利于各个保护结构的电绝缘。
正如图7所示的那样,一般来说,各个保护结构550的形状都类似于信号轨迹104的形状。于是,各个保护结构550都可以包括形状类似于信号轨迹104的引脚106的部分554、形状类似于信号轨迹104的轨迹部分108的部分556,以及形状类似于信号轨迹104的焊盘110的部分558。也正如图7所示的那样,各个保护结构550也可以包括以上所提及的延伸部分552,该部分可以提供一个区域,在该区域中,通孔电连接着保护结构550,类似于图3所示的222。
在沟槽302切割进入基片102之后,电器100包括在基片102的一个表面上的信号轨迹104和嵌入在基片102中间的保护结构550。此外,每一个保护结构550都能够对应于一个信号轨迹104,并且每一个保护结构550的形状一般都类似于它所对应的信号轨迹104的形状以及一般都并行于和对准于它所对应的信号轨迹104。各个保护结构550都能够连起来保护它所对应的信号轨迹104,使之避免电干扰,例如,与其它信号轨迹104的电容性耦合、与其它信号轨迹104的串扰、电磁干扰或者泄漏电流。由于保护结构5500与信号轨迹104具有层叠关系,所以保护结构550就不会占据在相邻信号轨迹104之间的空间。因此,信号轨迹104就能够尽可能地相互接近来分开,只要保护结构能够像信号轨迹104那样沿着在基片102相同表面上的轨迹104的周围来设置即可。
在一些实施例中,对应于各个轨迹104而言,信号源(未显示)可以连接着焊盘110或者信号端点208中的一个,并且电信号驱动至轨迹104。第二个信号源(未显示)也可以连接着保护端点220,使得在信号轨迹104和它所对应的保护结构550上形成相同或基本相同的电压势,这就能够显著地减小或者消除在信号轨迹104和相邻信号轨迹104之间的电容性耦合。(保护端点220的另一种选择是设置在基片102的其它表面上的任意位置上,并且修改通孔222和/或提供保护端点220与保护结构550电连接的其它或者附加电连接。)另一种选择,可以将不同的电压势(例如,接地或者特定的电压)连接着保护端点220,使得保护结构550保持着所需要的电压势。这种结构可以减小或者消除各类可能影响对应信号轨迹104的电干扰并且也可以用于控制对应信号轨迹104的阻抗。所应用的电压势可以是固定的(例如,直流(DC)类电压),也可是时变的(例如交流(AC)类电压)。
图7所示的电器100的结构仅仅只是一个典型的实例并且许多变形都是可能的。例如,轨迹108可以是保护结构,而信号轨迹可以是由导电平面204所切割形成。作为另一实例,端点220可以设置在基片102的另一表面上。也可作为另一实例,轨迹104可以嵌入在基片102的中间,而不是像图1和3—6所示的那样设置在基片102的外表面上。也作为另一实例,两层以上的导电层可以采用层叠的方式来形成。例如,一层以上的导电层(例如,类似于平面204的各层)可以嵌入在基片102中间,并因此可以由基片102切割成多个导电结构。作为图1—7所示的电器100结构的可能变形的另一实例是保护端点220可以环绕着信号端点208的环状来形成。在这种情况下,在信号端点208和保护端点220的环状实现之间提供空间或者绝缘材料,以便于208和220之间的电绝缘。
图8和9图示说明了一些上述变形的实例。类似于图6所示的剖面图,图8以单侧剖面图的方式显示了改进的电元件100’,而图9显示了电元件100’的局部仰视图。与图6、8和9相同标号的元件可以是相同的。
正如图8所示,附加的导电平面2006、2008可以嵌入在基片102中并且环绕着信号通孔206。(尽管只显示了两个附加平面2006、2008,但是可以使用更多或者更少的附加平面。)也正如图8所示的那样,绝缘通道2002、2004可以设置成通过平面2006、2008,作为通孔206。绝缘通道2002、2004可以类似于绝缘通道202。也就是说,绝缘通道2002、2004可以包括在平面2006中的孔或间隙,从而允许通孔206通过平面2006、2008,而不会形成与平面2006、2008的电连接。于是,平面2006、2008环绕着通孔206并且具有通孔206保护结构的作用。可以为每一个通孔206提供一组平面2006、2008,并且每一个这类平面组2006、2008都是相互电绝缘的。另一选择是,在尺寸上,平面2006、2008可以类似于通孔206以及类似于平面204,可以延伸覆盖在基片102长度和宽度的大部分。在这种情况下,类似于平面2006、2008的尺寸和定位的保护结构如图8所示,可以采用由平面204切割形成保护结构550的相同方法由平面切割形成。
也为端点208提供保护结构。例如,如图8和9所示,保护端点220’可以采用环绕着端点208的环绕方式并因此具有端点208的保护结构的作用。
于是,构成如图8所示的保护结构,平面2006、2008可以保护通孔206,使之避免相邻通孔的电容性耦合、来自其它通孔的串扰、电干扰或电气泄漏,并且保护端点220’可以同样保护端点208,使之避免相邻端点的电容性耦合、来自其它端点的串扰、电干扰或电气泄漏。参考图8,导电端点2014和通孔2016可以提供与平面204的未使用部分的电连接,也就是说,平面204的部分采用沟槽302与保护结构相分离。
图10和11图示说明了根据本发明一些实施例的图4—7所示的电元件100的典型结构。尽管在图10和11中没有显示,但是图8和9所示的电元件100’也可以采用图10和11的结构。
如图10所示的那样,导电探针704可以耦合着导电焊盘110。探针704可以向下压紧并从而形成与第一电子器件(未显示)电连接。另外,第二电子器件(未显示)可以与信号端点208电连接。随后,通过探针704、轨迹104、通孔206和信号端点208在第一电子器件(未显示)和第二电子器件(未显示)之间提供电信号,并且正如以上所讨论的那样,轨迹104能够通过保护结构550得到保护。
探针704可以是弹性的,类似于弹簧的探针。适用的探针704的非限制实例包括由键合在一个焊盘100上的芯线和采用弹性材料涂敷的包层所形成的合成结构,如美国专利No.5,476,211、美国专利No.5,917,707和美国专利No.6,336,269所讨论的那样。探针704的另一种选择是光刻制成的结构,例如,在美国专利No.5,994,152、美国专利No.6,033,935、美国专利No.6,255,126、以及美国专利公开No.2001/0044225和美国专利申请公开No.2001/0012739中所披露的弹簧元件。探针704的其它非限制实例包括导电弹簧引脚、凸块、支柱、模压的弹簧、顶针、凹凸导板,等等。
采用图10和11所示结构构成的电器100或100’能够用于测试电子器件,例如,半导电芯片。图12图示说明了一种典型的探针卡组件800,根据本发明一些实施例,在该组件中,采用图10和11所示的结构构成的电器100能够具有作为探针基片814使用的功能。
正如以上所讨论的那样,探针,类似于探针704,可以连接着类似于图8和9所示的结构100’的电子元件100的结构。事实上,探针,类似于探针704,可以连接着图8和9所示的电子元件100的许多可能变型的任意结构。
现在进行类似于100、100’的电子元件的典型使用的讨论。图12显示了一种典型的探针卡组件800,如图所示,该探针卡组件可以包括三个基片:轨迹板802、中间介入层808和探针基片814。端点804可以提供连接着测试仪(未显示)的电连接,并且可以是任意适用的电连接结构,包括且不限制于适用于接受型弹簧引脚的焊盘、零插入力的连接器,或者任何其它适用于能够形成与测试仪(未显示)电连接的连接器件。
电连接(未显示),例如,导电端点、通孔和/或轨迹(未显示),都能够提供通过轨迹板802连接端点804和导电弹簧接触器806的电连接。另外,电连接(例如,导电端点、通孔和/或轨迹)(未显示)能够提供通过中间介入层808连接弹簧接触器806和通过中间介入层808连接弹簧接触器810,该弹簧接触器810可以类似于弹簧接触器806。另外,电连接(例如,导电端点、通孔和/或轨迹)(未显示)能够将弹簧接触器810通过探针基片814电连接着探针816,该探针816能够用于接触被测的电子器件或者多个器件892的输入和/或输出端点890。于是,可以提供通过探针卡组件从端点804到探针816和从探针816到被测电子器件或者多个器件892的输入和/或输出端点890的电连接(未显示)。
探针基片814和中间介入层808可以使用任意适用的方式来保护轨迹板802,包括并不限制于,螺栓、螺丝、夹具、夹子,等等。在图示说明的实施例中,探针基片814和中间介入层808可以籍助于夹子812来保护轨迹板802。图10所图示说明的探针卡组件800仅仅只是一个实例,并且可以有许多变形,以及使用不同结构的探针卡组件。例如,探针卡组件可以包括比图12所示探针卡组件更多或者更少的基片。美国专利No.5,974,622和美国专利No.6,509,751讨论了典型的探针卡组件。另外,2005年6月24日申请的、美国专利申请序列号No.11/165,833、题为“用于调整多基片探针结构的方法和装置”,讨论了探针卡组件,在该探针卡组件中,可以由设置在多个探针头上的小的探针阵列来创建大的探针阵列,并且各个探针头都能够独立调整。在探针卡组件800中能够实现在任意上述专利或者专利申请中所讨论的探针卡装置的各种不同的性能。
探针卡组件800可以用于下列用途。端点804可以连接着测试仪(未显示),一个或多个电子器件892的输入和/或输出端点890与探针816相接触。随后,测试仪可以产生测试数据或者模拟电压电平或者电流(正如本文所使用的那样,术语“测试数据”包括数字信号和模拟信号,包括模拟电压电平和电流),这可以通过探针卡组件800和接触单个电子器件或者多个电子器件892的输入端点的探针组816提供给单个电子器件或者多个电子器件892。与单个电子器件或者多个电子器件892的输出端点相接触的单个电探针组816可以检测到单个电子器件或者多个电子器件892响应测试仪所产生的测试数据所产生的响应数据,并且通过探针卡组件800提供给测试仪(未显示)。测试仪(未显示)可以评估响应数据来确定单个电子器件或者多个电子器件892是否能够通过测试和/或评价单个电子器件或者多个电子器件892。例如,测试仪(未显示)可以通过将单个电子器件或者多个电子器件产生的响应数据与期望的响应数据进行比较来评估响应数据。随后,探针卡组件800可以具有测试仪(未显示)和一个或多个被测电子器件892之间的电子接口的功能。被测的单个或多个电子器件可以是没有分离的半导电晶片的芯片、从晶片上分离后的芯片(封装的或者没有封装的)、设置在载片上或者其它固定器材上的分离后的半导电芯片阵列的芯片、一个或多个多芯片电子模块,等等。
正如以上所提及的那样,探针基片814可以采用图1—11所示的任何方法制成。例如,电子元件100或100’,采用图10和11所示的探针704结构构成,可以用作为图12所示的探针基片814(在这种情况下,探针704可以是探针816)。在这种情况下,端点208电连接着多个弹簧接触器810。其它弹簧接触器810可以电连接着保护端点220,以便于向保护结构550提供保护电压,正如以上所讨论的那样。采用这种方法,可以在连接着端点804的测试仪(未显示)和被测的单个或多个电子器件892以及与探针816相接触的这些端点890之间提供测试信号。此外,也可以使用以上所讨论的任意方法,以保护结构来提供在轨迹板802和/或中间介入层808的板上或者板中的信号轨迹和/或通孔。
图13和14图示说明了电子元件920的形成方法,根据本发明一些实施例,在该电子元件中,信号轨迹和保护结构可以由多层基片同时切割形成。正如图13所示的那样,可以提供多层基片900,并且层902—914可以是交替的导电层和绝缘层。例如,在图13中,层902、906、910和914可以包括电绝缘材料,而层904、908、912可以包括导电材料。作为一个非限制实例,基片900可以是多层的陶瓷基片,在多层陶瓷基片中,层902、906、910和914可以包括陶瓷材料,而层904、908、912可以包括金属,例如,铜。
在图13中,设置在信号导电两侧的信号导电和保护平面可以由基片900同时切割形成,而不再是由一个嵌入导电平面(例如,图4—6中的204)切割形成的保护结构来匹配如图4—6中所预先形成的信号导电(例如,在图4—6中的轨迹104等)。
图13图示说明了用于从基片900来切割结构(图13中的920)的切割工具918(例如,激光器、锯子等等)。如图13所示,基片900切割形成的层叠保护结构920可以包括从导电平面908切割形成的信号导电928和从导电平面904切割形成的保护导电924、932。结构920的绝缘层922、926、930、934可以由基片900的层902、906、910、914切割形成。尽管图13显示了基片900具有四层绝缘层902、906、910、914和三层导电层904、908、912,但是可以使用具有不同数量和图形的绝缘和导电层的多层基片。然而,通过从图13所示的基片中切割形成保护层叠的保护,就能够创建许多不同类型的电子元件。此外,初始基片900可以包括陶瓷之外的其它材料。例如,基片900可以包括印刷电路板材料、有机材料、无机材料,等等。
图15—22图示说明了另一适用于创建根据本发明一些实施例的层叠保护结构的典型方法。如图15所示,提供基片1002。基片1002可以是任意适用的基片,包括并不限制于,半导电基片(例如,硅基片)、陶瓷基片、印刷电路板、金属基片,等等。基片1002可以包括导电通孔1001、1003。正如所看到的那样,通孔1001可以延伸通过基片1002并且电连接着在基片1002另一表面上的导电焊盘1020,而通孔1003可以延伸通过基片1002并且电连接着在基片1002另一表面上的其它导电端点1018(见图22)。正如所看到的那样,端点1020和通孔1001可以提供与将要形成的保护结构1008的电连接,端点1018和通孔1003可以提供与将要形成的信号轨迹的电连接(见图22)。
现在,将讨论形成层叠结构的方法,正如图16所示,第一层掩模材料1004沉积在基片1002上。适用的掩模材料1004的实例是光刻胶或者其它类型的图形化材料。掩模材料1004可以沉积一层并进行图形化,以便于形成开孔1006,在开孔1006中的掩模材料1004的岛1005,以及在岛1005中的开孔1007。正如所看到的那样,保护结构1008(见图17)可以形成在开孔1006中,因此,开孔1006可以对应于保护结构1008所需要形状的形状来形成。也正如所看到的那样,可以在开孔1007中形成提供从通孔1003通过保护结构的电连接的导电通孔1009(见图17)。因此,开孔1007可以与通孔1003相互对准。
如图17所示,开孔1006、1007可以采用导电材料来填充,以便于形成保护结构1008和通孔1009。正如以上所提及的那样,开孔1007可以与通孔1003相互对准,使得通孔1009形成在其上并且电连接着通孔1003。掩模材料1004的岛1005可以提供在保护结构1008和通孔1009之间的空间,使得保护结构1008和通孔1009相互分离并且没有电连接。
采用导电材料填充开孔1006、1007的工艺可以包括使用电镀、溅射或者其它沉积方法。如果是将导电材料电镀到开孔1006、1007中的话,则基片1002的表面可以在形成掩模材料1004之前采用导电层(未显示)材料进行涂敷来制备。众所周知,随后可以将导电层(未显示)连接着电镀设备(未显示)的阳极或者阴极,并且将基片1002放置在含有电镀液的电镀槽(未显示)中,该电解液包括可以电镀方式进入开孔1006、1007中的导电材料。随后,将导电材料电镀在开孔1006、1007所暴露的部分导电层(未显示)上。尽管在图中没有显示,但是在将导电材料沉积进入开孔1006、1007之后,可以去除掩模材料的岛1005并且采用电绝缘的材料来替代。
如图18所示,可以在第一掩模材料1004、保护结构1008和通孔1009上沉积第二层掩模材料1010,并且进行图形化使之形成开孔(未显示),随后采用导电材料进行填充,从而形成通孔1011。其中形成通孔1011的开孔(未显示)可以与通孔1009相互对准,从而能够在上面形成通孔1011并且电连接着通孔1009。第二掩模层1010可以随后去除,保留下通孔1011。
如图19所示,可以在第一掩模材料1004和保护结构1008以及环状通孔1011上沉积第三层掩模材料1013。随后,可以对第三层掩模材料1013进行图形化,形成使用绝缘材料填充的开孔(未显示),从而在具有通过绝缘层1012的导电通孔1011的保护结构1008上形成绝缘层1012。形成绝缘层1012的绝缘材料可以使用任意适用的方法来沉积,包括并不限制于,化学蒸发沉积、物理蒸发沉积、电子束沉积、热蒸发,等等。其它非限制的实例包括喷墨、浇注或者其它合理沉积方法,只要能将液体材料沉积进入在第三层掩模材料1013中的开孔(未显示)中并且便于处理这些材料。正如图20所示的那样,可以提供第四层掩模材料1014,并且进行图形化,使之具有采用导电材料进行填充的开孔,从而形成信号轨迹1016。
各个掩模层1010、1013、1014都可以相同于或类似于掩模层1004,并且能够像掩模层1004那样进行沉积和图形化。形成通孔1009、通孔1011和信号轨迹1016的导电材料都可以相同于或不同于形成保护结构1008的导电材料。形成通孔1009、通孔1011和信号轨迹1016的导电材料可以采用相同于或不同于形成保护结构1008的导电材料的沉积方法来进行沉积。此外,尽管在图中没有显示,但是在沉积下一层掩模材料之前,可以对形成一层的材料和元素进行平整化处理。
如图21所示,可以去除掩模材料层1004、1013、1014,保留包括保护结构1008、绝缘层1012和信号轨迹1016的层结构1018。在其它一些实施例中,图21所示的保护结构1008可以构成具有信号轨迹的功能,图21所示的信号轨迹1016可以构成具有保护轨迹的功能。另外,可以在基片1002上形成包括保护结构1008、绝缘层1012以及信号轨迹1016的多层层叠。于是,图21所示的电子器件可以类似于图4—9所示的电器100或100’。
如图22所示,探针1022(该探针可以类似于图10和11所示的探针)可以连接着信号轨迹1016。正如以上所提及的那样,可以提供信号端点1018(该信号端点可以类似于图3所示的信号端点)和保护端点1020(该保护端点可以类似于图3所示的保护端点220),如图21所示。另一种选择是,保护端点220可以是环绕着信号端点1018的环状端点,类似于图8和9所示的保护端点220’。通过基片1002的通孔1003、通过保护结构1008的通孔1009以及通过绝缘层1012的通孔1011都能将信号端点1018电连接着保护端点1008,并且由通过基片1002的通孔1001将保护端点1020电连接着保护结构。正如所提及的那样,岛1005创建了在通孔1009和保护结构1008之间的电绝缘,使得通孔1009和保护结构1008没有任何电连接。在操作过程中,信号端点1018可以连接着数据信号的源或者终点,而保护端点1020可以连接着保护信号的源。于是,信号轨迹1016得到保护,使之避免与其它信号轨迹(未显示)的电容性耦合或串扰和/或其它电干扰。
尽管在本说明书中已经讨论了本发明的特殊实施例及其应用,但是并不意味着将本发明限制于这些典型的实施例和应用或者限制于操作典型实施例及其应用的方法或者本文所讨论的方法。

Claims (32)

1.一种用于制造电器的方法,该方法包括:
形成包括导电信号结构、电保护结构和电绝缘结构的层叠结构,所述电绝缘结构被设置在信号结构和保护结构之间;
其中在所述层叠结构中信号结构、绝缘结构和保护结构是相互对准的。
2.如权利要求1所述的方法,其特征在于,所述形成步骤包括:
提供多层基片,以及
从所述多层基片中切割出信号结构、保护结构以及绝缘结构之一。
3.如权利要求2所述的方法,其特征在于,所述切割步骤包括:从所述多层基片中同时切割出信号结构、保护结构以及绝缘结构中的多种结构。
4.如权利要求2所述的方法,其特征在于,所述多层基片包括陶瓷基片,所述陶瓷基片具有多个相互电绝缘的导电层。
5.如权利要求2所述的方法,其特征在于,所述导电层之一包括嵌入的导电平面,以及所述形成步骤包括:
从嵌入的导电平面中切割信号结构或者保护结构之一;以及
从嵌入的导电平面旁边所设置的陶瓷材料中切割绝缘结构。
6.如权利要求2所述的方法,其特征在于,所述切割步骤可以采用激光器来实施。
7.如权利要求1所述的方法,其特征在于,所述形成步骤包括依次制成信号结构、保护结构以及绝缘结构。
8.如权利要求7所述的方法,其特征在于,所述形成步骤包括在光刻图形化的层中制成信号结构、保护结构以及绝缘结构中的一种或多种结构。
9.如权利要求1所述的方法,其特征在于,所述形成步骤包括:
提供一基片,所述基片包括设置在基片外表面上的导电轨迹和嵌入在所述基片中的导电平面,其中,所述轨迹包括信号结构或者保护结构之一;
从嵌入的平面中切割出信号结构或者保护结构中的另一种;以及,
从设置在所述轨迹和嵌入的平面之间的一层基片中切割出绝缘结构。
10.如权利要求9所述的方法,其特征在于,通过大致沿着至少一部分轨迹轮廓切入所述基片,同时执行切割出信号结构或者保护结构中的另一种的步骤以及切割出绝缘结构的步骤。
11.如权利要求1所述的方法,其特征在于,还包括:
形成多个层叠结构,各个层叠结构都包括导电信号结构、电保护结构以及设置在信号结构和保护结构之间的电绝缘结构,其中,信号结构、绝缘结构和保护结构在所述层叠结构中相互对准;以及
提供连接着所述信号结构的导电探针。
12.如权利要求1所述的方法,其特征在于,还包括:
提供多层基片;
切入所述多层基片以形成多个层叠结构,各个层叠结构都包括导电信号结构、电保护结构以及设置在信号结构和保护结构之间的电绝缘结构。
13.如权利要求12所述的方法,其特征在于,还包括提供连接着信号结构的导电探针。
14.如权利要求13所述的方法,其特征在于,还包括将多层基片组装到探针卡组件中,其中,所述探针被设置成接触待测的电子器件。
15.一种电器,包括:
导电信号结构;
电保护结构;以及
设置在信号结构和保护结构之间的电绝缘结构;
其中,信号结构、绝缘结构和保护结构在层叠结构中相互对准。
16.如权利要求15所述的电器,其特征在于,还包括多层基片,其中,信号结构、保护结构和绝缘结构之一是从所述多层基片中切割出的。
17.如权利要求16所述的电器,其特征在于,信号结构、保护结构和绝缘结构中的多种结构是从所述多层基片中切割出的。
18.如权利要求16所述的电器,其特征在于,所述多层基片包括陶瓷基片,所述陶瓷基片具有多个相互电绝缘的导电层。
19.如权利要求18所述的电器,其特征在于,
导电层之一包括嵌入的导电平面;
信号结构或者保护结构之一是从嵌入的导电平面中切割出的;以及
绝缘结构是从嵌入的导电平面旁边所设置的陶瓷材料中切割出的。
20.如权利要求15所述的电器,其特征在于,还包括一基片,其中:
信号结构或者保护结构之一包括设置在所述基片的表面上的轨迹;
信号结构或保护结构中的另一种是从嵌入在所述基片中的导电平面中切割出的;以及
绝缘结构是从设置在所述轨迹和嵌入的导电平面之间的一层基片中切割出的。
21.如权利要求20所述的电器,其特征在于,所述信号结构或保护结构中的另一种以及绝缘结构都是大致沿着至少一部分轨迹轮廓一同切入所述基片中而形成的。
22.如权利要求1所述的电器,其特征在于,还包括:
基片;
多个层叠结构,各个层叠结构包括在所述层叠结构中相互对准的导电信号结构、电绝缘结构和电保护结构;以及
多个连接着信号结构的导电探针。
23.如权利要求22所述的电器,其特征在于,所述基片连接着探针卡组件,并且所述探针被设置成接触待测的电子器件。
24.一种用于测试至少一个电子器件的方法,该方法包括:
通过在探针卡组件上的导电信号结构向至少一个电子器件提供测试信号;以及
向导电保护结构提供保护信号,所述导电保护结构通过电绝缘结构而与信号结构相分离,
其中,信号结构、绝缘结构和保护结构在层叠结构中相互对准。
25.如权利要求24所述的方法,其特征在于,还包括:
通过在探针卡组件上的多个导电信号结构向至少一个电子器件提供多个测试信号;
通过多个导电信号结构,传导由至少一个电子器件响应于测试信号而产生的多个响应信号;以及
向多个导电保护结构提供多个保护信号;
其中,信号结构和保护结构形成多个层叠的结构,各个层叠结构都包括在层叠结构中相互对准且由绝缘结构就其分离的一个信号结构和一个保护结构。
26.如权利要求25所述的方法,其特征在于,
提供多个测试信号包括通过信号结构向在探针卡组件上的第一组多个探针提供测试信号;
其中,第一组多个探针与至少一个电子器件的输入端点相接触,以及
传导多个响应信号包括通过在探针卡组件上的第二组多个探针来传导测试信号,其中,所述第二组多个探针与至少一个电子器件的输出端点相接触。
27.如权利要求25所述的方法,其特征在于,还包括评估多个响应信号以确定所述多个响应信号是否是预期的响应信号。
28.如权利要求24所述的方法,其特征在于,所述探针卡组件包括多层基片,并且信号结构、保护结构和绝缘结构中的至少一个结构是从多层基片中切割出的。
29.如权利要求28所述的方法,其特征在于,所述多层基片包括陶瓷基片,所述陶瓷基片具有多个相互电绝缘的导电层。
30.如权利要求29所述的方法,其特征在于,
所述导电层之一包括嵌入的导电平面;
信号结构或保护结构之一是从嵌入的导电平面中切割出的;以及
绝缘结构是从嵌入的导电平面旁边所设置的陶瓷材料中切割出的。
31.如权利要求24所述的方法,其特征在于,还包括一基片,其中,
信号结构或保护结构之一包括设置在所述基片的表面上的轨迹;
信号结构或保护结构中的另一种是从嵌入在所述基片中的导电平面中切割出的;以及
绝缘结构是从设置在所述轨迹和嵌入的导电平面之间的一层基片中切割出的。
32.如权利要求31所述的方法,其特征在于,所述信号结构或保护结构中的另一种以及绝缘结构都是大致沿着至少一部分轨迹轮廓一同切入所述基片中而形成的。
CNA2007800081897A 2006-03-06 2007-02-22 层叠保护结构 Pending CN101395486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/308,094 2006-03-06
US11/308,094 US7956633B2 (en) 2006-03-06 2006-03-06 Stacked guard structures

Publications (1)

Publication Number Publication Date
CN101395486A true CN101395486A (zh) 2009-03-25

Family

ID=38470927

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800081897A Pending CN101395486A (zh) 2006-03-06 2007-02-22 层叠保护结构

Country Status (7)

Country Link
US (1) US7956633B2 (zh)
EP (1) EP1996954A2 (zh)
JP (1) JP5189995B2 (zh)
KR (1) KR20080100458A (zh)
CN (1) CN101395486A (zh)
TW (1) TWI430411B (zh)
WO (1) WO2007102998A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347320A (zh) * 2013-07-31 2015-02-11 亚德诺半导体集团 Mems开关设备和制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724004B2 (en) * 2005-12-21 2010-05-25 Formfactor, Inc. Probing apparatus with guarded signal traces
US8130005B2 (en) * 2006-12-14 2012-03-06 Formfactor, Inc. Electrical guard structures for protecting a signal trace from electrical interference
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
TW201122493A (en) * 2009-12-24 2011-07-01 Premtek Int Inc Microprobe structure and method of making the same
ITMI20120453A1 (it) * 2012-03-22 2013-09-23 Technoprobe Spa Struttura di connessione di tipo ibrido
KR20140110443A (ko) * 2013-03-08 2014-09-17 삼성전자주식회사 프로브 카드
JP6548849B1 (ja) * 2018-08-27 2019-07-24 三菱電機株式会社 光モジュール

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS6032401A (ja) * 1983-08-03 1985-02-19 Nec Corp 帯域濾波器
JPS617101U (ja) * 1984-06-18 1986-01-17 ティーディーケイ株式会社 ストリツプライン型フイルタ
JPS61114601A (ja) * 1984-11-08 1986-06-02 Matsushita Electric Ind Co Ltd フイルタ装置
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp., Ibaraki, Osaka Sondenkonstruktion
US5416429A (en) * 1994-05-23 1995-05-16 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuits
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6215320B1 (en) * 1998-10-23 2001-04-10 Teradyne, Inc. High density printed circuit board
US6268015B1 (en) * 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
JP2000307312A (ja) * 1999-04-15 2000-11-02 Nec Corp 回路特性の調整方法
JP2001007525A (ja) * 1999-06-24 2001-01-12 Kyocera Corp 多層配線基板
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
DE10023736A1 (de) * 2000-05-15 2001-11-22 Harting Elektrooptische Bauteile Gmbh & Co Kg Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
TW565529B (en) * 2002-01-24 2003-12-11 Scs Hightech Inc Probe card and method for testing the proceed function or speed of electronic devices
US7724004B2 (en) * 2005-12-21 2010-05-25 Formfactor, Inc. Probing apparatus with guarded signal traces
US8130005B2 (en) * 2006-12-14 2012-03-06 Formfactor, Inc. Electrical guard structures for protecting a signal trace from electrical interference

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347320A (zh) * 2013-07-31 2015-02-11 亚德诺半导体集团 Mems开关设备和制造方法

Also Published As

Publication number Publication date
JP2009529238A (ja) 2009-08-13
KR20080100458A (ko) 2008-11-18
WO2007102998A2 (en) 2007-09-13
TW200739858A (en) 2007-10-16
JP5189995B2 (ja) 2013-04-24
US7956633B2 (en) 2011-06-07
US20070205780A1 (en) 2007-09-06
WO2007102998A3 (en) 2008-04-10
TWI430411B (zh) 2014-03-11
EP1996954A2 (en) 2008-12-03

Similar Documents

Publication Publication Date Title
CN101395486A (zh) 层叠保护结构
FI75240B (fi) Kopplingsaggregat foer en testningsmaskin foer en kretsskiva, en testningsmaskin foer en kretsskiva, och ett foerfarande foer att testa en kretsskiva med hjaelp av kretsskivans testningsmaskin.
CN101027948B (zh) 电子模块及其制造方法
US6524115B1 (en) Compliant interconnect assembly
US6720501B1 (en) PC board having clustered blind vias
CN102800653B (zh) 使用伪连接的中介层测试
CN100583562C (zh) 电连接器及制造方法
TW200810653A (en) Circuit board provided and transmission device with the same mounted
EP1347674A3 (en) Technique for reducing the number of layers in a multilayer circuit board
CN103187327A (zh) 用于集体制造仅包括经验证的pcb的3d电子模块的方法
CN110740563A (zh) 布线基板
US20070007863A1 (en) Drilled multi-layer ultrasound transducer array
CN103125151A (zh) 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN105122449A (zh) 包括氧化层的低成本中介体
US20040060725A1 (en) High power interface
KR101485994B1 (ko) 수직형 프로브카드를 위한 효율적 공간변환기
KR101391799B1 (ko) 반도체 테스트용 도전성 콘택터
JP2002063952A (ja) 圧縮コネクタ
KR101207957B1 (ko) 회로기판 검사용 병렬 테스트기 모듈
KR20120076265A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
US6650134B1 (en) Adapter assembly for connecting test equipment to a wireless test fixture
JP2014038091A (ja) 電気検査用治具の製造方法
US8476919B2 (en) Prober unit
KR101886063B1 (ko) 연성회로기판
JP2001124815A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090325