KR101886063B1 - 연성회로기판 - Google Patents

Abstract

실시예에 따른 연성회로기판은 베이스 부재; 상기 베이스 부재의 양면에 배치되는 상부 회로패턴 및 하부 회로패턴을 포함하는 제1 회로패턴; 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성되는 절연 보호막; 및 상기 상부 회로패턴 및 하부 회로패턴을 전기적으로 연결하는 제1 도전 비아를 포함하고, 상기 제1 도전 비아는 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성된 절연 보호막이 서로 중첩되는 부분에 배치된다.

Description

연성회로기판{FLEXIBLE PRINTED CIRCUIT BOARD}

본 발명은 연성회로기판에 관한 것이다.

연성회로기판은 유연하게 구부러질 수 있는 베이스 부재의 일면 또는 양면에 형성된 회로패턴을 형성함으로써, 일반적인 유연성이 없는 회로기판이 설치될 수 없는 공간에 활용될 수 있는 장점을 가진다.

그러나, 연성회로기판은 자유롭게 구부러질 수 있는 특성상 회로패턴이 끊어지거나 회로패턴에 크랙이 발생되어 단선이 생기는 불량이 발생될 수 있다.

실시예는 새로운 구조를 갖는 연성회로기판을 제공한다.

실시예는 전기적 안정성이 우수한 연성회로기판을 제공한다.

실시예에 따른 연성회로기판은 베이스 부재; 상기 베이스 부재의 양면에 배치되는 상부 회로패턴 및 하부 회로패턴을 포함하는 제1 회로패턴; 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성되는 절연 보호막; 및 상기 상부 회로패턴 및 하부 회로패턴을 전기적으로 연결하는 제1 도전 비아를 포함하고, 상기 제1 도전 비아는 상기 상부 회로패턴 및 하부 회로패턴 상에 각각 형성된 절연 보호막이 서로 중첩되는 부분에 배치된다.

실시예는 새로운 구조를 갖는 연성회로기판을 제공할 수 있다.

실시예는 전기적 안정성이 우수한 연성회로기판을 제공할 수 있다.

도 1 내지 도 3은 제1 실시예에 따른 연선회로기판을 설명하는 도면.
도 4와 도 5는 제2 실시예에 따른 연성회로기판을 설명하는 도면.

본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

이하, 첨부된 도면을 참조하여 실시예들에 따른 연성회로기판에 대해 상세히 설명하도록 한다.

도 1 내지 도 3은 제1 실시예에 따른 연선회로기판을 설명하는 도면이다.

도 1 내지 도 3을 참조하면, 제1 실시예에 따른 연성회로기판은 베이스 부재(10)와, 상기 베이스 부재(10)의 양면에 형성되는 상부 회로패턴(21) 및 하부 회로패턴(22)을 포함하는 회로패턴(20)과, 상기 상부 회로패턴(21) 상에 형성되는 제1 절연 보호막(31)과, 상기 하부 회로패턴(22) 상에 형성되는 제2 절연 보호막(32)을 포함한다.

상기 베이스 부재(10)는 유연성과 절연성을 갖는 필름으로 형성될 수 있으며, 예를 들어 폴리이미드(polyimide) 재질을 포함할 수 있다.

상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 포함하는 회로패턴(20)은 소정의 전기적 신호를 전달하기 위한 것으로, 5-20㎛ 정도의 두께로 형성될 수 있으며, 동박(Cu)과 같은 금속 재료로 형성되며, 동박의 표면에는 주석, 금, 니켈 등이 도금될 수도 있다. 도 1에서는 상기 베이스 부재(10) 상에 복수의 회로패턴(20)이 형성된 것이 예시되어 있으나, 도 2와 도 3에서는 하나의 회로패턴(20)의 단면만 도시하였다.

상기 회로패턴(20)의 일례인 동박을 형성하는 방법은 캐스팅(casting), 라미네이팅(laminating), 전기 도금(electroplating) 등이 있다. 여기서 캐스팅은 압연 동박 위에 액상 베이스 부재를 뿌려서 열경화를 시키는 방법이며, 라미네이팅은 베이스 부재에 압연 동박을 놓고 열압착하는 방법이다. 또한 전기 도금은 베이스 부재 상에 구리 시드층(seed layer)을 증착한 후 구리가 녹아있는 전해질 속에 베이스 부재를 넣고 전기를 흘려서 동박을 형성하는 방법이다. 여기서 동박에 패터닝되는 배선은 동박에 사진/식각(photo/etching) 공정을 진행하여 동박을 선택적으로 식각함으로써 소정의 회로를 구성하도록 형성된다.

상기 제1,2 절연 보호막(31,32)은 상기 회로패턴(20)을 외부 충격이나 부식 물질로부터 보호하기 위해 형성된다. 다만, 상기 제1,2 절연 보호막(31,32)은 상기 회로패턴(20)의 끝단이 노출되도록 형성되며, 상기 제1,2 절연 보호막(31,32)이 형성되지 않아 노출된 회로패턴(20)은 다른 회로기판 등과 전기적인 연결을 위한 단자부로서 기능을 한다. 예를 들어, 상기 제1,2 절연 보호막(31,32)은 솔더레지스트를 포함할 수 있다.

상술한 바와 같은 연성회로기판은 도 3에 도시된 바와 같은 회로기판(50)과 전기적으로 연결될 수 있는데, 솔더 크림과 같은 도전성 접착제(40)를 통해 상기 회로기판(50)에 부착된다.

상기 도전성 접착제(40)는 상기 상부 회로패턴(21) 및 하부 회로패턴(22) 상에 형성될 수 있으며, 상기 회로패턴(20)과 상기 회로기판(50) 사이에 배치된다.

한편, 상기 회로기판(50)과 상기 도전성 접착제(40)를 통해 결합된 부분의 상기 베이스 부재(10) 및 회로패턴(20)은 유연성을 가지지 못하는 반면에, 상기 회로기판(50)으로부터 이격된 부분, 즉 상기 제1,2 절연 보호막(31,32)과 수직 방향에서 중첩되는 부분의 상기 회로패턴(20)은 상기 베이스 부재(10)의 유연성으로 인하여 쉽게 구부러질 수 있다.

그 결과, 상기 연성회로기판의 상기 회로기판(50)과 인접한 부분에서는 상기 연성회로기판이 구부러지는 경우 상기 회로패턴(20)에 크랙이 발생되어 단선되는 문제가 발생될 수도 있다.

따라서, 실시예에 따른 연성회로기판은 상기 베이스 부재(10)의 양면에 동일한 전기적 신호를 전달하는 상부 회로패턴(21)과 하부 회로패턴(22)을 형성하고, 상기 상부 회로패턴(21)과 하부 회로패턴(22)이 전기적으로 도통되도록 하여 어느 한 부분에 크랙이 발생되더라도 단선이 발생되지 않도록 한다.

실시예에서는 상기 상부 회로패턴(21)과 하부 회로패턴(22)이 상기 도전성 접착제(40)에 의해 둘러싸이는 부분에 도전 비아(25)를 형성함으로써 단선의 발생을 방지한다.

또한, 실시예에서는 상기 제1 절연 보호막(31) 및 제2 절연 보호막(32) 사이에 배치되는 상기 상부 회로패턴(21)과 하부 회로패턴(22) 사이에도 상기 도전 비아(25)를 형성함으로써 크랙이 어떤 부위에서 발생되어도 단선이 발생되는 것을 방지할 수 있다. 예를 들어, 상기 도전 비아(25)는 일정한 간격을 가지며 상기 연성회로기판의 반대편(미도시)까지 형성될 수 있다.

즉, 실시예에 따른 연성회로기판은 상기 베이스 부재(10) 상에 동일한 전기적 신호를 전달하기 위한 상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 구비하고, 상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 전기적으로 연결하는 상기 도전 비아(25)가 형성되며, 상기 도전 비아(25)는 상기 제1,2 절연 보호막(31,32)이 형성되지 않은 부분에 배치되거나 상기 제1,2 절연 보호막(31,32)이 형성된 부분에 배치될 수도 있다. 특히, 상기 제1,2 절연 보호막(31,32)과 수직 방향으로 중첩되는 부분의 상기 상부 회로패턴(21) 및 하부 회로패턴(22)을 전기적으로 연결하는 도전 비아(25)는 적어도 하나가 형성되며, 일정 간격 또는 랜덤한 간격으로 형성될 수 있다. 즉, 상기 도전 비아(25)는 상기 제1 절연 보호막(31)과 상기 제2 절연 보호막(32)이 서로 중첩되는 부분에 배치될 수 있다.

따라서, 실시예에 따른 연성회로기판은 두개의 도전 비아(25) 사이의 상기 상부 회로패턴(21) 및 하부 회로패턴(22)에 동시에 크랙이 발생되지 않는 한 단선이 발생되지 않으며, 결과적으로 전기적 안정성이 우수한 장점이 있다.

도 4와 도 5는 제2 실시예에 따른 연성회로기판을 설명하는 도면이다.

도 4 및 도 5를 참조하면, 베이스 부재(110) 상에는 복수의 회로패턴(120,130,140)이 형성될 수 있으며, 각각의 회로패턴(120,130,140)은 서로 다른 전기적 신호를 전달한다.

상기 회로패턴은 제1 회로패턴(120), 제2 회로패턴(130), 제3 회로패턴(140)을 포함하며, 실시예에서는 3개의 회로패턴들이 예시되어 있으나, 이에 한정되는 것은 아니다.

상기 제1 회로패턴(120)은 다른 회로패턴과 교차하지 않고 연장되나, 상기 제2 회로패턴(130)은 상기 제3 회로패턴(140)과 교차한다.

상기 제2 회로패턴(130)과 상기 제3 회로패턴(140)은 상기 베이스 부재(110)의 동일 평면 상에 배치되기 때문에, 상기 제2 회로패턴(130)과 상기 제3 회로패턴(140)이 교차하기 위해서는 부분적으로 회로패턴을 제거할 필요가 있다.

상기 제2 회로패턴(130) 및 제3 회로패턴(140)은 각각 동일한 전기적 신호를 전달하는 상부 회로패턴 및 하부 회로패턴을 포함하며, 상기 상부 회로패턴 및 하부 회로패턴은 앞서 제1 실시예에서 설명한 바와 같이 도전 비아를 통해 전기적으로 연결된다.

도 5에서는 상기 제2 회로패턴(130)이 예시되어 있으며, 상기 제2 회로패턴(130)은 상부 회로패턴(131)과 하부 회로패턴(132)을 포함한다. 그리고, 상기 상부 회로패턴(131) 상에는 제1 절연 보호막(151)이 형성되고 상기 하부 회로패턴(132) 상에는 제2 절연 보호막(152)이 형성된다.

상기 제2 회로패턴(130)과 상기 제3 회로패턴(140)이 교차하는 경우, 상기 제2 회로패턴(130)의 하부 회로패턴(132)이 부분적으로 제거되어 분리되고 상기 하부 회로패턴(132)이 제거되어 분리된 부분으로 상기 제3 회로패턴(140)이 지나게 된다. 비록 도시되지는 않았지만, 상기 제3 회로패턴(140)의 경우에 상부 회로패턴이 부분적으로 제거되며 상기 상부 회로패턴이 제거된 부분으로 상기 제2 회로패턴(130)이 지나게 된다.

상기 제2 회로패턴(140)과 상기 제1 회로패턴(130)의 분리된 부분 사이의 간격(D)은 0.15~30mm가 될 수 있다. 상기 간격(D)가 0.15mm보다 작으면 상기 제1 회로패턴(130)과 제2 회로패턴(140) 사이에 전기적 단락이 발생될 수 있고 상기 간격(D)가 30mm보다 크면 상기 상부 회로패턴(131)에 크랙이 생기는 경우 단선이 발생될 가능성이 있다.

상기와 같은 제2 회로패턴(130)과 제3 회로패턴(140)의 교차를 위해 교차 지점의 전후에는 도전 비아(135)가 형성된다. 따라서, 상기 제2 회로패턴(130)은 상기 교차 지점에서는 상부 회로패턴(131)을 통해서만 전기적 신호를 전달하나, 상기 교차 지점 외에서는 상기 도전 비아(135)를 통해 상부 회로패턴(131)과 하부 회로패턴(132)이 전기적으로 연결되므로 상부 회로패턴(131) 및 하부 회로패턴(132)을 통해 전기적 신호를 전달할 수 있다. 따라서, 두개의 도전 비아(135) 사이의 상기 상부 회로패턴(131)에 동시에 크랙이 발생되지 않는 한 단선이 발생되지 않으며, 결과적으로 전기적 안정성이 우수한 장점이 있다.

마찬가지로, 상기 제3 회로패턴(140)은 교차 지점의 전후에 도전 비아(145)를 포함한다. 따라서, 상기 제3 회로패턴(140)은 상기 교차 지점에서는 하부 회로패턴을 통해서만 전기적 신호가 전달되나, 상기 교차 지점 외에서는 상기 도전 비아(145)를 통해 상부 회로패턴과 하부 회로패턴이 전기적으로 연결되므로 상부 회로패턴과 하부 회로패턴을 통해 전기적 신호를 전달할 수 있다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

1. 베이스 부재;
   상기 베이스 부재 상면에 배치되는 상부 회로패턴 및 상기 베이스 부재 하면에 배치되는 하부 회로패턴과 상기 베이스 부재를 관통하여 형성된 복수의 도전비아에 의해 상기 상부 회로패턴과 상기 하부 회로패턴이 전기적으로 연결되는 적어도 하나의 회로패턴;
   상기 상부 회로패턴의 상면과 접촉하는 제1절연보호막과 상기 하부 회로패턴의 하면에 접촉하는 제2절연보호막을 포함하는 절연보호막;
   상기 절연보호막의 일측면과 접촉하며 상기 상부 회로패턴의 상면과 상기 하부 회로패턴의 하면과 접촉하는 도전성 접착제; 및
   상기 도전성 접착제의 적어도 일부와 상기 하부 회로패턴 하에 배치되는 회로기판을 포함하고,
   복수의 도전비아는 제1도전비아와 제2도전비아를 포함하며,
   상기 제1도전비아는 상기 절연보호막과 수직방향으로 중첩되며,
   상기 제2도전비아는 상기 도전성 접착제 및 상기 회로기판과 수직방향으로 중첩되고,
   상기 회로기판과 이격된 영역에서 상기 절연보호막 상기 제1도전비아 및 상기 회로패턴이 수직방향으로 중첩되는 연성회로기판.
2. 제 1항에 있어서,
   상기 하부회로패턴의 적어도 일부는 상기 도전성 접착제와 수직으로 중첩되며,
   상기 베이스 부재의 상면에 배치된 상기 도전성 접착제의 일부는 상기 하부 회로패턴과 수직으로 중첩되며,
   상기 절연보호막은 상기 회로패턴의 끝단이 노출되도록 형성되는 연성회로기판.
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제

Images