JP7044205B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP7044205B2
JP7044205B2 JP2021530605A JP2021530605A JP7044205B2 JP 7044205 B2 JP7044205 B2 JP 7044205B2 JP 2021530605 A JP2021530605 A JP 2021530605A JP 2021530605 A JP2021530605 A JP 2021530605A JP 7044205 B2 JP7044205 B2 JP 7044205B2
Authority
JP
Japan
Prior art keywords
insulator layer
interface
insulator
multilayer board
stacking direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530605A
Other languages
English (en)
Other versions
JPWO2021006076A1 (ja
Inventor
信之 天野
伸郎 池本
貴博 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021006076A1 publication Critical patent/JPWO2021006076A1/ja
Application granted granted Critical
Publication of JP7044205B2 publication Critical patent/JP7044205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00Insulated conductors or cables characterised by their form
    • H01B7/08Flat or ribbon cables
    • H01B7/0838Parallel wires, sandwiched between two insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B11/00Communication cables or conductors
    • H01B11/18Coaxial cables; Analogous cables having more than one inner conductor within a common outer conductor
    • H01B11/20Cables having a multiplicity of coaxial lines
    • H01B11/203Cables having a multiplicity of coaxial lines forming a flat arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/148Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10037Printed or non-printed battery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、高周波信号を伝送する伝送線路を備えた多層基板に関する。
従来、導体パターンが形成された絶縁体層を含む複数の絶縁体層を積層することによって構成される多層基板が、例えば高周波信号を伝送する伝送線路として用いられている。
例えば、特許文献1には、信号導体が形成された絶縁体層とグランド導体が形成された絶縁体層とを含む複数の絶縁体層を積層することで構成された、多層基板が示されている。
国際公開第2016/047540号
特許文献1に示されるような複数の絶縁体層が積層されて構成される多層基板においては、伝送線路の電気的特性と、機械的構造的な適度な強度とが求められる。例えば、伝送線路を構成する部分の絶縁体層には、低損失性を確保することや、所定の特性インピーダンスにするための絶縁体層が必要となる。一方、機械的構造的な強度の面では、積層方向に互いに隣接する絶縁体層間の密着強度が高いことが望まれる。
しかし、伝送線路に求められる高周波特性を満足し、かつ、絶縁体層同士の密着強度を満足する絶縁体層の材料は限られた材料であって、多層基板内に構成される伝送線路の高周波特性と、多層基板の機械的構造的な強度とは両立しない。そのため、一方を犠牲にするか、折衷的な設計がなされていた。
本発明の目的は、伝送線路の高周波特性と機械的構造的な強度とを両立させた多層基板を提供することにある。
本発明の多層基板は、第1絶縁体層、第2絶縁体層及び第3絶縁体層を含む複数の絶縁体層が積層され、伝送線路が構成される多層基板であって、
前記第1絶縁体層は互いに対向する第1面及び第2面を有し、
前記第1絶縁体層の前記第1面に前記伝送線路の信号導体が形成され、
前記第2絶縁体層は前記第1絶縁体層の前記第1面に接して配置され、
前記第3絶縁体層は前記第1絶縁体層の前記第2面に接して配置され、
前記第2絶縁体層の誘電損は前記第3絶縁体層の誘電損よりも低く、
前記第1絶縁体層と前記第3絶縁体層との密着強度は、前記第1絶縁体層と前記第2絶縁体層との密着強度よりも高い、
ことを特徴とする。
一般に、多層基板が積層方向に屈曲されるとき、積層方向での中央から離れた位置に相対的に大きな応力が加わることになるが、上記構成により、積層方向での中央から離れた位置にある、第1絶縁体層と第3絶縁体層との密着強度は高いので、多層基板の屈曲に対する機械的構造的強度が高い。また、信号導体が接する第2絶縁体層の誘電損は、信号導体から離れた位置にある第3絶縁体層の誘電損よりも低いので、伝送線路の伝送損失等の高周波特性が高い。
本発明によれば、伝送線路の高周波特性が高く、機械的構造的な強度の高い多層基板が得られる。
図1は第1の実施形態に係る多層基板101の断面図である。 図2は多層基板101の積層前の断面図である。 図3は、多層基板101を積層方向に屈曲させた状態での、信号導体SLに沿った面での断面図である。 図4は第2の実施形態に係る多層基板102の断面図である。 図5(A)は、第3の実施形態に係る多層基板103の実装状態を示す、携帯電子機器1の断面図であり、図5(B)は当該携帯電子機器1の筐体内部の平面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1は第1の実施形態に係る多層基板101の断面図である。図2は多層基板101の積層前の断面図である。
多層基板101は、第1絶縁体層11、第2絶縁体層12、第3絶縁体層13、第4絶縁体層14及び第5絶縁体層15がZ軸方向に積層された積層体と、この積層体の内部に設けられた信号導体SL及び外面に形成されたグランド導体GP1,GP2と、を備える。多層基板101はX軸方向が長手方向、Y軸方向が短手方向であり、信号導体SLはX軸方向に延びる。信号導体SL、グランド導体GP1,GP2、及びその間の絶縁体層11~15によって、ストリップライン型の伝送線路が構成されている。これにより、第1絶縁体層11は、Z軸方向(積層方向)において信号導体SLとグランド導体GP1(第1グランド導体)との間に位置している。第2絶縁体層12は、Z軸方向(積層方向)において信号導体SLとグランド導体GP2(第2グランド導体)との間に位置している。
第1絶縁体層11、第4絶縁体層14及び第5絶縁体層15は、ポリイミド(PI)、変性ポリフェニレンエーテル(PPE)、液晶ポリマ(LCP)等の樹脂の層である。第2絶縁体層12及び第3絶縁体層13は接合材層である。第2絶縁体層12は例えばフッ素樹脂の層であり、第3絶縁体層13は、例えばポリイミド(PI)や液晶ポリマ(LCP)等のプリプレグの層である。
第1絶縁体層11は互いに対向する第1面S1及び第2面S2を有し、第1絶縁体層11の第1面S1に信号導体SLが形成されている。第4絶縁体層14の下面にはグランド導体GP1が形成されていて、第5絶縁体層15の上面にはグランド導体GP2が形成されている。第2絶縁体層12は第1絶縁体層11の第1面S1に接して配置されていて、第3絶縁体層13は第1絶縁体層11の第2面S2に接して配置されている。
図1中のCHは多層基板101の積層方向での中央高さ位置である。この中央高さ位置CHから明らかなように、第1絶縁体層11は第3絶縁体層13に比べて多層基板101の積層方向での中央寄りに位置する。第1絶縁体層11と第2絶縁体層12との界面BS12は、第1絶縁体層11と第3絶縁体層13との界面BS13より積層方向での中央の近くに存在する。そして、第1絶縁体層11と第3絶縁体層13との密着強度は、第1絶縁体層11と第2絶縁体層12との密着強度よりも高い。この構造により、次に述べるように、多層基板101は、その屈曲に対する機械的構造的強度が高い。
図3は、多層基板101を積層方向に屈曲させた状態での、信号導体SLに沿った面での断面図である。このように、多層基板101が積層方向に屈曲されると、屈曲部において、第1絶縁体層11と第2絶縁体層12との界面BS12に加わる応力に比べて、第1絶縁体層11と第3絶縁体層13との界面BS13に加わる応力は大きい。前者の界面に比べて後者の界面が、複数の絶縁体層の積層方向での中央から離れた位置にあるからである。この加わる応力が大きい、第1絶縁体層11と第3絶縁体層13との密着強度は高いので、多層基板101は屈曲に対する機械的構造的強度が高い。
また、本実施形態の多層基板101は、第3絶縁体層13のヤング率が第2絶縁体層12のヤング率より小さい。つまり、第3絶縁体層13は第2絶縁体層12より柔らかい。
図3に示したように、多層基板101が積層方向に屈曲されると、第2絶縁体層12に加わる応力に比べて、第3絶縁体層13に加わる応力は大きい。第2絶縁体層12に比べて第3絶縁体層13は、複数の絶縁体層の積層方向での中央から離れた位置にあるからである。上記のとおり、この加わる応力が大きい第3絶縁体層13は柔らかいので、多層基板101の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板101は、第2絶縁体層12と第4絶縁体層14との界面BW24は、第3絶縁体層13と第5絶縁体層15との界面BS35より積層方向での中央の近くに存在し、第3絶縁体層13と第5絶縁体層15との密着強度は、第2絶縁体層12と第4絶縁体層14との密着強度よりも高い。多層基板101が積層方向に屈曲されると、界面BS24に加わる応力に比べて、界面BS35に加わる応力は大きい。しかし、この加わる応力が大きい界面BS35の密着強度は高いので、多層基板101の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板101は、第1絶縁体層11と第3絶縁体層13との界面BS13は、第2絶縁体層12と第4絶縁体層14との界面BS24より積層方向での中央の近くに存在し、第1絶縁体層11と第3絶縁体層13との密着強度は、第2絶縁体層12と第4絶縁体層14との密着強度よりも高い。多層基板101が積層方向に屈曲されると、界面BS24に加わる応力に比べて、界面BS13に加わる応力は大きい。しかし、この加わる応力が大きい界面BS13の密着強度は高いので、多層基板101の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板101の第2絶縁体層12の誘電損は第3絶縁体層13の誘電損よりも低い。ここで、誘電体の誘電損は、比誘電率εrと誘電正接tanδとの積εr tanδで表されるので、比誘電率εrが低く、誘電正接tanδが低いほど絶縁体層の誘電損は小さい。例えば、フッ素樹脂である第2絶縁体層12の比誘電率は2.1、誘電正接は0.001であり、ポリイミドのプリプレグである第3絶縁体層13の比誘電率は3.2、誘電正接は0.003である。このように、信号導体SLから離れた位置にある第3絶縁体層13の誘電損より、信号導体SLに接する第2絶縁体層12の誘電損が低いと、信号導体SL、グランド導体GP1,GP2、及びその間の絶縁体層11~15によって構成される伝送線路の、高周波信号に対する損失が抑えられる。
《第2の実施形態》
第2の実施形態では、複数の信号導体を備える多層基板の例を示す。
図4は第2の実施形態に係る多層基板102の断面図である。多層基板102は、X軸方向が長手方向、Y軸方向が短手方向であり、信号導体SL1,SL2はX軸方向に延びる。この多層基板102は、それぞれストリップライン型の、二つの伝送線路TLA,TLBを備える。伝送線路TLAは、第1絶縁体層11A、第2絶縁体層12A、第3絶縁体層13A、第4絶縁体層14A、第5絶縁体層15A、第6絶縁体層16、信号導体SL1及びグランド導体GP1,GP2を備える。伝送線路TLBは、第1絶縁体層11B、第2絶縁体層12B、第3絶縁体層13B、第4絶縁体層14B、第5絶縁体層15B、第7絶縁体層17、信号導体SL2及びグランド導体GP1,GP3を備える。
第2絶縁体層12A,12B、第3絶縁体層13A,13B及び第6絶縁体層16はいずれも接合材層である。
第1絶縁体層11Aは互いに対向する第1面S1及び第2面S2を有し、第1絶縁体層11Aの第1面S1に信号導体SL1が形成されている。第5絶縁体層15Aの上面にはグランド導体GP2が形成されている。
第1絶縁体層11Bは互いに対向する第1面S1及び第2面S2を有し、第1絶縁体層11Bの第1面S1に信号導体SL2が形成されている。第4絶縁体層14Bの上面にはグランド導体GP1が形成されていて、第5絶縁体層15Bの下面又は第7絶縁体層17の上面にはグランド導体GP3が形成されている。
図4中のCHは多層基板102の積層方向での中央高さ位置である。図4から明らかなように、本実施形態の多層基板102は、第1絶縁体層11Aと第2絶縁体層12Aとの界面は、第1絶縁体層11Aと第3絶縁体層13Aとの界面より積層方向での中央の近くに存在する。そのため、多層基板102が積層方向に屈曲されると、第1絶縁体層11Aと第2絶縁体層12Aとの界面に加わる応力に比べて、第1絶縁体層11Aと第3絶縁体層13Aとの界面に加わる応力が大きい。しかし、この加わる応力が大きい、第1絶縁体層11Aと第3絶縁体層13Aとの密着強度は高いので、多層基板102の屈曲に対する機械的構造的強度は高い。
同様に、第1絶縁体層11Bと第2絶縁体層12Bとの界面は、第1絶縁体層11Bと第3絶縁体層13Bとの界面より積層方向での中央の近くに存在する。そのため、多層基板102が積層方向に屈曲されると、第1絶縁体層11Bと第2絶縁体層12Bとの界面に加わる応力に比べて、第1絶縁体層11Bと第3絶縁体層13Bとの界面に加わる応力が大きい。しかし、この加わる応力が大きい、第1絶縁体層11Bと第3絶縁体層13Bとの密着強度は高いので、多層基板102の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板102は、第3絶縁体層13Aのヤング率は第2絶縁体層12Aのヤング率より小さい。多層基板102が積層方向に屈曲されると、第2絶縁体層12Aに加わる応力に比べて、第3絶縁体層13Aに加わる応力は大きい。第2絶縁体層12Aに比べて第3絶縁体層13Aは、複数の絶縁体層の積層方向での中央から離れた位置にあるからである。この加わる応力が大きい第3絶縁体層13Aは柔らかいので、多層基板102の屈曲に対する機械的構造的強度は高い。
同様に、第3絶縁体層13Bのヤング率は第2絶縁体層12Bのヤング率より小さい。多層基板102が積層方向に屈曲されると、第2絶縁体層12Bに加わる応力に比べて、第3絶縁体層13Bに加わる応力は大きい。第2絶縁体層12Bに比べて第3絶縁体層13Bは、複数の絶縁体層の積層方向での中央から離れた位置にあるからである。この加わる応力が大きい第3絶縁体層13Bは柔らかいので、多層基板102の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板102は、第2絶縁体層12Aと第4絶縁体層14Aとの界面は、第3絶縁体層13Aと第5絶縁体層15Aとの界面より積層方向での中央の近くに存在し、第3絶縁体層13Aと第5絶縁体層15Aとの密着強度は、第2絶縁体層12Aと第4絶縁体層14Aとの密着強度よりも高い。多層基板102が積層方向に屈曲されると、第2絶縁体層12Aと第4絶縁体層14Aとの界面に加わる応力に比べて、第3絶縁体層13Aと第5絶縁体層15Aとの界面に加わる応力は大きい。しかし、この加わる応力が大きい界面の密着強度は高いので、多層基板102の屈曲に対する機械的構造的強度は高い。
同様に、第2絶縁体層12Bと第4絶縁体層14Bとの界面は、第3絶縁体層13Bと第5絶縁体層15Bとの界面より積層方向での中央の近くに存在し、第3絶縁体層13Bと第5絶縁体層15Bとの密着強度は、第2絶縁体層12Bと第4絶縁体層14Bとの密着強度よりも高い。多層基板102が積層方向に屈曲されると、第2絶縁体層12Bと第4絶縁体層14Bとの界面に加わる応力に比べて、第3絶縁体層13Bと第5絶縁体層15Bとの界面に加わる応力は大きい。しかし、この加わる応力が大きい界面の密着強度は高いので、多層基板102の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板102は、第1絶縁体層11Aと第3絶縁体層13Aとの界面は、第2絶縁体層12Aと第4絶縁体層14Aとの界面より積層方向での中央の近くに存在し、第1絶縁体層11Aと第3絶縁体層13Aとの密着強度は、第2絶縁体層12Aと第4絶縁体層14Aとの密着強度よりも高い。多層基板102が積層方向に屈曲されると、第2絶縁体層12Aと第4絶縁体層14Aとの界面に加わる応力に比べて、第1絶縁体層11Aと第3絶縁体層13Aとの界面に加わる応力は大きい。しかし、この加わる応力が大きい界面の密着強度は高いので、多層基板102の屈曲に対する機械的構造的強度は高い。
同様に、第1絶縁体層11Bと第3絶縁体層13Bとの界面は、第2絶縁体層12Bと第4絶縁体層14Bとの界面より積層方向での中央の近くに存在し、第1絶縁体層11Bと第3絶縁体層13Bとの密着強度は、第2絶縁体層12Bと第4絶縁体層14Bとの密着強度よりも高い。多層基板102が積層方向に屈曲されると、第2絶縁体層12Bと第4絶縁体層14Bとの界面に加わる応力に比べて、第1絶縁体層11Bと第3絶縁体層13Bとの界面に加わる応力は大きい。しかし、この加わる応力が大きい界面の密着強度は高いので、多層基板102の屈曲に対する機械的構造的強度は高い。
また、本実施形態の多層基板102の第2絶縁体層12Aの誘電損は第3絶縁体層13Aの誘電損よりも低い。信号導体SL1から離れた位置にある第3絶縁体層13Aの誘電損より、信号導体SL1に接する第2絶縁体層12Aの誘電損が低いと、信号導体SL1、グランド導体GP1,GP2、及びその間の絶縁体層11A~15A,16によって構成される伝送線路TLAの、高周波信号に対する損失が抑えられる。
同様に、第2絶縁体層12Bの誘電損は第3絶縁体層13Bの誘電損よりも低い。信号導体SL2から離れた位置にある第3絶縁体層13Bの誘電損より、信号導体SL2に接する第2絶縁体層12Bの誘電損が低いと、信号導体SL2、グランド導体GP1,GP3、及びその間の絶縁体層11B~15B,17によって構成される伝送線路TLBの、高周波信号に対する損失が抑えられる。
なお、本実施形態の多層基板102においては、信号導体SL1が第1絶縁体層11Aの下面(中央高さ位置CH寄り)に担持されていて、信号導体SL2が第1絶縁体層11Bの上面(中央高さ位置CH寄り)に担持されている。このように、信号導体SL1,SL2が積層体の中央高さ位置CH寄りに配置されていることにより、多層基板102が積層方法に屈曲されたときに、信号導体SL1の両面の界面に加わる応力、及び信号導体SL2の両面の界面に加わる応力はそれぞれ小さい。そのため、信号導体SL1,SL2の界面が剥離し難く、界面剥離による電気的特性の変化が抑制される。
《第3の実施形態》
第3の実施形態では、多層基板を備える携帯電子機器1の例について示す。
図5(A)は、第3の実施形態に係る多層基板103の実装状態を示す、携帯電子機器1の断面図であり、図5(B)は当該携帯電子機器1の筐体内部の平面図である。
携帯電子機器1は、薄型の筐体2を備える。筐体2内には、回路基板3A,3B、バッテリーパック4等が配置される。回路基板3A,3Bの表面には、複数のIC5やチップ部品6等が実装される。回路基板3A,3B及びバッテリーパック4は、筐体2を平面視して、回路基板3A,3B間にバッテリーパック4が配置されるように、筐体2に設置される。筐体2はできる限り薄型に形成されるので、筐体2の厚み方向での、バッテリーパック4と筐体2との間隔は極狭い。
本実施形態の多層基板103はフラットケーブルとして用いる。この多層基板103の中央の断面構造は、第2の実施形態で図4に示したとおりである。つまり、二つの信号導体を備えるストリップライン型伝送線路である。長手方向の両端には、回路基板3A,3B上の電極7A,7Bへの接続部が形成されている。
多層基板103は、その厚み方向と、筐体2の厚み方向とが一致するように配置し、かつ積層方向に屈曲させた状態で筐体2内に配置する。これにより、バッテリーパック4を中間に配して離間された回路基板3A,3Bを、多層基板103を介して接続できる。
なお、以上に示した各実施形態では、一単位の多層基板について図示したが、当然ながら、複数の多層基板が繋がった集合基板状態で製造され(大判プロセスによって製造され)、最後に個片に分離されてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能であることは明らかである。例えば異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
BS12,BS13,BS24,BS35…界面
CH…中央高さ位置
GP1,GP2,GP3…グランド導体
S1…第1面
S2…第2面
SL,SL1,SL2…信号導体
TLA,TLB…伝送線路
1…携帯電子機器
2…筐体
3A,3B…回路基板
4…バッテリーパック
5…IC
6…チップ部品
7A,7B…電極
11,11A,11B…第1絶縁体層
12,12A,12B…第2絶縁体層
13,13A,13B…第3絶縁体層
14,14A,14B…第4絶縁体層
15,15A,15B…第5絶縁体層
16…第6絶縁体層
17…第7絶縁体層
101,102,103…多層基板

Claims (7)

  1. 第1絶縁体層、第2絶縁体層及び第3絶縁体層を含む複数の絶縁体層が積層され、伝送線路が構成される多層基板であって、
    前記第1絶縁体層は互いに対向する第1面及び第2面を有し、
    前記第1絶縁体層の前記第1面に前記伝送線路の信号導体が形成され、
    前記第2絶縁体層は前記第1絶縁体層の前記第1面に接して配置され、
    前記第3絶縁体層は前記第1絶縁体層の前記第2面に接して配置され、
    前記第2絶縁体層の誘電損は前記第3絶縁体層の誘電損よりも低く、
    前記第1絶縁体層と前記第3絶縁体層との密着強度は、前記第1絶縁体層と前記第2絶縁体層との密着強度よりも高
    前記第1絶縁体層と前記第2絶縁体層との界面は、前記第1絶縁体層と前記第3絶縁体層との界面より積層方向での中央の近くに存在する、
    多層基板。
  2. 積層方向に曲げ部を有する、請求項1に記載の多層基板。
  3. 前記第3絶縁体層のヤング率は前記第2絶縁体層のヤング率より小さい、
    請求項に記載の多層基板。
  4. 前記第2絶縁体層の、前記第1絶縁体層が接する面とは反対側の面に接して配置される第4絶縁体層と、
    前記第3絶縁体層の、前記第1絶縁体層が接する面とは反対側の面に接して配置される第5絶縁体層と、
    を備え、
    前記第2絶縁体層と前記第4絶縁体層との界面は、前記第3絶縁体層と前記第5絶縁体層との界面より積層方向での中央の近くに存在し、
    前記第3絶縁体層と前記第5絶縁体層との密着強度は、前記第2絶縁体層と前記第4絶縁体層との密着強度よりも高い、
    請求項からのいずれかに記載の多層基板。
  5. 前記第2絶縁体層の、前記第1絶縁体層が接する面とは反対側の面に接して配置される第4絶縁体層と、
    前記第3絶縁体層の、前記第1絶縁体層が接する面とは反対側の面に接して配置される第5絶縁体層と、
    を備え、
    前記第2絶縁体層と前記第4絶縁体層との界面は、前記第1絶縁体層と前記第3絶縁体層との界面より積層方向での中央の近くに存在し、
    前記第1絶縁体層と前記第3絶縁体層との密着強度は、前記第2絶縁体層と前記第4絶縁体層との密着強度よりも高い、
    請求項からのいずれかに記載の多層基板。
  6. 前記多層基板は、
    第1グランド導体を、
    更に備えており、
    前記第1絶縁体層は、積層方向において前記信号導体と前記第1グランド導体との間に位置している、
    請求項1からのいずれかに記載の多層基板。
  7. 前記多層基板は、
    第2グランド導体を、
    更に備えており、
    前記第2絶縁体層は、積層方向において前記信号導体と前記第2グランド導体との間に位置している、
    請求項1からのいずれかに記載の多層基板。
JP2021530605A 2019-07-10 2020-06-26 多層基板 Active JP7044205B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019128609 2019-07-10
JP2019128609 2019-07-10
PCT/JP2020/025317 WO2021006076A1 (ja) 2019-07-10 2020-06-26 多層基板

Publications (2)

Publication Number Publication Date
JPWO2021006076A1 JPWO2021006076A1 (ja) 2021-01-14
JP7044205B2 true JP7044205B2 (ja) 2022-03-30

Family

ID=74115166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530605A Active JP7044205B2 (ja) 2019-07-10 2020-06-26 多層基板

Country Status (4)

Country Link
US (1) US20220028578A1 (ja)
JP (1) JP7044205B2 (ja)
CN (1) CN216491174U (ja)
WO (1) WO2021006076A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080221A1 (ja) * 2022-10-13 2024-04-18 三井金属鉱業株式会社 回路基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144452A (ja) 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
US20090211792A1 (en) 2008-02-22 2009-08-27 Abrahamson Paul V Flexible Printed Circuit Assembly With Reduced Dielectric Loss
WO2016047540A1 (ja) 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885710A (en) * 1997-03-26 1999-03-23 Ericsson, Inc. Flexible strip transmission line
TWM342597U (en) * 2008-05-08 2008-10-11 Tennrich Int Corp Easily flexible transmission line with improved characteristic impedance
US8045297B2 (en) * 2008-11-25 2011-10-25 Hitachi Global Storage Technologies, Netherlands B.V. Flex cable and method for lowering flex cable impedance
CN108012414A (zh) * 2018-01-08 2018-05-08 昆山雅森电子材料科技有限公司 具有frcc的高频高传输fpc及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144452A (ja) 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
US20090211792A1 (en) 2008-02-22 2009-08-27 Abrahamson Paul V Flexible Printed Circuit Assembly With Reduced Dielectric Loss
WO2016047540A1 (ja) 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Also Published As

Publication number Publication date
US20220028578A1 (en) 2022-01-27
JPWO2021006076A1 (ja) 2021-01-14
WO2021006076A1 (ja) 2021-01-14
CN216491174U (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN102480837B (zh) 柔性布线板
KR101700397B1 (ko) 프린트 배선판
JP4414365B2 (ja) 高速伝送用基板
KR102653216B1 (ko) 인쇄회로기판 및 이를 포함하는 전자기기
TW201711536A (zh) 柔性線路板及其製作方法
US20130048344A1 (en) High frequency circuit board
KR20200067613A (ko) 인쇄회로기판 및 이를 포함하는 모듈
US10219367B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
JP2012243923A (ja) フレキシブルプリント回路及びその製造方法
JP4798237B2 (ja) Ic搭載基板、及び多層プリント配線板
US8551812B2 (en) Manufacturing method of rigid and flexible composite printed circuit board
JP7044205B2 (ja) 多層基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4276740B2 (ja) 多層配線基板
JP7021721B2 (ja) 多層基板
JP7207688B2 (ja) プリント回路基板
JP2017208371A (ja) 回路基板、回路基板の製造方法及び電子装置
CN211828497U (zh) 树脂多层基板以及电子设备
US20170064828A1 (en) Conductor connecting structure and mounting board
CN210959022U (zh) 复合多层基板
JP6565474B2 (ja) 配線基板、電子機器および配線基板の製造方法
WO2019087753A1 (ja) インターポーザおよび電子機器
JP7400821B2 (ja) 伝送線路の製造方法及び伝送線路
US20080017305A1 (en) Method for fabricating multi-layered printed circuit board without via holes
JP5406252B2 (ja) プリント配線回路及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R150 Certificate of patent or registration of utility model

Ref document number: 7044205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150