JP7021721B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP7021721B2
JP7021721B2 JP2021530552A JP2021530552A JP7021721B2 JP 7021721 B2 JP7021721 B2 JP 7021721B2 JP 2021530552 A JP2021530552 A JP 2021530552A JP 2021530552 A JP2021530552 A JP 2021530552A JP 7021721 B2 JP7021721 B2 JP 7021721B2
Authority
JP
Japan
Prior art keywords
bonding material
material layer
layer
insulator layer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530552A
Other languages
English (en)
Other versions
JPWO2021005972A1 (ja
Inventor
信之 天野
伸郎 池本
貴博 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021005972A1 publication Critical patent/JPWO2021005972A1/ja
Application granted granted Critical
Publication of JP7021721B2 publication Critical patent/JP7021721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、高周波信号を伝送する伝送線路を備えた多層基板に関する。
従来、導体パターンが形成された絶縁体層を含む複数の絶縁体層を積層することによって構成される多層基板が、例えば高周波信号を伝送する伝送線路として用いられている。
例えば、特許文献１には、信号導体が形成された絶縁体層とグランド導体が形成された絶縁体層とを含む複数の絶縁体層を積層することで構成された、多層基板が示されている。
国際公開第２０１６／０４７５４０号
特許文献１に示されるような伝送線路が構成された多層基板は屈曲された状態で使用されることが多い。しかし、複数の絶縁体層が接合材層を介して積層された多層基板において、屈曲部では、非屈曲部に比べて接合材層の厚さが変化しやすい。また、信号導体と絶縁体層との界面が剥がれて、その箇所に空隙が生じるおそれもある。
上記接合材層の厚さが所定厚さから変化したり、信号導体と絶縁体層との界面に空隙が生じたりすると、伝送線路のインピーダンス不整合による反射損失が生じやすい。
本発明の目的は、屈曲に対する伝送線路の電気的特性の安定性が高い多層基板を提供することにある。
本発明の多層基板は、第１絶縁体層、前記第１絶縁体層の第１面に接して配置される第１接合材層、及び前記第１絶縁体層の第２面に接して配置される第２接合材層、を含む複数の層が積層され、伝送線路が構成される多層基板であって、
前記第１絶縁体層の前記第１面に前記伝送線路の信号導体が形成され、
前記第２接合材層の比誘電率は前記第１接合材層の比誘電率よりも低く、
前記第１絶縁体層と前記第１接合材層との密着強度は、前記第１絶縁体層と前記第２接合材層との密着強度よりも高い、
ことを特徴とする。
一般に、多層基板が積層方向に屈曲されるとき、第２接合材層は大きな応力を受けて厚さが変化しやすいが、この第２接合材層の比誘電率は低いので、屈曲による伝送線路の高周波特性の変化が小さい。また、多層基板が積層方向に屈曲されるとき、絶縁体層と接合材層との界面に大きな応力が加わることになるが、上記構成により、第１絶縁体層と第１接合材層とは剥がれにくいので、信号導体の形成層に空隙が生じ難い。そのため、屈曲による伝送線路の高周波特性の変化が小さい。
本発明によれば、屈曲に対する、伝送線路の高周波特性の安定性の高い多層基板が得られる。
図１は第１の実施形態に係る多層基板１０１の断面図である。 図２は多層基板１０１の積層前の断面図である。 図３は、多層基板１０１を積層方向に屈曲させた状態での、信号導体ＳＬに沿った面での断面図である。 図４は第２の実施形態に係る多層基板１０２の断面図である。 図５（Ａ）は、第３の実施形態に係る多層基板１０３の実装状態を示す、携帯電子機器１の断面図であり、図５（Ｂ）は当該携帯電子機器１の筐体内部の平面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１は第１の実施形態に係る多層基板１０１の断面図である。図２は多層基板１０１の積層前の断面図である。図３は、多層基板１０１を積層方向に屈曲させた状態での、信号導体ＳＬに沿った面での断面図である。
多層基板１０１は、第１絶縁体層１１、第２絶縁体層１２、第３絶縁体層１３、第１接合材層２１及び第２接合材層２２がＺ軸方向に積層された積層体と、この積層体の内部に設けられた信号導体ＳＬ及び外面に形成されたグランド導体ＧＰ１，ＧＰ２と、を備える。多層基板１０１はＸ軸方向が長手方向、Ｙ軸方向が短手方向であり、信号導体ＳＬはＸ軸方向に延びる。信号導体ＳＬ、グランド導体ＧＰ１，ＧＰ２、その間の絶縁体層１１、１２，１３、及び接合材層２１，２２によって、ストリップライン型の伝送線路が構成されている。
第１絶縁体層１１、第２絶縁体層１２及び第３絶縁体層１３は、ポリイミド、液晶ポリマ（ＬＣＰ）等樹脂層である。第１接合材層２１は例えばポリイミド又は液晶ポリマ（ＬＣＰ）のプリプレグの層であり、第２接合材層２２は、例えばフッ素樹脂の層である。
第１絶縁体層１１は互いに対向する第１面Ｓ１及び第２面Ｓ２を有し、第１絶縁体層１１の第１面Ｓ１に信号導体ＳＬが形成されている。第２絶縁体層１２の下面にはグランド導体ＧＰ１が形成されていて、第３絶縁体層１３の上面にはグランド導体ＧＰ２が形成されている。第１接合材層２１は第１絶縁体層１１の第１面Ｓ１に接して配置されていて、第２接合材層２２は第１絶縁体層１１の第２面Ｓ２に接して配置されている。これにより、第１接合材層２１は、Ｚ軸方向（積層方向）において信号導体ＳＬとグランド導体ＧＰ１（第１グランド導体）との間に位置している。第２接合材層２２は、Ｚ軸方向（積層方向）において信号導体ＳＬとグランド導体ＧＰ２（第２グランド導体）との間に位置している。
図１中のＣＨは多層基板１０１の積層方向での中央高さ位置である。この中央高さ位置ＣＨから明らかなように、第２接合材層２２は第１接合材層２１より、積層方向での表層寄りに位置する。そして、第２接合材層２２の比誘電率は第１接合材層２１の比誘電率よりも低い。多層基板１０１が積層方向に屈曲されるとき、図３に表れているように、積層方向の中央から離れた位置にある第２接合材層２２の屈曲部Ｐ２２は第１接合材層２１の屈曲部Ｐ２１より大きな応力を受けて厚さが変化しやすいが、この第２接合材層２２の比誘電率は低いので、屈曲によって第２接合材層２２の厚さが変化しても、伝送線路の高周波特性の変化は小さい。
また、本実施形態の多層基板１０１においては、第１絶縁体層１１と第１接合材層２１との密着強度が、第１絶縁体層１１と第２接合材層２２との密着強度よりも高い。多層基板１０１が積層方向に屈曲されるとき、絶縁体層１１，１２，１３と接合材層２１，２２との界面に大きな応力が加わることになるが、上記構成により、第１絶縁体層１１と第１接合材層２１とは剥がれにくいので、信号導体ＳＬの形成層に空隙が生じ難い。そのため、屈曲による伝送線路の高周波特性の変化は小さい。
また、本実施形態の多層基板１０１は、第２接合材層２２のヤング率が第１接合材層２１のヤング率より小さい。つまり、第２接合材層２２は第１接合材層２１より柔らかい。例えば、第２接合材層２２のヤング率は０．１ＧＰａであり、第１接合材層２１のヤング率は３ＧＰａである。
図３に示したように、多層基板１０１が積層方向に屈曲されると、積層体の中央から離れた第２接合材層２２の変形量は、積層体の中央寄りにある第１接合材層２１の変形量より大きい。この加わる応力が大きい第２接合材層２２は柔らかいので、この第２接合材層２２と第１絶縁体層１１との界面又は第２接合材層２２と第３絶縁体層１３との界面での剥離が抑制される。つまり、多層基板１０１は屈曲に対する機械的構造的強度が高い。
本実施形態の多層基板１０１においては、第２接合材層２２の比誘電率は第１絶縁体層１１及び第３絶縁体層１３の比誘電率より低く、第２接合材層２２の厚さＴ２２は、第１絶縁体層１１と第３絶縁体層１３との合計厚さ（Ｔ１１＋Ｔ１３）より薄い。また、本実施形態の多層基板１０１においては、第２接合材層２２の厚さＴ２２は、第１絶縁体層１１の厚さＴ１１より薄い。また、本実施形態の多層基板１０１においては、第２接合材層２２の厚さＴ２２は、第３絶縁体層１３の厚さＴ１３より薄い。接合材層は絶縁体層より柔らかいので、絶縁体層と接合材層との積層時に接合材層の厚さが変化しやすい。しかし、第２接合材層２２、第１絶縁体層１１及び第３絶縁体層１３の関係が上記関係であることにより、第２接合材層２２の厚み変化による、信号導体ＳＬとグランド導体ＧＰ２間の間隔及び合成比誘電率の変化は小さい。そのため、積層時の第２接合材層２２の厚み変化による伝送線路の高周波特性の変化は小さい。
また、本実施形態の多層基板１０１においては、第１接合材層２１のヤング率は第２絶縁体層１２のヤング率より小さく、第１接合材層２１の比誘電率は第２絶縁体層１２の比誘電率より低く、第１接合材層２１の厚さＴ２１は第２絶縁体層１２の厚さＴ１２より薄い。そのため、絶縁体層と接合材層との積層時に第１接合材層２１の厚さが変化しやすいが、第１接合材層２１と第２絶縁体層１２との関係が上記関係であることにより、第１接合材層２１の厚み変化による、信号導体ＳＬとグランド導体ＧＰ１間の間隔及び合成比誘電率の変化は小さい。そのため、積層時の第１接合材層２１の厚み変化による伝送線路の高周波特性の変化は小さい。
《第２の実施形態》
第２の実施形態では、複数の信号導体を備える多層基板の例を示す。
図４は第２の実施形態に係る多層基板１０２の断面図である。多層基板１０２は、Ｘ軸方向が長手方向、Ｙ軸方向が短手方向であり、信号導体ＳＬ１，ＳＬ２はＸ軸方向に延びる。この多層基板１０２は、それぞれストリップライン型の、二つの伝送線路ＴＬＡ，ＴＬＢを備える。伝送線路ＴＬＡは、第１絶縁体層１１Ａ、第２絶縁体層１２Ａ、第３絶縁体層１３Ａ、第１接合材層２１、第２接合材層２２、接合材層２３、信号導体ＳＬ１及びグランド導体ＧＰ１，ＧＰ２を備える。伝送線路ＴＬＢは、第１絶縁体層１１Ｂ、第２絶縁体層１２Ｂ、第３絶縁体層１３Ｂ、第１接合材層２１Ｂ、第２接合材層２２Ｂ、絶縁体層１４、信号導体ＳＬ２及びグランド導体ＧＰ１，ＧＰ３を備える。
第１絶縁体層１１Ａは互いに対向する第１面Ｓ１及び第２面Ｓ２を有し、第１絶縁体層１１Ａの第１面Ｓ１に信号導体ＳＬ１が形成されている。第３絶縁体層１３Ａの上面にはグランド導体ＧＰ２が形成されている。
第１絶縁体層１１Ｂは互いに対向する第１面Ｓ１及び第２面Ｓ２を有し、第１絶縁体層１１Ｂの第１面Ｓ１に信号導体ＳＬ２が形成されている。第２絶縁体層１２Ｂの上面にはグランド導体ＧＰ１が形成されていて、第３絶縁体層１３Ｂの下面又は絶縁体層１４の上面にはグランド導体ＧＰ３が形成されている。
図４中のＣＨは多層基板１０２の積層方向での中央高さ位置である。図４から明らかなように、第２接合材層２２Ａは第１接合材層２１Ａより、積層方向での表層寄りに位置する。そして、第２接合材層２２Ａの比誘電率は第１接合材層２１Ａの比誘電率よりも低い。多層基板１０２が積層方向に屈曲されるとき、積層方向の中央から離れた位置にある第２接合材層２２Ａの屈曲部は第１接合材層２１Ａの屈曲部より大きな応力を受けて厚さが変化しやすいが、この第２接合材層２２Ａの比誘電率は低いので、屈曲によって第２接合材層２２Ａの厚さが変化しても、伝送線路ＴＬＡの高周波特性の変化は小さい。
同様に、第２接合材層２２Ｂは第１接合材層２１Ｂより、積層方向での表層寄りに位置する。そして、第２接合材層２２Ｂの比誘電率は第１接合材層２１Ｂの比誘電率よりも低い。多層基板１０２が積層方向に屈曲されるとき、積層方向の中央から離れた位置にある第２接合材層２２Ｂの屈曲部は第１接合材層２１Ｂの屈曲部より大きな応力を受けて厚さが変化しやすいが、この第２接合材層２２Ｂの比誘電率は低いので、屈曲によって第２接合材層２２Ｂの厚さが変化しても、伝送線路ＴＬＢの高周波特性の変化は小さい。
また、本実施形態の多層基板１０２においては、第１絶縁体層１１Ａと第１接合材層２１Ａとの密着強度が、第１絶縁体層１１Ａと第２接合材層２２Ａとの密着強度よりも高い。多層基板１０２が積層方向に屈曲されるとき、絶縁体層１１Ａ，１２Ａ，１３Ａと接合材層２１Ａ，２２Ａとの界面に大きな応力が加わることになるが、上記構成により、第１絶縁体層１１Ａと第１接合材層２１Ａとは剥がれにくいので、信号導体ＳＬ１の形成層に空隙が生じ難い。そのため、屈曲による伝送線路ＴＬＡの高周波特性の変化は小さい。
同様に、第１絶縁体層１１Ｂと第１接合材層２１Ｂとの密着強度が、第１絶縁体層１１Ｂと第２接合材層２２Ｂとの密着強度よりも高い。多層基板１０２が積層方向に屈曲されるとき、絶縁体層１１Ｂ，１２Ｂ，１３Ｂと接合材層２１Ｂ，２２Ｂとの界面に大きな応力が加わることになるが、上記構成により、第１絶縁体層１１Ｂと第１接合材層２１Ｂとは剥がれにくいので、信号導体ＳＬ２の形成層に空隙が生じ難い。そのため、屈曲による伝送線路ＴＬＢの高周波特性の変化は小さい。
また、本実施形態の多層基板１０２は、第２接合材層２２Ａのヤング率は第１接合材層２１Ａのヤング率より小さい。多層基板１０２が積層方向に屈曲されると、積層体の中央から離れた第２接合材層２２Ａの変形量は、積層体の中央寄りにある第１接合材層２１Ａの変形量より大きい。この加わる応力が大きい第２接合材層２２Ａは柔らかいので、この第２接合材層２２Ａと第１絶縁体層１１Ａとの界面又は第２接合材層２２Ａと第３絶縁体層１３Ａとの界面での剥離が抑制される。
同様に、第２接合材層２２Ｂのヤング率は第１接合材層２１Ｂのヤング率より小さい。多層基板１０２が積層方向に屈曲されると、積層体の中央から離れた第２接合材層２２Ｂの変形量は、積層体の中央寄りにある第１接合材層２１Ｂの変形量より大きい。この加わる応力が大きい第２接合材層２２Ｂは柔らかいので、この第２接合材層２２Ｂと第１絶縁体層１１Ｂとの界面又は第２接合材層２２Ｂと第３絶縁体層１３Ｂとの界面での剥離が抑制される。
上記作用により、多層基板１０２は、その屈曲に対する機械的構造的強度が高い。
なお、本実施形態の多層基板１０２においては、信号導体ＳＬ１が第１絶縁体層１１Ａの下面（中央高さ位置ＣＨ寄り）に担持されていて、信号導体ＳＬ２が第１絶縁体層１１Ｂの上面（中央高さ位置ＣＨ寄り）に担持されている。このように、信号導体ＳＬ１，ＳＬ２が積層体の中央高さ位置ＣＨ寄りに配置されていることにより、多層基板１０２が積層方法に屈曲されたときに、信号導体ＳＬ１の両面の界面に加わる応力、及び信号導体ＳＬ２の両面の界面に加わる応力はそれぞれ小さい。そのため、信号導体ＳＬ１，ＳＬ２の界面が剥離し難く、界面剥離による電気的特性の変化が抑制される。
《第３の実施形態》
第３の実施形態では、多層基板を備える携帯電子機器１の例について示す。
図５（Ａ）は、第３の実施形態に係る多層基板１０３の実装状態を示す、携帯電子機器１の断面図であり、図５（Ｂ）は当該携帯電子機器１の筐体内部の平面図である。
携帯電子機器１は、薄型の筐体２を備える。筐体２内には、回路基板３Ａ，３Ｂ、バッテリーパック４等が配置される。回路基板３Ａ，３Ｂの表面には、複数のＩＣ５やチップ部品６等が実装される。回路基板３Ａ，３Ｂ及びバッテリーパック４は、筐体２を平面視して、回路基板３Ａ，３Ｂ間にバッテリーパック４が配置されるように、筐体２に設置される。筐体２はできる限り薄型に形成されるので、筐体２の厚み方向での、バッテリーパック４と筐体２との間隔は極狭い。
本実施形態の多層基板１０３はフラットケーブルとして用いる。この多層基板１０３の中央の断面構造は、第２の実施形態で図４に示したとおりである。つまり、二つの信号導体を備えるストリップライン型伝送線路である。長手方向の両端には、回路基板３Ａ，３Ｂ上の電極７Ａ，７Ｂへの接続部が形成されている。
多層基板１０３は、その厚み方向と、筐体２の厚み方向とが一致するように配置し、かつ積層方向に屈曲させた状態で筐体２内に配置する。これにより、バッテリーパック４を中間に配して離間された回路基板３Ａ，３Ｂを、多層基板１０３を介して接続できる。
なお、以上に示した各実施形態では、一単位の多層基板について図示したが、当然ながら、複数の多層基板が繋がった集合基板状態で製造され（大判プロセスによって製造され）、最後に個片に分離されてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能であることは明らかである。例えば異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
ＣＨ…中央高さ位置
ＧＰ１，ＧＰ２，ＧＰ３…グランド導体
Ｐ２１…第１接合材層の屈曲部
Ｐ２２…第２接合材層の屈曲部
Ｓ１…第１面
Ｓ２…第２面
ＳＬ，ＳＬ１，ＳＬ２…信号導体
ＴＬＡ，ＴＬＢ…伝送線路
１…携帯電子機器
２…筐体
３Ａ，３Ｂ…回路基板
４…バッテリーパック
５…ＩＣ
６…チップ部品
７Ａ，７Ｂ…電極
１１，１１Ａ，１１Ｂ…第１絶縁体層
１２，１２Ａ，１２Ｂ…第２絶縁体層
１３，１３Ａ，１３Ｂ…第３絶縁体層
１４…絶縁体層
２１，２１Ａ，２１Ｂ…第１接合材層
２２，２２Ａ，２２Ｂ…第２接合材層
２３…接合材層
１０１，１０２，１０３…多層基板

Claims (11)

  1. 第１絶縁体層、前記第１絶縁体層の第１面に接して配置される第１接合材層、及び前記第１絶縁体層の第２面に接して配置される第２接合材層、を含む複数の層が積層され、伝送線路が構成される多層基板であって、
    前記第１絶縁体層の前記第１面に前記伝送線路の信号導体が形成され、
    前記第２接合材層の比誘電率は前記第１接合材層の比誘電率よりも低く、
    前記第１絶縁体層と前記第１接合材層との密着強度は、前記第１絶縁体層と前記第２接合材層との密着強度よりも高い、
    多層基板。
  2. 前記第２接合材層は前記第１接合材層より、積層方向での表層寄りに位置する、請求項１に記載の多層基板。
  3. 前記多層基板は、前記第１絶縁体層、第２絶縁体層、第３絶縁体層、前記第１絶縁体層の前記第１面と前記第２絶縁体層との間に介在する前記第１接合材層、及び前記第１絶縁体層の前記第２面と前記第３絶縁体層とを接合する前記第２接合材層、を含む複数の層が積層されている、請求項１または２のいずれかに記載の多層基板。
  4. 積層方向に曲げ部を有する、請求項１ないし３のいずれかに記載の多層基板。
  5. 前記第２接合材層のヤング率は前記第１接合材層のヤング率より小さい、
    請求項３に記載の多層基板。
  6. 前記第２接合材層の比誘電率は前記第１絶縁体層及び前記第３絶縁体層の比誘電率より低く、
    前記第２接合材層の厚さは、前記第１絶縁体層と前記第３絶縁体層との合計厚さより薄い、
    請求項５に記載の多層基板。
  7. 前記第２接合材層の比誘電率は前記第１絶縁体層及び前記第３絶縁体層の比誘電率より低く、
    前記第２接合材層の厚さは前記第１絶縁体層の厚さより薄い、
    請求項５に記載の多層基板。
  8. 前記第２接合材層の比誘電率は前記第１絶縁体層及び前記第３絶縁体層の比誘電率より低く、
    前記第２接合材層の厚さは前記第３絶縁体層の厚さより薄い、
    請求項５に記載の多層基板。
  9. 前記第１接合材層のヤング率は前記第２絶縁体層のヤング率より小さく、
    前記第１接合材層の比誘電率は前記第２絶縁体層の比誘電率より低く、
    前記第１接合材層の厚さは前記第２絶縁体層の厚さより薄い、
    請求項３、及び５から８のいずれかに記載の多層基板。
  10. 前記多層基板は、
    第１グランド導体を、
    更に備えており、
    前記第１接合材層は、積層方向において前記信号導体と前記第１グランド導体との間に位置している、
    請求項１から９のいずれかに記載の多層基板。
  11. 前記多層基板は、
    第２グランド導体を、
    更に備えており、
    前記第２接合材層は、積層方向において前記信号導体と前記第２グランド導体との間に位置している、
    請求項１から１０のいずれかに記載の多層基板。
JP2021530552A 2019-07-10 2020-06-15 多層基板 Active JP7021721B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019128610 2019-07-10
JP2019128610 2019-07-10
PCT/JP2020/023357 WO2021005972A1 (ja) 2019-07-10 2020-06-15 多層基板

Publications (2)

Publication Number Publication Date
JPWO2021005972A1 JPWO2021005972A1 (ja) 2021-01-14
JP7021721B2 true JP7021721B2 (ja) 2022-02-17

Family

ID=74114228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530552A Active JP7021721B2 (ja) 2019-07-10 2020-06-15 多層基板

Country Status (4)

Country Link
US (1) US20220053632A1 (ja)
JP (1) JP7021721B2 (ja)
CN (1) CN216491173U (ja)
WO (1) WO2021005972A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264725A1 (ja) 2021-06-16 2022-12-22 株式会社村田製作所 多層基板及び多層基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144452A (ja) 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
US20090211792A1 (en) 2008-02-22 2009-08-27 Abrahamson Paul V Flexible Printed Circuit Assembly With Reduced Dielectric Loss
WO2016047540A1 (ja) 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144452A (ja) 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
US20090211792A1 (en) 2008-02-22 2009-08-27 Abrahamson Paul V Flexible Printed Circuit Assembly With Reduced Dielectric Loss
WO2016047540A1 (ja) 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Also Published As

Publication number Publication date
JPWO2021005972A1 (ja) 2021-01-14
WO2021005972A1 (ja) 2021-01-14
CN216491173U (zh) 2022-05-10
US20220053632A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
JP4414365B2 (ja) 高速伝送用基板
TW202017451A (zh) 薄型天線電路板的製作方法
JP4985894B2 (ja) 信号線路
US20130048344A1 (en) High frequency circuit board
US11445606B2 (en) Laminated body and method for manufacturing the same
JP6226168B2 (ja) 多層配線板
US20100328920A1 (en) High-speed transmission circuit board connection structure
JP5797548B2 (ja) 配線基板およびそれを用いたプローブカード
JP7021721B2 (ja) 多層基板
US8551812B2 (en) Manufacturing method of rigid and flexible composite printed circuit board
KR102154193B1 (ko) 연성 인쇄회로기판
KR100762395B1 (ko) 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법
WO2019131647A1 (ja) 基板、および基板接合構造
JP7044205B2 (ja) 多層基板
WO2012124421A1 (ja) フレキシブル多層基板
US10219374B2 (en) Printed wiring board
US9655242B2 (en) Printed wiring board
JP5342341B2 (ja) プリント配線基板
JP2017208371A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2012227404A (ja) フレキシブルプリント配線板
US20140299363A1 (en) Structure of via hole of electrical circuit board and manufacturing method thereof
WO2019087753A1 (ja) インターポーザおよび電子機器
JP2020088197A (ja) 樹脂多層基板および電子機器
JP7400821B2 (ja) 伝送線路の製造方法及び伝送線路
CN210959022U (zh) 复合多层基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220118

R150 Certificate of patent or registration of utility model

Ref document number: 7021721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150