CN110740563A - 布线基板 - Google Patents
布线基板 Download PDFInfo
- Publication number
- CN110740563A CN110740563A CN201910649446.XA CN201910649446A CN110740563A CN 110740563 A CN110740563 A CN 110740563A CN 201910649446 A CN201910649446 A CN 201910649446A CN 110740563 A CN110740563 A CN 110740563A
- Authority
- CN
- China
- Prior art keywords
- via conductors
- pads
- view
- plan
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种即使在夹着绝缘层相对的多对焊盘中的每对焊盘之间并联地配置多个通路导体也不易因该多个通路导体的排列而在绝缘层产生裂纹的布线基板。布线基板(1)包括:基板主体(2),其由多个绝缘层(c1、c2)构成,且具有相对的表面(3)和背面(4);多个焊盘(6~8),它们形成于该基板主体的表面、背面及内层面(5)中的至少任意一个面上,且俯视呈交错状配置;及多个通路导体(9),它们连接于该多个焊盘中的每个焊盘,且沿着基板主体的厚度方向并联地形成,在基板主体中,俯视时在同一所述面(3~5)上相邻的多个焊盘上,分别连接有多个通路导体,俯视时在同一所述面上相邻的焊盘彼此之间,多个通路导体的配置互不相同。
Description
技术领域
本发明涉及一种利用多个通路导体沿着由单层绝缘层形成的基板主体或由多个绝缘层层叠而成的基板主体的厚度方向,将上层侧的焊盘和下层侧的焊盘之间连接起来而成的布线基板。
背景技术
例如,提出了如下的多层电路基板和其制造方法,该多层电路基板包含:多层绝缘基板,其是将分别形成有布线图案的多个绝缘层层叠而成的;以及多个通路电极,该多个通路电极形成于该多层绝缘基板且将形成于互不相同的层的上述布线图案彼此串联连结起来,1个通路电极包括由并联的多个单位通路(通路导体)构成的通路束(日文:ビア束),在沿着上述多层绝缘基板的厚度方向相邻的多个通路电极中,使由多个单位通路构成的通路束的俯视时的排列彼此不同(例如参照专利文献1)。
根据所述多层电路基板和其制造方法,能够提供一种改善了所述多层绝缘基板的层间的不良短路、布线图案与通路电极之间的不良短路且提高了细微尺寸的通路电极之间的电特性的多层电路基板。
另外,如所述多层电路基板那样,在将多个焊盘以俯视时呈格子状地排列于被夹在上下一对焊盘之间的绝缘层的情况下,有时在沿着同一绝缘层上的平面方向相邻的焊盘之间排列的每多个通路导体中的某一个或多个通路导体在俯视时呈直线状整齐排列。当如此呈直线状整齐排列的多个通路导体因与绝缘层之间的热膨胀系数的差异而产生应力时,该应力会沿着呈直线状整齐排列的多个通路导体集中。因此,有时会沿着这些通路导体在上述绝缘层产生沿着平面方向和厚度方向的裂纹、或者因该裂纹而在相邻的通路导体之间诱发不期望的短路。
现有技术文献
专利文献
专利文献1:日本特开2012-28730号公报(第1页~第10页、图1~图3)
发明内容
发明要解决的问题
本发明的课题在于,解决在背景技术中说明的问题点,提供一种即使在夹着绝缘层相对的多对焊盘中的每对焊盘之间并联地配置多个通路导体,也不易因该多个通路导体的排列而在绝缘层产生裂纹的布线基板。
用于解决问题的方案
本发明是为了解决所述问题而想到如下技术从而做成的,即,在夹着绝缘层相对且俯视呈交错状配置的多个焊盘彼此之间均并联地配置多个通路导体之际,使位于俯视时彼此相邻的焊盘彼此之间的每多个通路导体的配置不同。
即,本发明的布线基板(技术方案1)包括:基板主体,其由单个或多个绝缘层构成,且具有相对的表面和背面;多个焊盘,该多个焊盘形成于该基板主体的表面、背面、以及内层面中的至少任意一个面上,且俯视呈交错状配置;以及多个通路导体,该多个通路导体连接于该多个焊盘中的每个焊盘,且沿着所述基板主体的厚度方向并联地形成,其特征在于,在所述基板主体中,俯视时在同一所述面上相邻的所述多个焊盘上,分别连接有多个通路导体,俯视时在同一所述面上相邻的焊盘彼此之间,所述多个通路导体的配置互不相同。
根据所述那样的布线基板,能够起到以下的效果(1)。
(1)在呈交错状配置于所述面上的多个焊盘上分别连接有多个通路导体,俯视时在同一所述表面、背面、或内层面上相邻的焊盘彼此之间,该多个通路导体的配置(即,多个通路导体相对于1个焊盘配置的位置)互不相同。因此,与沿着所述任意一个面相邻的每个焊盘相连接的每多个通路导体不易在俯视时在所述面上呈直线状整齐排列。因此,即使产生由与绝缘层之间的热膨胀系数的差引起的应力,也能够抑制因该应力而在所述基板产生裂纹的情形。因而,能够制成形状和尺寸精度较高且电特性稳定的布线基板。
另外,所述绝缘层由例如氧化铝等陶瓷或环氧类树脂等树脂构成。
另外,在所述基板主体由单层的绝缘层形成的情况下,在分别呈交错状形成于该绝缘层的表面和背面的多个焊盘彼此之间,以所述方式连接有多个通路导体,作为该形态的布线基板,例如例示出中继基板。
并且,所述焊盘包含通路罩(日文:ビアカバー),该通路罩被夹持于在厚度方向上相邻的每个绝缘层形成的多个通路导体之间。
另外,所述焊盘还成为所述基板主体的表面上的表面焊盘、基板主体的背面上的背面焊盘、或者位于绝缘层彼此之间的内层焊盘。
并且,所述焊盘是形成于多个绝缘层之间的内层焊盘,该焊盘也可以形成于俯视呈所期望的图案的内层布线的一部分。
另外,所述焊盘俯视呈圆形或正方形等正多边形。
并且,所述多个焊盘俯视呈交错状配置在同一所述面上。该交错状的配置指的是,不包含格子状的配置,而包含彼此相邻的多个焊盘彼此的中心间距离恒定的配置图案(俯视呈正三角形)和所述中心间距离不均匀的配置图案(例如等腰三角形)。
另外,在将所述表面侧的焊盘与背面侧的焊盘之间连接起来的多个通路导体为两个的情况下,俯视时彼此相邻的每两个通路导体的组例如相互偏移10度~90度。
并且,在将所述表面侧的每个焊盘与背面侧的每个焊盘之间连接起来的多个通路导体为3个且形成于俯视正三角形形状的焊盘的每个角部的情况下,俯视时彼此相邻的每3个通路导体的组例如相互偏移60度。
另外,在将所述表面侧的焊盘与背面侧的焊盘之间连接起来的多个通路导体为4个且形成于俯视正方形的焊盘的每个角部的情况下,俯视时彼此相邻的每4个通路导体的组例如相互偏移45度。
以上的3个配置例也适用于在所述基板主体的表面侧和背面侧的厚度方向上相邻的两层以上的绝缘层和这些绝缘层的层间形成的多个通路导体的组和焊盘的组。
另外,使所述多个通路导体并联地形成于表面侧的焊盘与背面侧的焊盘之间的导电路径主要使用于电源用或接地用电流的通电。
另外,在本发明中还包含如下的布线基板(技术方案2):与所述多个焊盘中的各焊盘相连接的所述多个通路导体由两个通路导体构成,与俯视时在同一所述面上彼此相邻的所述多个焊盘相连接的所述多个通路导体配置为:在俯视时的旋转方向上,以所述相邻的多个焊盘中的任一个焊盘上的所述多个通路导体的配置为基准都偏移30度以上。
由此,由与沿着所述任意一个面相邻的每个焊盘相连接的每两个通路导体构成的多个通路导体的配置彼此不易在俯视时呈直线状整齐排列,因此能够可靠地发挥所述效果(1)。
另外,将所述旋转方向上的偏移设为30度以上的原因在于,若该偏移小于30度,则每多个通路导体(通路组)中的某一些容易在俯视时呈直线状整齐排列。
另外,在将所述表面侧的焊盘与背面侧的焊盘之间连接起来的多个通路导体为两个通路导体的组的情况下,俯视时彼此相邻的每两个通路导体的组例如相互偏移45度或90度。
并且,在本发明中还包含如下的布线基板(技术方案3):与所述多个焊盘中的各焊盘相连接的所述多个通路导体由3个以上的通路导体构成,该多个通路导体分别配置于俯视时呈正三角形以上的正多边形的角部侧,与俯视时在同一所述面上彼此相邻的所述多个焊盘相连接的所述多个通路导体配置为:在俯视时的旋转方向上,以所述相邻的多个焊盘中的任一个焊盘上的所述多个通路导体的配置为基准都偏移10度以上。
由此,由与沿着所述任意一个面相邻的每个焊盘相连接的每3个以上的通路导体构成的多个通路导体的配置是在俯视时彼此不易呈直线状整齐排列,因此能够可靠地得到所述效果(1)。
另外,将旋转方向上的偏移设为10度以上的理由与上述理由相同。
另外,在将所述表面侧的每个焊盘与背面侧的每个焊盘之间连接起来的多个通路导体是3个通路导体的组且形成于俯视时呈正三角形形状的角部侧(即正多边形的每个角部附近的位置)的情况下,俯视时彼此相邻的每3个通路导体的组(多个通路导体的组)例如相互偏移60度。
并且,在将所述表面侧的焊盘与背面侧的焊盘之间连接起来的多个通路导体为4个通路导体的组且形成于俯视时呈正方形的焊盘的每个角部侧的情况下,俯视时彼此相邻的每4个通路导体的组例如相互偏移45度。
另外,上述“旋转方向上的偏移”指的是,以所述焊盘的图心为旋转中心产生了10度以上的旋转角度的状态。
另外,在本发明中还包含如下的布线基板(技术方案4):与所述多个焊盘中的俯视时在同一所述面上彼此相邻的所述焊盘分别连接的所述多个通路导体的数量互不相同。
由此,与在所述面上彼此相邻的所述焊盘相连接的多个通路导体各自的总数互不相同,因此能够容易地阻止多个通路导体沿着所述内层面等的平面方向呈直线状整齐排列的情形发生。因而,能够更可靠地得到所述效果(1)。
并且,在本发明中还包含如下的布线基板(技术方案5):所述基板主体由多个绝缘层构成,在所述表面侧和背面侧的厚度方向上相邻的上下两层以上的绝缘层的每个层间的所述内层面上,呈交错状形成有所述多个焊盘,贯穿上层侧的绝缘层且连接于每个所述焊盘的所述多个通路导体的俯视时的配置与贯穿下层侧的绝缘层且连接于每个所述焊盘的所述多个通路导体的俯视时的配置互不相同。
由此,不仅能够得到所述效果(1),还能够进一步得到以下的效果(2)。
(2)在所述基板主体的厚度方向上相邻的上下两层以上的绝缘层的每个层间的所述内层面上,呈交错状形成有所述多个焊盘,贯穿上层侧的绝缘层且连接于每个所述焊盘的多个通路导体的俯视时的配置和贯穿下层侧的绝缘层且连接于每个所述所述焊盘的多个通路导体的俯视时的配置互不相同。因此,与沿着上述基板主体的厚度方向相邻的每个焊盘相连接的多个通路导体也不易在俯视时呈直线状整齐排列。因此,不易在沿着上述内层面等的平面方向和基板主体的厚度方向这两个方向上产生裂纹。因而,能够制成形状和尺寸精度更高且电特性更稳定的布线基板。
另外,在本发明中还包含如下的布线基板(技术方案6):贯穿所述上层侧的绝缘层的所述多个通路导体的数量和贯穿下层侧的绝缘层的所述多个通路导体的数量互不相同。
由此,在所述基板主体的厚度方向上相邻的上下两层以上的绝缘层的每个层间的所述内层面上,呈交错状形成有所述多个焊盘,贯穿夹着每个该焊盘的上层侧的绝缘层且连接于每个所述焊盘的多个通路导体的数量和贯穿下层侧的绝缘层且连接于每个所述焊盘的多个通路导体的数量互不相同。因而,能够进一步可靠且容易地得到所述效果(2)。
附图说明
图1的(A)是表示本发明的一个形态的布线基板的垂直剖视图,图1的(B)是沿着的图1的(A)中的B-B线的向视的剖视图,图1的(C)是沿着图1的(A)中的C-C线的向视的剖视图。
图2是表示沿着上述布线基板的厚度方向的3个面上的焊盘和将所述焊盘之间分别连接起来的多个通路导体的立体图。
图3是表示连接有与上述情况不同的个数的通路导体的多个焊盘的、与上述情况同样的剖视图。
图4是表示针对直径不同的每多个焊盘连接有个数不同的多个通路导体的形态的、与上述情况同样的剖视图。
图5的(A)、图5的(B)是表示形状与上述情况不同的多个焊盘和将所述焊盘之间分别连接起来多个通路导体的剖视图,图5的(C)是使彼此相邻的所述焊盘的朝向(姿势)呈交错状变化的、与上述情况同样的剖视图。
附图标记说明
1、布线基板;2、基板主体;3、表面;4、背面;5、内层面;6、表面焊盘;7、内层焊盘;8、背面焊盘;9、通路导体;10、11、焊盘;c1、c2、陶瓷层(绝缘层)。
具体实施方式
以下,对用于实施本发明的形态进行说明。
图1的(A)是表示本发明的一个形态的布线基板1的垂直剖视图,图1的(B)是沿着图1的(A)中的B-B线的向视的剖视图,图1的(C)是沿着图1的(A)中的C-C线的向视的剖视图。
如图1的(A)所示,上述布线基板1包括:基板主体2,其是将上下两层(多个)陶瓷层(绝缘层)c1、c2层叠而成的,具有相对的表面3和背面4;表面焊盘6、背面焊盘8及内层焊盘7,多个表面焊盘6俯视呈交错状地形成于该基板主体2的表面3,多个内层焊盘7俯视呈交错状地形成于该基板主体2的内层面5,多个背面焊盘8俯视呈交错状地形成于该基板主体2的背面4;以及通路导体9,多个通路导体9将沿着上述基板主体2的厚度方向相邻的表面焊盘6与内层焊盘7之间连接起来,另外多个通路导体9将沿着上述基板主体2的厚度方向相邻的内层焊盘7与背面焊盘8之间连接起来。
另外,所述陶瓷层c1、c2由例如氧化铝构成,所述各焊盘6~焊盘8、通路导体9主要由钨(以下简称作W)或钼(以下简称作Mo)形成。另外,构成所述基板主体2的陶瓷层cn也可以为3层以上,在该情况下,在厚度方向上相对的内层焊盘7彼此之间也由多个通路导体9连接。
如图1的(A)~图1的(C)所示,在所述基板主体2中,分别贯穿上层侧的陶瓷层c1、且将呈交错状地形成于该基板主体2的表面3的表面焊盘6与呈交错状地形成于在各个所述表面焊盘6的下方同所述表面焊盘6相邻的内层面5的内层焊盘7之间连接起来的多个通路导体9为两个一组,分别贯穿下层侧的陶瓷层c2、且将形成于内层面5的每个内层焊盘7与形成于基板主体2的背面4的每个背面焊盘8之间连接起来的多个通路导体9为4个一组。
另外,如图1的(A)~图1的(C)、图2所示,表面焊盘6的直径预先设定为比内层焊盘7的直径和背面焊盘8的直径小。
另外,所述各焊盘6~焊盘8除了俯视呈圆形形状以外,也可以如后述那样为矩形形状(正方形形状)。
如图1的(B)所示,对于贯穿陶瓷层c1地将形成于所述基板主体2的表面3的多个表面焊盘6中的每个表面焊盘6与形成于内层面5的多个内层焊盘7中的每个内层焊盘7之间连接起来的每两个通路导体9而言,在沿着上述表面3的平面方向(纵向·横向·斜向)上,连接于彼此相邻的每个焊盘6的每两个通路导体9的配置是:在俯视时的旋转方向上,以相邻的多个焊盘6中的任意一个上述焊盘6上的两个通路导体9的配置为基准,使与作为基准的焊盘6相连接的两个通路导体9和同与该作为基准的焊盘6相邻的焊盘6相连接的两个通路导体9的配置呈彼此偏移30度、60度、或90度。另外,该偏移角度若为30度以上且90度以下,则可以为任意的角度。
其结果,将上述多个表面焊盘6中的每个表面焊盘6与每个内层焊盘7之间连接起来的每两个通路导体9彼此在俯视时纵向·横向·斜向的全部方向上均未呈直线状整齐排列。在该形态中,与相邻的多个焊盘6(7)中的1个焊盘6(7)相连接的两个通路导体9是与每个焊盘6(7)相连接的多个通路导体9。
另外,如图1的(C)所示,对于贯穿陶瓷层c2地将形成于内层面5的多个内层焊盘7中的每个内层焊盘7与形成于基板主体2的背面4的多个背面焊盘8中的每个背面焊盘8之间连接起来的每4个通路导体9而言,在沿着上述背面4的平面方向上,连接于彼此相邻的每个焊盘8的每4个通路导体9的配置是:在俯视时的旋转方向上,以相邻的多个焊盘8中的任意一个上述焊盘8上的4个通路导体9的配置为基准,使与作为基准的焊盘8相连接的4个通路导体9和同与该作为基准的焊盘8相邻的焊盘8相连接的4个通路导体9的配置呈彼此偏移30度、45度、60度、或90度。另外,该偏移角度若为10度以上且90度以下,则可以为任意的角度。
其结果,将上述多个背面焊盘8中的每个背面焊盘8与每个内层焊盘7连接起来的每4个通路导体彼此在俯视时纵向·横向·斜向的全部方向上均未呈直线状整齐排列。同样地,在该形态中,与相邻的多个焊盘7(8)中的1个焊盘8(7)相连接的4个通路导体9是与每个焊盘8(7)相连接的多个通路导体9。
并且,如图1的(A)~图1的(C)、图2所示,在所述布线基板1中,贯穿上层侧的陶瓷层c1且将每个所述焊盘6与每个焊盘7之间连接起来的通路导体9为两个一组,与此相对,贯穿下层侧的陶瓷层c2且将每个所述焊盘7与每个焊盘8之间连接起来的通路导体9为4个一组。
上述通路导体9的个数能够考虑应从所述基板主体2的背面4侧向表面3侧供给的电量和在该供电时产生的电阻等而适当设定。
例如,也可以采用如下形态:将每个所述焊盘6与每个焊盘7之间连接起来的通路导体9的个数和将每个所述焊盘7与每个焊盘8之间连接起来的通路导体9的个数均设为两个一组或均设为4个一组。
或者,也可以是,如图3所示,使贯穿所述陶瓷层c1且将每个所述焊盘6与每个焊盘7之间连接起来的通路导体9的个数均为3个一组。对于该每3个通路导体9而言,在沿着所述表面3的平面方向上,连接于彼此相邻的每个焊盘6的每3个通路导体9的配置是:在俯视时的旋转方向上,以相邻的多个焊盘6中的任意一个上述焊盘6上的3个通路导体9的配置为基准,使与作为基准的焊盘6相连接的3个通路导体9的配置和同与该作为基准的焊盘6相邻的焊盘6相连接的3个通路导体9的配置呈彼此偏移30度、60度、或90度。另外,同样地,该偏移角度若为10度以上且90度以下,则可以为任意的角度。
其结果,将多个表面焊盘6中的每个表面焊盘6与每个内层焊盘7之间连接起来的每3个通路导体9彼此在俯视时纵向·横向·斜向的全部方向上均未呈直线状整齐排列。同样地,在该形态中,与相邻的多个焊盘6(7)中的1个焊盘6(7)相连接的3个通路导体9是与每个焊盘6(7)相连接的多个通路导体9。
另外,也可以是,贯穿所述陶瓷层c2且将每个所述焊盘7与每个焊盘8之间连接起来的通路导体9的个数也均为3个一组。
根据在以上说明的所述布线基板1,在呈交错状分别配置在所述面3~面5上的多个焊盘6~多个焊盘8上分别连接有多个通路导体9,在俯视时在同一所述表面3上相邻的焊盘6彼此之间该多个通路导体9的配置互不相同,在俯视时在同一所述背面4上相邻的焊盘8彼此之间该多个通路导体9的配置互不相同,在俯视时在同一所述内层面5上相邻的焊盘7彼此之间该多个通路导体9的配置互不相同。因此,与沿着任意一个所述面3~面5相邻的每个焊盘6~每个焊盘8相连接的每多个通路导体9不易在俯视时在各所述面3~面5上呈直线状整齐排列,因此,即使产生由与绝缘层之间的热膨胀系数的差引起的应力,也能够抑制因该应力而在所述绝缘层c1、c2产生裂纹的情形。因而,成为形状和尺寸精度较高且电特性稳定的布线基板1。
并且,在位于在所述基板主体2的厚度方向上相邻的上下两层陶瓷层c1、c2的层间的所述内层面5上,呈交错状形成有所述多个焊盘7,贯穿上层侧的陶瓷层c1且连接于每个所述焊盘6的多个通路导体9与贯穿下层侧的陶瓷层c2且连接于每个所述焊盘8的多个通路导体9的俯视时的配置互不相同。因此,与沿着上述基板主体2的厚度方向相邻的各焊盘6~焊盘8相连接的多个通路导体9也不易在俯视时呈直线状整齐排列,因此,不易在沿着上述内层面5的平面方向和基板主体2的厚度方向这两个方向上产生裂纹。因而,成为形状和尺寸精度更高且电特性更稳定的布线基板1。
因此,根据所述布线基板1,容易理解可得到所述效果(1)、(2)。
图4是示出以下形态的、与上述情况同样的剖视图,即,将直径比较大的圆形的多个内层焊盘7和直径比较小的圆形的多个内层焊盘7沿着俯视时图示的左右方向一列列地交替配置,且将所述内层面5上的全部的所述焊盘7整体上配置成俯视时呈交错状,并且,将每个所述焊盘6与每个焊盘7之间连接起来的通路导体9、以及将每个所述焊盘7与每个焊盘8之间连接起来的通路导体9为两个一组或4个一组。
如图示那样,4个小直径的焊盘7以包围1个大直径的焊盘7的方式配置在该1个大直径的焊盘7的斜上方和斜下方,且4个大直径的焊盘7以包围1个小直径的焊盘7的方式配置在该1个小直径的焊盘7的斜上方和斜下方。
另外,与每个大直径的焊盘7相连接的4个通路导体9相对于与在图4的上下方向上相邻的每个大直径的焊盘7相连接的4个通路导体9,在所述内层面5的平面方向上,以旋转30度或旋转45度的方式偏移。
并且,与每个小直径的焊盘7相连接的两个通路导体9相对于与在图4的上下方向上相邻的每个小直径的焊盘7相连接的两个通路导体9,在所述内层面5的平面方向上,以旋转60度的方式偏移。
并且,如图示所示,与每个大直径的焊盘7相连接的每4个通路导体9和与每个小直径的焊盘7相连接的每两个通路导体9设为沿着所述内层面5的平面方向不呈俯视时以直线状整齐排列的配置。
因而,如图4所示,即使设为包含如下形态的布线基板,即,将大直径的多个焊盘7和小直径的多个焊盘7配置成交错状,且在这些焊盘上各连接4个通路导体9或两个通路导体9,也能够得到所述效果(1),且也容易得到所述效果(2)。
图5的(A)是示出以下形态的、与上述情况同样的剖视图,即,在所述内层面5上,将俯视呈正方形(矩形)状且在四角带有朝向外侧凸出的圆角的多个焊盘10配置成俯视时呈交错状,并且,将4个(多个)通路导体9分别连接于一些焊盘10各自的四角侧,将两个通路导体9分别连接于所述一些焊盘10以外的一些焊盘10各自的一边的两角侧且还将1个通路导体9连接于远离该两角的一边的中央附近,从而连接合计3个(多个)通路导体9,并且,将两个(多个)通路导体9分别连接于余下的一些焊盘10各自的对角位置的两角。
并且,如图5的(A)所示,与多个焊盘10中的每个焊盘10相连接的每两个~每4个通路导体9被设为,整体上沿着所述内层面5的平面方向不呈俯视时以直线状整齐排列的配置。
图5的(B)示出以下形态:在所述内层面5上,将与上述情况相同的多个焊盘10呈格子状配置,将呈与所述焊盘10相似的形状且较小的正方形的多个焊盘11分别配置于每4个该焊盘10的中心附近,将这些焊盘10、11整体配置成俯视时呈交错状。在每个上述焊盘10上,与上述情况同样地连接有4个或3个通路导体9,并且将两个(多个)通路导体9分别连接于每个上述焊盘11上的对角位置的两角。
并且,如图5的(B)所示,与多个焊盘10、11中的每个焊盘10、11相连接的每两个~每4个通路导体9被设为,整体上沿着所述内层面5的平面方向不呈俯视时以直线状整齐排列。
图5的(C)示出以下形态:在所述内层面5上,将与上述情况相同的多个焊盘10设为使在图示的上下方向上彼此相邻的每个焊盘10旋转45度地偏移后的姿势(朝向),且将这些焊盘10沿着左右方向配置成交错状。与上述情况同样地,在上述每个焊盘10上,与上述情况同样地连接有两个~4个通路导体9。
并且,如图5的(C)所示,与多个上述焊盘10中的每个焊盘10相连接的每两个~每4个通路导体9被设为,整体上沿着所述内层面5的平面方向不呈俯视时以直线状整齐排列。
利用包含以上的图5的(A)~图5的(C)所示的形态的布线基板,也能够得到所述效果(1),且也容易得到所述效果(2)。
本发明并不限定于以上说明的各形态。
例如,也可以是,构成所述基板主体的绝缘层由所述氧化铝以外的陶瓷例如由氮化铝、多铝红柱石等低温共烧陶瓷构成、或由玻璃陶瓷等低温共烧陶瓷构成、或者由例如环氧树脂等树脂构成。在构成所述基板主体的绝缘层为上述玻璃陶瓷、树脂的情况下,作为所述焊盘6~焊盘8、焊盘10、焊盘11、所述通路导体9的材料,能够应用铜或银。
另外,所述基板主体2例如也可以是如中继基板那样由单层的绝缘层构成的形态或是将3层以上的绝缘层层叠而成的多层构造的形态。在后者的情况下,也能够包含将由不同材料构成的多个绝缘层层叠而成的形态。
并且,也可以是,所述焊盘为俯视时呈三角形以上的正多边形(包含在每个角部具有圆角的形态)的形态或呈梯形形状的形态。
另外,所述通路导体的剖面除了呈所述圆形以外,也可以是呈椭圆形形状或腰圆形的形态。
此外,与1个焊盘相连接的通路导体9的个数也可以是5个以上。
产业上的可利用性
根据本发明,能够可靠地提供一种即使在夹着绝缘层相对的多对焊盘中的每对焊盘之间并联地配置多个通路导体,也不易因该多个通路导体的排列而在绝缘层产生裂纹的布线基板。
Claims (6)
1.一种布线基板,该布线基板包括:
基板主体,其由单个或多个绝缘层构成,且具有相对的表面和背面;
多个焊盘,该多个焊盘形成于所述基板主体的表面、背面、以及内层面中的至少任意一个面上,且俯视呈交错状配置;以及
多个通路导体,该多个通路导体连接于所述多个焊盘中的每个焊盘,且沿着所述基板主体的厚度方向并联地形成,该布线基板的特征在于,
在所述基板主体中,俯视时在同一所述面上相邻的所述多个焊盘上,分别连接有多个通路导体,
俯视时在同一所述面上相邻的焊盘彼此之间,所述多个通路导体的配置互不相同。
2.根据权利要求1所述的布线基板,其特征在于,
与所述多个焊盘中的各焊盘相连接的所述多个通路导体由两个通路导体构成,
与俯视时在同一所述面上彼此相邻的所述多个焊盘相连接的所述多个通路导体配置为:在俯视时的旋转方向上,以所述相邻的多个焊盘中的任一个焊盘上的所述多个通路导体的配置为基准都偏移30度以上。
3.根据权利要求1所述的布线基板,其特征在于,
与所述多个焊盘中的各焊盘相连接的所述多个通路导体由3个以上的通路导体构成,
所述多个通路导体分别配置于俯视时呈正三角形以上的正多边形的角部侧,
与俯视时在同一所述面上彼此相邻的所述多个焊盘相连接的所述多个通路导体配置为:在俯视时的旋转方向上,以所述相邻的多个焊盘中的任一个焊盘上的所述多个通路导体的配置为基准都偏移10度以上。
4.根据权利要求1或3所述的布线基板,其特征在于,
与所述多个焊盘中的俯视时在同一所述面上彼此相邻的所述焊盘分别连接的所述多个通路导体的数量互不相同。
5.根据权利要求1至4中任一项所述的布线基板,其特征在于,
所述基板主体由多个绝缘层构成,在所述表面侧和背面侧的厚度方向上相邻的上下两层以上的绝缘层的每个层间的所述内层面上,呈交错状形成有所述多个焊盘,贯穿上层侧的绝缘层且连接于每个所述焊盘的所述多个通路导体的俯视时的配置与贯穿下层侧的绝缘层且连接于每个所述焊盘的所述多个通路导体的俯视时的配置互不相同。
6.根据权利要求5所述的布线基板,其特征在于,
贯穿所述上层侧的绝缘层的所述多个通路导体的数量和贯穿下层侧的绝缘层的所述多个通路导体的数量互不相同。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018136273A JP6869209B2 (ja) | 2018-07-20 | 2018-07-20 | 配線基板 |
JP2018-136273 | 2018-07-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110740563A true CN110740563A (zh) | 2020-01-31 |
CN110740563B CN110740563B (zh) | 2022-11-01 |
Family
ID=67438188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910649446.XA Active CN110740563B (zh) | 2018-07-20 | 2019-07-18 | 布线基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10993321B2 (zh) |
EP (1) | EP3598856A1 (zh) |
JP (1) | JP6869209B2 (zh) |
CN (1) | CN110740563B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112740476A (zh) * | 2018-09-18 | 2021-04-30 | 日本特殊陶业株式会社 | 波导管 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10993325B2 (en) | 2019-07-31 | 2021-04-27 | Abb Power Electronics Inc. | Interposer printed circuit boards for power modules |
US11490517B2 (en) * | 2019-07-31 | 2022-11-01 | ABB Power Electronics, Inc. | Interposer printed circuit boards for power modules |
US11596055B2 (en) * | 2019-12-27 | 2023-02-28 | Intel Corporation | Apparatus and system of a printed circuit board (PCB) including a radio frequency (RF) transition |
EP4030873A4 (en) * | 2020-11-18 | 2023-01-11 | Fujikura Ltd. | WIRING BOARD |
US20230021655A1 (en) * | 2021-07-22 | 2023-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing the same |
US11924964B2 (en) * | 2022-04-07 | 2024-03-05 | Western Digital Technologies, Inc. | Printed circuit board for galvanic effect reduction |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070060970A1 (en) * | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Miniaturized co-fired electrical interconnects for implantable medical devices |
TW200845345A (en) * | 2007-05-07 | 2008-11-16 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
JP2010045134A (ja) * | 2008-08-11 | 2010-02-25 | Shinko Electric Ind Co Ltd | 多層配線基板、半導体パッケージ及び製造方法 |
US20120018193A1 (en) * | 2010-07-21 | 2012-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multi layer circuit board and method of manufacturing the same |
US20150189751A1 (en) * | 2013-12-26 | 2015-07-02 | Fujitsu Limited | Wiring board, method for fabricating the same, and electronic apparatus |
US20180168039A1 (en) * | 2016-12-13 | 2018-06-14 | Canon Kabushiki Kaisha | Printed wiring board, printed circuit board, and electronic apparatus |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797705B2 (ja) * | 1989-07-17 | 1995-10-18 | 日本電気株式会社 | 多層セラミツク基板 |
KR100702554B1 (ko) * | 2002-05-23 | 2007-04-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 다층 전자 장치 캐리어의 개량된 적층 비아 구조 |
JP2006270081A (ja) * | 2005-02-25 | 2006-10-05 | Kyocera Corp | 配線基板 |
US20110048775A1 (en) * | 2009-08-31 | 2011-03-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US9001522B2 (en) * | 2011-11-15 | 2015-04-07 | Apple Inc. | Printed circuits with staggered contact pads and compact component mounting arrangements |
US9269593B2 (en) * | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
JP6275990B2 (ja) * | 2013-10-11 | 2018-02-07 | 日本特殊陶業株式会社 | セラミック配線基板 |
KR20150046615A (ko) | 2013-10-22 | 2015-04-30 | 삼성전기주식회사 | 다층 인쇄회로기판 |
JP2015207677A (ja) * | 2014-04-22 | 2015-11-19 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
KR102033317B1 (ko) * | 2014-09-30 | 2019-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 기판 |
JP6718160B2 (ja) | 2017-02-23 | 2020-07-08 | 国立研究開発法人産業技術総合研究所 | 残留熱ひずみ測定方法、残留熱ひずみ測定装置、及びそのプログラム |
JP6730960B2 (ja) | 2017-05-24 | 2020-07-29 | 日本特殊陶業株式会社 | 配線基板 |
-
2018
- 2018-07-20 JP JP2018136273A patent/JP6869209B2/ja active Active
-
2019
- 2019-07-08 US US16/504,673 patent/US10993321B2/en active Active
- 2019-07-18 CN CN201910649446.XA patent/CN110740563B/zh active Active
- 2019-07-19 EP EP19187319.9A patent/EP3598856A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070060970A1 (en) * | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Miniaturized co-fired electrical interconnects for implantable medical devices |
TW200845345A (en) * | 2007-05-07 | 2008-11-16 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
JP2010045134A (ja) * | 2008-08-11 | 2010-02-25 | Shinko Electric Ind Co Ltd | 多層配線基板、半導体パッケージ及び製造方法 |
US20120018193A1 (en) * | 2010-07-21 | 2012-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multi layer circuit board and method of manufacturing the same |
US20150189751A1 (en) * | 2013-12-26 | 2015-07-02 | Fujitsu Limited | Wiring board, method for fabricating the same, and electronic apparatus |
US20180168039A1 (en) * | 2016-12-13 | 2018-06-14 | Canon Kabushiki Kaisha | Printed wiring board, printed circuit board, and electronic apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112740476A (zh) * | 2018-09-18 | 2021-04-30 | 日本特殊陶业株式会社 | 波导管 |
Also Published As
Publication number | Publication date |
---|---|
US10993321B2 (en) | 2021-04-27 |
CN110740563B (zh) | 2022-11-01 |
JP2020013940A (ja) | 2020-01-23 |
EP3598856A1 (en) | 2020-01-22 |
US20200029431A1 (en) | 2020-01-23 |
JP6869209B2 (ja) | 2021-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110740563B (zh) | 布线基板 | |
CN110663292B (zh) | 布线基板 | |
US8963013B2 (en) | Three dimensional interposer device | |
JP2010093109A5 (zh) | ||
JP2001014956A (ja) | 集積回路素子接続用ケーブルおよびその製造方法 | |
JP2012517100A (ja) | プリント回路アッセンブリ | |
JP7232305B2 (ja) | ウェーハテスト用プローブカード | |
JPH084119B2 (ja) | 電子パッケージのための配線基板 | |
KR102229729B1 (ko) | 검사장치용 배선기판 | |
US9468100B2 (en) | Multilayer wiring substrate | |
TWI432732B (zh) | 用於電子組件檢驗裝置之配線基板 | |
CN100525578C (zh) | 用于提高电路板的定线密度的方法和这种电路板 | |
US10820416B2 (en) | Substrate apparatus and method of manufacturing the same | |
US5790386A (en) | High I/O density MLC flat pack electronic component | |
JP2010211997A (ja) | 電気接続部品 | |
JP6298363B2 (ja) | 配線基板 | |
JP6436738B2 (ja) | プリント配線板、半導体装置及びプリント回路板 | |
JP2009194000A (ja) | 多数個取り配線基板 | |
JP2001124815A5 (zh) | ||
JP2019149393A (ja) | 配線基板及び電子装置 | |
KR102279152B1 (ko) | 배선용 인터포저 및 이를 구비하는 전자 모듈 | |
JP2020150000A (ja) | セラミックス基板 | |
CN104752845A (zh) | 电连接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |