TW201352093A - 具有經塡充通孔以容納訂製端子的配線基板 - Google Patents

具有經塡充通孔以容納訂製端子的配線基板 Download PDF

Info

Publication number
TW201352093A
TW201352093A TW102112852A TW102112852A TW201352093A TW 201352093 A TW201352093 A TW 201352093A TW 102112852 A TW102112852 A TW 102112852A TW 102112852 A TW102112852 A TW 102112852A TW 201352093 A TW201352093 A TW 201352093A
Authority
TW
Taiwan
Prior art keywords
wiring substrate
channel
terminal
conductive
channels
Prior art date
Application number
TW102112852A
Other languages
English (en)
Other versions
TWI601458B (zh
Inventor
Shawn Powell
Original Assignee
Formfactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formfactor Inc filed Critical Formfactor Inc
Publication of TW201352093A publication Critical patent/TW201352093A/zh
Application granted granted Critical
Publication of TWI601458B publication Critical patent/TWI601458B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種探針卡總成及形成它們的相關製法，可包含一配線基板具有一第一表面與一相反表面，一導電的第一通道包含導電材料由該相反表面伸入該配線基板中並在達到該第一表面之前終止，和多數個導電的第二通道，及一訂製導電端子配設在該第一表面上，而使該訂製端子覆蓋該第一通道並接觸一個該第二通道其鄰近於該第一通道但不電接觸該第一通道。各該第二通道可由該第一表面至該相反表面係為導電的。該第一通道可包含電絕緣材料配設在該第一通道中之一孔內。

Description

具有經填充通孔以容納訂製端子的配線基板 發明領域
本專利申請案要請求2012年4月13日申請之No.61/624,205美國臨時專利申請案的優先權，其內容併此附送。本發明係有關於具有經填充通孔以容納訂製端子的配線基板。
發明背景
每一年全世界有數十億個裝置被售出，其設有某些形式的電子器件。電子廻路時常包含積體電路和積體電路晶片等被與印刷電路板一起使用。各種不同的電子裝置在製造時通常會被測試以確保功能和品質管制。用以測試該等電子裝置和電子裝置之部件的各種設計係可供用於該等電子裝置的許多不同設計。
圖1A和圖1B示出一使用於供測試電子裝置的探針卡之一種習知技術的配線基板102(例如一印刷電路板)之例子。該配線基板102包含導電端子104等設在一面上，導電端子106等設在另一面上，及導電通道108等會穿過該配線基板102而將該等端子104連接於端子106。典型地，在該 配線基板102之一面上的個別端子104可被以導電軌線(未示出)互接，且在該配線基板102之另一面上的個別端子106同樣能被以軌線(未示出)互接。又，電子迴路元件(未示出)譬如電阻器、電容器、電感器、電晶體、積體電路或類似物等，可被附接於個別的該等端子104或106。有時，需要客製化一配線基板102來配裝此等電子廻路元件。例如，在某些情況下，必須用來配裝一電子廻路元件(未示出)的端子104及/或106之尺寸及/或間隔會比用於配設軌線(未示出)者更大。
圖2示出一種習知技術之例，乃可利用二具有用於原備端子214、216之原備通道208、212的原備配線基板202、206來配裝一電子廻路元件220，其須要比該等原備端子214更大的端子218。在圖2所示之例中，係假設該等較大端子218須要在該第一配線基板202上來容納該電子元件220的輸入部及/或輸出部(以下稱為輸入/輸出部)。其亦假設該等端子218係比該第一配線基板202上的原備端子214更大。如所示，一絕緣層204係被設在其間並附接於該等配線基板202和206，且新通道210等會被提供穿過該二配線基板202、206及該絕緣層204，以將該第一基板202上的較大端子218連接於該第二基板206上的特殊端子224。該電子廻路元件220的輸入/輸出部222可被附接於該第一配線基板202上的較大端子218。因該等端子218係比原備端子214更大，故在圖2所示之例中，每一端子218會重疊一個在該第一配線基板202中的原備通道208a。該絕緣層204會確保該 被重疊的通道208a不會電連接於第二基板206中之一對應通道212a，故該等通道208a/212a不會有對該電子廻路元件220的輸入/輸出部222提供一非刻意的電連接之危險。
雖圖2中的技術容許在該第一配線基板202上配置較大的端子218來適容該電子廻路元件220之輸入/輸出端220的需求，但須要兩個配線基板202、206及一絕緣層204，且附加的元件(未示出)必須被提供來將該第一配線基板202中的其它通道208連接於第二配線基板206中的對應通道212。本發明的實施例會在有關配線基板的領域中提供改良，其能克服圖2所示的習知技術中之一或多個前述問題及/或其它問題。
發明概要
在某些實施例中，用以在一具有導電通道由一第一表面至一相反表面之配線基板的該第一表面上提供一訂製導電端子的製法可包含在一第一個該等通道處形成一孔由該第一表面伸入該配線基板中，並在一由該第一表面伸入該配線基板的間隙中移除該第一通道的全部導電材料。此外，該等製法可包含沈積一電絕緣材料於該孔中，而使該電絕緣材料被配設在該第一通道的所有剩餘導電材料與該配線基板的第一表面之間，及在該配線基板的第一表面和該絕緣材料上提供該訂製端子，而使該訂製端子接觸一鄰近於該第一通道的第二通道，但重疊而不接觸該第一通道。
該訂製端子可重疊該第一和第二通道，及一第三 個該等通道。該訂製端子可只電連接於該第二通道。該製法亦可包含在該第三通道處形成一第二孔由該第一表面伸入該配線基板中，並在一由該第一表面伸入該配線基板的第二間隙中移除該第三通道的全部導電材料。該製法亦更可包含沈積該電絕緣材料於該第二孔中，而使該電絕緣材料配佈於該第三通道的所有剩餘導電材料與該配線基板的第一表面之間。該配線基板可被用於電子裝置之一測試。
在某些實施例中，一探針卡總成可包含導電探針等由一探針基板伸出，且被設成能接觸一要被測試的電子裝置之端子，及一配線基板包含一電介面通至一用以控制該電子裝置之測試的測試機，其中該介面係電連接於該等探針。該配線基板可更包含一第一表面與一相反表面，一導電的第一通道含有導電材料由該相反表面伸入該配線基板中並在達到該第一表面之前終止，多數個導電的第二通道，其中各該第二通道可為由該第一表面至該相反表面是導電的，及一訂製的導電端子設在該第一表面上，而使該訂製端子覆蓋該第一通道，並接觸一個所述的第二通道其係鄰近於該第一通道而不電接觸該第一通道。該第一通道可包含電絕緣材料設在該第一通道中之一孔內。
102，302，900‧‧‧配線基板
104，106，1018‧‧‧端子
108‧‧‧通道
202，206‧‧‧原備配線基板
204‧‧‧絕緣層
208，212‧‧‧原備通道
210‧‧‧新通道
214，216‧‧‧原備端子
218‧‧‧較大端子
220‧‧‧電子廻路元件
222‧‧‧輸入/輸出部
224‧‧‧特殊端子
304‧‧‧第一表面
306‧‧‧第二表面
308‧‧‧導電通道
308a‧‧‧被連接通道
308b‧‧‧被重疊通道
310‧‧‧貫孔
312‧‧‧導電側壁
402‧‧‧鑽孔工具
502‧‧‧孔
602‧‧‧電絕緣材料
802，806，806a，806b‧‧‧標準端子
804‧‧‧訂製端子
902‧‧‧電子廻路元件
904‧‧‧輸入/輸出部
1000‧‧‧測試系統
1002‧‧‧測試機
1004‧‧‧通訊道
1006‧‧‧電介面
1008‧‧‧探針卡總成
1010‧‧‧電連接器
1012‧‧‧探針基板
1014‧‧‧導電探針
1016‧‧‧電子裝置
1020‧‧‧階台
S‧‧‧間隔
G‧‧‧間隙
圖1A和圖1B示出一習和技術的配線基板之例其具有貫穿通道電連接該配線基板之相反表面上的端子。
圖2示出一種提供用於一配線基板之訂製大尺寸端子的習知技術。
圖3~圖9示出一依據本發明某些實施例之用以提供一具有訂製端子之配線基板的製法之例。
圖10示出一依據本發明某些實施例之具有一依圖3~圖9所示製法來客製化之配線基板的探針卡總成之例。
較佳實施例之詳細說明
本說明書會描述具有填充通道以適配訂製端子的配線基板之實施例和應用例。但本發明並不限制於該等實施例和應用例，或該等實施例和應用例操作的方式或於此所述的方法。又，該等圖式可能示出簡化或部份的視圖，且該等圖式中之元件的尺寸為了清楚可能被誇大或者不按比例。此外，若“在...上”，“附接於”，或“耦接於”等詞語被用於此，係指一物體(例如一材料，一層，一基板等)可為“在另一物體上”，“附接於”或“耦接於”另一物體上，而不論該一物體是直接地在其上，附接於，或耦接於該另一物體上，或者有一或更多的中介物體在該一物體與該另一物體之間。又，方向(例如在上、在下、頂、底、側、上、下、下方、上方、較上、較下、水平、垂直、“x”、“y”、“z”等)若被提供，係為相對性的且僅是作為舉例並為圖示及論述的方便來被提供，而非要作為限制。此外，若有述及一整列元件(例如元件a、b、c等)，則該引述係意圖要包含該列示元件之任一者本身，少於全部的該等列示元件之任何組合，及/或全部的該等列示元件之一組合。
若被用於此，“實質上”意指足以達成所要目的。 “數個”乙詞係指多於一個。
在某些實施例中，一配線基板可包含尺寸和間隔適於一第一尺寸和間距之標準導電端子的導電通道等，且可被修正來適配一不同尺寸的訂製端子。圖3~圖9示出一依據某些實施例之以一電絕材料602回填一配線基板302中的所擇導電通道308來適配被構製用於一電子廻路元件902之訂製端子804的製法之例子。圖10示出一應用例，其中該圖3~圖9之製法所完成的配線基板900可被與一探針卡總成1008一起使用。
圖3示出一配線基板302之例，其具有外表面304和306，及導電通道308等由該第一表面304通至第二表面306。該配線基板302可為電絕緣的，且可例如為一配線板譬如一印刷電路板。各通道308可包含一傳統材料(例如一導電材料譬如銅、金、銀或類似物等)。在圖3中，各通道308係被示為包含一貫孔310及導電側壁312等。該等側壁312可包含，例如，上述的傳導材料。或者該傳導材料亦可完全地填滿各通道308，而使其沒有貫孔310。不管如何，相鄰的通道308間之一間隔S可被選成能容納該配線基板302之第一表面304上的標準端子802，及第二表面306上的標準端子806等(參見圖8和圖9)。該等端子802和806係被稱為“標準”的，因為它們被定寸成能對應於相鄰通道308之間的間隔S。即是，一“標準端子”若被用於此，則係被定寸為充分地小於相鄰端子802之間的間隔S，而使一標準端子(例如該等標準端子802之一者)能被設在該配線基板302之一 表面(例如304)上而連接於該等通道308之一者，且一第二標準端子(例如在該等標準端子802之另一者)能被設在該配線基板302的相同表面上，而連接於該等通道308之一第二者其係緊鄰於該等通道308之該第一者。雖該間隔S在圖3中係被示為每一對的相鄰通道308皆相同，但在不同對的相鄰通道308間之間隔亦可為不同的。
在圖3~圖9所示之例中，為便於圖示和論述係假設該等訂製端子804(見圖8和圖9)可被提供於該配線基板302的第一表面304上，且各該訂製端子804可在該第一表面304被連接於一個該等通道308a。(一訂製端子804要被連接的通道308係標示為308a)。若被用於此，一“訂製端子”譬如圖8和圖9中的804，是為一種端子其係尺寸不同於任何的該等“標準端子”，譬如上述的802和806。例如，一訂製端子804可為大於一標準端子，其係為圖3~圖9所示之例中的狀況。在某些實施例中，大於該等標準端子802的端子804可能會需要，因為一要被附接於該配線基板302之電子廻路元件902(見圖9)的輸入部及/或輸出部904需要比該等對應於相鄰通道308之間隔S的標準端子802更大的端子。
如所示，在圖3~圖9所示之例中的每個該等訂製端子804可為充分地大於相鄰通道308的間隔S，而使一在該第一表面304上的訂製端子804會重疊一個以上的通道308(如所述，在圖3~圖9中，一訂製端子804要被連接的通道308係標示為308a，且一訂製端子804會重疊的通道308係標示為308b)。在所示之例中，每一訂製端子804會重疊二個 通道308b，但一訂製端子804亦可重疊較少或更多個通道308b。於此情況下，其可能需要確保使該較大的端子804僅只接觸一個該等通道308a，而非數個如未修正該等通道308b時的情況。
請參閱圖4和圖5，一孔502可在一個該等被重疊通道308b處由該第一表面304被形成於該配線基板202中。例如，一鑽孔工具402可將該孔502鑽入該第一表面304和該通道308b中。如圖5中所示，此會在該通道308b處造成一孔502部份地伸入該配線基板302的第一表面304中。該孔502可為充分地深入該第一表面304中來移除在該第一表面304與該通道308b的導電材料間之一間隙G中的該通道308b之所有導電材料。在圖5所示之例中，該孔502能移除足夠的該通道308b之導電側壁312，而在該配線基板302的導電側壁312與該第一表面304之間造成一間隙G。故該間隙G是不導電的，且可大得足以阻止該等導電側壁312與任何置設於該配線基板302之第一表面304上的觸點之間的電傳導。
如圖6中所示，該孔502可被以一電絕緣材料602填滿。例如，該孔502可被以該絕緣材料602超填，且過多的絕緣材料602能被移除，而使該絕緣材料602的頂上表面(見圖6)大致與該配線基板302的第一表面304齊平。此能使該通道308b的導電側壁312電絕緣於該配線基板302的第一表面304，如圖6中所示。
每個該等通道308b可被鑽孔如圖4和圖5中所示，並以一絕緣材料602充填如圖6中所示，而使每個被重 疊通道308b電絕緣於該配線基板302的第一表面304，如圖7中所示。雖該絕緣材料602在圖6~圖9中係被示為亦填滿一通道308b的貫孔310，但該絕緣材料602亦可只充填該孔502，或只充填該孔502和部份的貫孔310。
應可顯知，該等對應於一訂製端子804的通道308a和308b中，只有該通道308a係可由該配線基板302的第二表面306導電至該第一表面304。如圖8中所示，一訂製端子804可被提供於該配線基板的第一表面304上來接觸-且亦電連接於-一通道308a，但並不接觸亦不電連接於該通道308b，雖然該訂製端子804重疊該通道308b。又如圖8中所示，標準端子802可被提供於該第一表面304上來接觸-並且電連接於-該通道308。同樣地，標準端子806可被提供於該配線基板302的第二表面306上來接觸-並且電連接於-該通道308，亦如圖8中所示。但應可顯知，在該第二表面306與通道806b接觸的標準端子806b並不電連接於一對應的訂製端子804。而是，只有一個在該第二表面406接觸一通道806a的標準端子806a會電連接於一對應的訂製端子804。
該等標準端子802和訂製端子804可被以任何適當方法提供於該配線基板306的第一表面304上。例如，該等標準端子802和訂製端子804可藉沈積導電材料(例如一種導電金屬如銅、金、銀或類似物等)於該第一表面304上，而被形成於該第一表面304上。在某些實施例中，該等標準端子802和訂製端子804可藉沈積此一導電材料於該第一表 面304上，然後由該第一表面304選擇地移除部份的該導電材料，而留下該等端子802和804來被形成。該等標準端子806能夠以如該等端子802和804會被提供於該第一表面304上的任何方法來被提供在該配線基板302的第二表面306上。
如所述，該等訂製端子804之一目的是要適配一電子迴路元件902，其如圖9中所示可被附接於該等訂製端子804。例如，該電子廻路元件902的一或多個輸入及/或輸出部(以下稱為輸入/輸出部)904可被附接-並且電連接-於該等訂製端子804。該電子廻路元件902可為任何類型的電路元件，譬如，但不限於，一電阻器，一電容器，一電感器，一電晶體，一積體電路，或類似物等。應可顯知，雖該電子廻路元件902之一輸入/輸出部904所連接的一訂製端子804可重疊一個以上的通道308a和308b，但該輸入/輸出部904乃可被連接於該配線基板302之第二表面306上的僅只一個標準端子806。
在圖3~圖9中所示的製法係僅為一例，而變化例當然是可能的。例如，一通道308之側壁312的導電材料可完全地填滿一通道308，故其會成為沒有貫孔310。於此等實施例中，該等側壁312可被減低以形成一孔502並提供一間隙G，而依須要來阻止某些通道308中的導電。如另一例，一訂製端子304可重疊多於或少於三個通道308。又如另一例，其不必在每一通道308處有一標準端子802被提供於該第一表面304上，亦不必在每一通道308處有一標準端子806 被提供於該第二表面306上。又再如另一例，其可有比圖3~圖9中所示者更多或較少的通道308，且可有多於或少於二個的訂製端子804，及/或多於一個的電子廻路元件902。又再如另一例，該電子廻路元件902可具有多於或少於二個的輸入/輸出部904。如另外一例，一或更多個訂製端子如804者亦可被提供在該第二表面306上。
以圖3~圖9中所示的製法所製成之一客製化配線基板有許多可能的用途。圖10示出一種該用途，其中圖9的客製化配線基板900係為一探針卡總成1008中之一配線基板。
圖10示出一用以測試一電子裝置1016的測試系統1000之一例，依據本發明的某些實施例，其中導電探針1014等可被帶來接觸該電子裝置1016的端子1018以測試該電子裝置1016。如所示，該測試系統1000可包含一測試機1002，通訊道1004，一探針卡總成1008，及一階台1020。該測試機1002可包含一電腦，一電腦系統，或其它的電腦控制設備，並可被構製成能控制該電子裝置1016的測試。該等通訊道1004可包含電連接物(例如電纜、導線、無線通道等)用以傳輸電訊號、電力等進出該測試機1002。
該探針卡總成1008可包含一電介面1006(例如零插入力電連接器，彈簧銷針接墊等)，其會連接於該等通訊道1004。如所示，該探針卡總成1008亦可包含圖9的客製化配線基板900(包括於此所述的任何變化和修正例等)。該電介面1006可被設在該配線基板302的第一表面304上，且該 配線基板302可包含電連接物(例如導電軌線或類似物等)(未示出)由該介面1006通至一或多個該等標準端子802及/或訂製端子804。
該探針卡總成1008亦可包含一電連接器1010(例如一中介物，撓性電連接器，焊料，或類似者等)，其能提供由該配線基板302之第二表面306上的一或多個端子806對一探針基板1012的電連接(未示出)，此則能對由該探針基板1012伸出的導電探針1014提供電連接。故，該等通訊道1004能提供由該測試機1002對該探針卡總成1008上的介面1006之個別的電連接，且該探針卡總成1008能由該介面1006經過該配線基板900、連接器1010和探針基板1012而至該等探針1014來提供個別的電連接。
該探針卡總成1008可被固緊在一起，並成一單元安裝於一殼體(未示出)譬如一測試探針器(未示出)的罩殼。該階台1020可被置設於此一殼體內(未示出)。該階台1020及/或該探針卡總成1008可為能移動的，用以對準該等探針1014與端子1018，然後使該等探針1014與該等端子1018接觸，而使該等探針1014-及該測試機1002-電連接於該電子裝置1016。該測試機1002嗣可提供測試訊號、電力，及/或類似者等經由通訊道1004和探針卡總成1008(包括探針1014等)至該電子裝置1016的端子1018等。由電子裝置1016產生並經端子1018輸出的回應訊號能被該等探針1014感測到，並經由該探針卡總成1008和通訊道1004提供至該測試機1002。該測試機1002能分析該回應訊號來判定該電 子裝置1016是否正確地回應測試訊號，並據此決定該電子裝置1016是否通過該測試。該測試機1002亦可另擇或添加測試該電子裝置1016以外的執行任務。例如，該測試機1002能操作該電子裝置1016，例如能在該電子裝置內燃燒。
該電子裝置1016可為任何要被加熱的電子裝置或多個裝置，包括但不限於，一未分割的半導體晶圓之一或多個晶粒，由一晶圓分割的一或多個半導體晶粒(封裝或未封裝的)，配佈在一載具或其它固定裝置中之一陣列分割的半導體晶粒之一或多個晶粒，一或多個多晶粒電子裝置，一或多個印刷電路板，或任何其它類型的電子裝置等。如所述，在某些實施例中，該電子裝置1016可為一或多個半導體晶粒，且該等探針1014(及含有任何所揭變化的探針100)可被定寸為能接觸半導體晶粒的端子(例如接墊等)。
在圖10中所示的測試系統1000係僅為一舉例，而變化乃可被想出。例如，該探針卡總成1008可包含未示於圖10中的附加元件。如另一例，該探針總成1008不必包含圖10中所示的全部元件。例如，連接器1010不必被包含，而該探針基板1014可被直接連接於該配線基板900。又如另一例，該測試機1002的某些部份或全部可被設在該探針卡總成1008上(例如在該配線基板900及/或探針基板1012上)。
雖特定實施例和應用例已被描述於本說明書中，但該等實施例和應用例係僅為舉例，且許多變化是可能的。除了任何先前所示的修正外，許多其它的變化和擇代設計亦可被精習於該技術者想出，而不超出本說明書的 精神與範圍，且所附申請專利範圍係意圖涵蓋此等修正和設計。故，雖該資訊已用與目前認為最實用且較佳態樣相關連的特徵和細節來被描述，但精習於該技術者將可易知許多的修正，包括但不限於，操作和使用的方式、功能、方法等，亦可被作成而不超出所述的原理和概念等。又，若被用於此，舉例係僅意為說明性者，而絕不應被視為是限制。
302，900‧‧‧配線基板
304‧‧‧第一表面
306‧‧‧第二表面
308‧‧‧導電通道
308a‧‧‧被連接通道
308b‧‧‧被重疊通道
602‧‧‧電絕緣材料
802，806，806a，806b‧‧‧標準端子
804‧‧‧訂製端子
902‧‧‧電子廻路元件
904‧‧‧輸入/輸出部

Claims (20)

  1. 一種用以在一配線基板之一第一表面上提供一訂製導電端子的製法，其中該配線基板包含導電通道等由該配線基板之該第一表面至一相反表面，該製法包含：在該通道等的一第一個形成一孔由該第一表面伸入該配線基板中，並移除一由該第一表面伸入該配線基板中的間隙內之所有該第一通道的導電材料；沈積一電絕緣材料於該孔中，而使該電絕緣材料配佈於該第一通道的全部剩餘導電材料與該配線基板的該第一表面之間；及在該配線基板的第一表面和該絕緣材料上提供該訂製端子，而使該訂製端子重疊該第一通道及該通道等的一第二個，其係鄰近於該第一通道而不電接觸該第一通道。
  2. 如申請專利範圍第1項之製法，其中該訂製端子重疊該第一通道和該第二通道及一第三個所述的通道。
  3. 如申請專利範圍第2項之製法，其中該訂製端子係僅電連接於該第二通道。
  4. 如申請專利範圍第2項之製法，更包含在該第三通道形成一第二孔由該第一表面伸入該配線基板中，並移除一由該第一表面伸入該配線基板中的第二間隙內之所有該第三通道的導電材料。
  5. 如申請專利範圍第4項之製法，更包含沈積該電絕緣材 料於該第二孔中，而使該電絕緣材料配佈於該第三通道的全部剩餘導電材料與該配線基板的該第一表面之間。
  6. 如申請專利範圍第1項之製法，更包含使用該配線基板於電子裝置之一測試中。
  7. 一種用以在一配線基板上提供一訂製導電端子的製法，該製法包含：提供一配線基板具有多數個導電通道延伸於該配線基板之一第一表面與一第二表面之間；藉移除該第一表面與該配線基板內之一深度間的所有導電材料來在該多數個通道的一第一個形成一孔由該第一表面伸入該配線基板中，而在該第一通道與該第一表面之間形成一間隙；及在該配線基板的第一表面上提供一訂製端子，而使該訂製端子重疊該第一通道及一鄰近於該第一通道之該多數個通道的第二個。
  8. 如申請專利範圍第7項之製法，更包含在該間隙內沈積電絕緣材料。
  9. 如申請專利範圍第8項之製法，更包含以該電絕緣材料填滿該間隙。
  10. 如申請專利範圍第7項之製法，其中該訂製端子重疊該第一通道和第二通道及一第三個所述的該等通道。
  11. 如申請專利範圍第7項之製法，其中該訂製端子係僅電連接於該第二通道。
  12. 如申請專利範圍第10項之製法，更包含在該第三通道形 成一第二孔由該第一表面伸入該配線基板中，並移除一由該第一表面伸入該配線基板中的第二間隙內之所有該第三通道的導電材料。
  13. 如申請專利範圍第12項之製法，更包含沈積該電絕緣材料於該第二孔中，而使該電絕緣材料配佈於該第三通道的全部剩餘導電材料與該配線基板的該第一表面之間。
  14. 如申請專利範圍第6項之製法，更包含使用該配線基板於電子裝置之一測試中。
  15. 一種探針卡總成，包含：導電探針等由一探針基板伸出並配設成能接觸一要被測試的電子裝置之端子；及一配線基板包含一電介面通至一用以控制該電子裝置之測試的測試機；其中該介面係電連接於該等探針，且其中該配線基板更包含：一第一表面和一相反表面；一導電的第一通道包含導電材料由該相反表面伸入該配線基板中並在達到該第一表面之前終止；多數個導電的第二通道，其中各該第二通道由該第一表面至該相反表面係為導電的；及一訂製導電端子配設在該第一表面上，而使該訂製端子覆蓋該第一通道並接觸該第二通道之其中之一，其係鄰近於該第一通道而不電接觸該第一通道。
  16. 如申請專利範圍第15項之探針卡總成，更包含電絕緣材 料配設在該第一通道處之一孔中，該孔係由該第一表面伸入該配線基板中介於該第一通道的導電材料與該第一表面之間。
  17. 如申請專利範圍第15項之探針卡總成，其中該訂製端子重疊該第一通道和該一個所述的第二通道及一第三導電通道。
  18. 如申請專利範圍第17項之探針卡總成，其中該訂製端子係僅電連接於該一個所述的第二通道。
  19. 如申請專利範圍第17項之探針卡總成，更包含一第二孔在該第三通道處。
  20. 如申請專利範圍第19項之探針卡總成，其中該第二孔包含電絕緣材料配設在該第二孔內。
TW102112852A 2012-04-13 2013-04-11 用以在配線基板上提供訂製導電端子的製法及探針卡總成 TWI601458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261624205P 2012-04-13 2012-04-13
US13/856,091 US9523715B2 (en) 2012-04-13 2013-04-03 Wiring substrate with filled vias to accommodate custom terminals

Publications (2)

Publication Number Publication Date
TW201352093A true TW201352093A (zh) 2013-12-16
TWI601458B TWI601458B (zh) 2017-10-01

Family

ID=49324530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112852A TWI601458B (zh) 2012-04-13 2013-04-11 用以在配線基板上提供訂製導電端子的製法及探針卡總成

Country Status (4)

Country Link
US (2) US9523715B2 (zh)
JP (1) JP6280913B2 (zh)
TW (1) TWI601458B (zh)
WO (1) WO2013155256A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192569B1 (ko) 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US9941652B2 (en) * 2015-12-17 2018-04-10 Intel Corporation Space transformer with perforated metallic plate for electrical die test
US10978590B2 (en) 2016-09-30 2021-04-13 Intel Corporation Methods and apparatus to remove epitaxial defects in semiconductors
TWI679424B (zh) * 2019-03-29 2019-12-11 矽品精密工業股份有限公司 檢測裝置及其製法
TWI799834B (zh) * 2020-05-22 2023-04-21 南韓商李諾工業股份有限公司 測試座以及其製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873756A (en) * 1971-02-10 1975-03-25 Gridcraft Inc Insulating lining for metallic circuit board terminal holes
EP0081342A1 (en) * 1981-12-04 1983-06-15 COOKSON GROUP plc Method and apparatus for the production of vitreous enamelled substrates
US4585502A (en) * 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
US4791248A (en) * 1987-01-22 1988-12-13 The Boeing Company Printed wire circuit board and its method of manufacture
JPH07191076A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd 印刷配線板試験装置
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
JPH08228069A (ja) * 1995-02-21 1996-09-03 Fujitsu Ten Ltd 動作状態設定方法及び動作状態設定装置
JPH08327659A (ja) 1995-05-31 1996-12-13 Nitto Denko Corp プローブ構造
US5926029A (en) * 1997-05-27 1999-07-20 International Business Machines Corporation Ultra fine probe contacts
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
KR100595373B1 (ko) 2002-12-02 2006-07-03 주식회사 유니테스트 브릿지 형태의 프로브 카드 및 그 제조 방법
US7112285B2 (en) * 2002-12-05 2006-09-26 Intel Corporation Conductive core substrate fabrication
JP4708009B2 (ja) * 2004-12-14 2011-06-22 株式会社フジクラ 配線基板の製造方法
WO2007000799A1 (ja) 2005-06-27 2007-01-04 Advantest Corporation コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、試験装置、コンタクトストラクチャ製造方法、及び、コンタクトストラクチャ製造装置
US20080186045A1 (en) * 2007-02-01 2008-08-07 Matsushita Electric Industrial Co., Ltd. Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
JP2011002408A (ja) 2009-06-22 2011-01-06 Japan Electronic Materials Corp プローブカード
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
KR101918608B1 (ko) * 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
TWI601458B (zh) 2017-10-01
US9523715B2 (en) 2016-12-20
WO2013155256A1 (en) 2013-10-17
JP6280913B2 (ja) 2018-02-14
JP2015528097A (ja) 2015-09-24
US9869697B2 (en) 2018-01-16
US20170067937A1 (en) 2017-03-09
US20130271175A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
TWI443349B (zh) 具有偵知晶片斷裂結構之半導體裝置
CN105261606B (zh) 无核心层封装基板的制法
CN102800653B (zh) 使用伪连接的中介层测试
JP5042841B2 (ja) 半導体デバイステスタのためのインターフェース装置
TWI600099B (zh) 平面延伸電導體超越基材邊緣的方法和設備
CN102735883B (zh) 电互连装置
TWI430411B (zh) 堆式防護結構
US9618564B2 (en) Printed circuits with sacrificial test structures
CN108257945A (zh) 半导体器件
CN103219322A (zh) 具有电阻测量结构的三维集成电路及其使用方法
CN103125151A (zh) 元器件内置基板的制造方法及使用该方法的元器件内置基板
KR101566173B1 (ko) 반도체 테스트 소켓 및 그 제조방법
TWI448707B (zh) 半導體測試裝置
JP2008226881A (ja) プリント基板検査用治具及びプリント基板検査装置
KR20170125230A (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
JP2014038091A (ja) 電気検査用治具の製造方法
US7269029B2 (en) Rapid fire test board
TWI663666B (zh) 嵌埋被動元件之轉接介面板結構的製造方法
JP2020520089A (ja) 集積回路インタフェースおよびその製造方法
KR101262013B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
TWI220932B (en) Modular probe head
JP2014235159A (ja) 半導体装置、試験システム、及び試験方法
JP2017161224A (ja) 電子回路モジュール
JP2010009836A (ja) Ｉｃソケット

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees