KR101442154B1 - 프로브 카드 및 테스트 장치 - Google Patents

프로브 카드 및 테스트 장치 Download PDF

Info

Publication number
KR101442154B1
KR101442154B1 KR1020130084542A KR20130084542A KR101442154B1 KR 101442154 B1 KR101442154 B1 KR 101442154B1 KR 1020130084542 A KR1020130084542 A KR 1020130084542A KR 20130084542 A KR20130084542 A KR 20130084542A KR 101442154 B1 KR101442154 B1 KR 101442154B1
Authority
KR
South Korea
Prior art keywords
probe
board
capacitor
wiring board
probe card
Prior art date
Application number
KR1020130084542A
Other languages
English (en)
Other versions
KR20140013943A (ko
Inventor
카츠시 미쿠니
요시노리 키쿠치
요시히토 오누마
토시유키 쿠도
Original Assignee
가부시키가이샤 니혼 마이크로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니혼 마이크로닉스 filed Critical 가부시키가이샤 니혼 마이크로닉스
Publication of KR20140013943A publication Critical patent/KR20140013943A/ko
Application granted granted Critical
Publication of KR101442154B1 publication Critical patent/KR101442154B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

전자 부품들을 효율적으로 위치시킬 수 있는 프로브 카드가 제공된다. 본 발명에 따른 프로브 카드는 장치의 복수의 전극과 접촉하는 복수의 프로브, 그 안에 제공되는 복수의 프로브를 포함하는 프로브 보드, 그 안에 제공되는 프로브들을 포함하는 표면 반대편의 프로브 보드의 표면을 마주보고 위치되는 배선판, 프로브 보드의 라인과 배선판의 라인을 전기적으로 연결하는 연결 핀 및 프로브 보드와 배선판 사이의 연결 핀을 지탱하는 홀더를 포함하는 커넥터, 및 배선판의 프로브 보드 면 표면상에 장착되고 홀더에 의해 제공되는 관통 홀 또는 리세스에 의해 형성되는 장착 공간 내에 위치되는 제 1 전자 부품을 포함한다.

Description

프로브 카드 및 테스트 장치{PROBE CARD AND TESTING APPARATUS}
본 발명은 프로브 카드 및 테스트 장치에 관한 것으로서, 특히 전자 부품들을 포함하는 프로브 카드 및 이를 사용하는 테스트 장치에 관한 것이다.
프로브 카드는 반도체 장치 등을 테스트하기 위하여 사용된다. 예를 들면, 테스터(tester)가 반도체 장치에 전력 등을 공급하는 것을 가능하게 하도록 프로브 카드상에 장착되는 복수의 프로브가 반도체 장치의 전극들(패드들)과 접촉한다.
또한, 계전기 스위치(relay switch)와 같은 전자 부품들을 포함하는 프로브 카드들이 개발되어 왔다. 예를 들면, 일본 미심사 특허출원공보 제 2011-7743은 계전기 스위치를 포함하는 프로브 카드를 개시한다. 테스터로부터의 전력은 계전기 스위치를 켜거나 끄도록 제어함으로써 공급되거나 중단될 수 있다. 과전류를 갖는 불완전한 칩(chip)으로의 전원 공급을 중단함으로써, 다른 정상 칩들을 적절하게 테스트하는 것이 가능하다.
게다가, 일본 미심사 특허출원공보 제 2010-25765는 프로브들 및 연결 구조의 하부 표면상에 장착되는 전자 부품들을 포함하는 프로브 카드를 개시한다. 일본 미심사 특허출원공보 제 2010-25765는 전자 부품으로서, 커패시터, 종단 저항기, 다이오드, 집적 회로, 및 대규모 집적 회로(LSI)를 예시한다(0030 단락).
그러나, 프로브 카드는 전자 부품들을 장착하는데 한정된 공간을 갖는다. 예를 들면, 일본 미심사 특허출원공보 제 2010-25765에 개시된 것과 같이, 장착되려는 전자 부품들의 높이는 프로브들에 제공되는 표면상에서 제한된다. 예를 들면, 프로브의 높이보다 큰 높이를 갖는 전자 부품들을 장착하는 것은 어렵다. 계전기 스위치들과 같은 전자 부품들의 수는 전원 공급장치의 수의 증가와 함께 증가하는데, 그렇게 함으로써 전자 부품들을 위치시키는 공간을 제한한다. 이는 전자 부품들을 효율적으로 위치시키는 것을 어렵게 한다.
본 발명은 위에서 설명된 문제를 고려하여 만들어지며, 본 발명의 목적은 전자 부품들을 효율적으로 위치시킬 수 있는 프로브 카드 및 테스트 장치를 제공한다.
본 발명의 바람직한 일 양상은 테스트중인 장치의 복수의 전극과 접촉하는 복수의 프로브, 그 안에 제공되는 복수의 프로브를 포함하는 프로브 보드(probe board), 그 안에 제공되는 프로브들을 포함하는 표면 반대편의 프로브 보드의 표면을 마주보고 위치되는 배선판(wiring board), 연결 핀이 프로브 보드의 라인 및 배선판의 라인을 전기적으로 연결하고 홀더가 프로브 보드와 배선판 사이의 연결 핀을 지탱하는, 연결 핀과 홀더를 포함하는 커넥터, 및 장착 공간이 홀더 내에 제공되는 관통 홀(through hole) 또는 리세스(recess)에 의해 형성되는, 배선판의 프로브 보드 면 표면상에 장착되고 장착 공간 내에 위치되는 제 1 전자 부품을 포함하는 프로브 카드이다. 이는 배선판의 하부 표면상의 효율적인 공간의 사용을 달성하는데, 그렇게 함으로써 전자 부품들을 효율적으로 위치시킨다.
위의 프로브 카드에 있어서, 제 1 전자 부품은 테스트중인 장치에 전원 공급을 중단하는 계전기 스위치일 수 있다.
위의 프로브 카드에 있어서, 프로브 보드의 배선판 면 표면상의 제 1 전자 부품을 마주보는 위치에 제 2 전자 부품을 장착하는 것이 바람직하다.
위의 프로브 카드에 있어서, 프로브 보드의 반대편의 배선판의 표면상에 제 1 커패시터가 제공되고, 제 2 전자 부품은 제 1 커패시터보다 적은 용량을 갖는 제 2 커패시터이며, 제 2 커패시터보다 적은 용량을 갖는 제 3 커패시터는 그것에 대해 제공되는 프로브들을 포함하는 프로브 보드의 표면상에 제공된다.
본 발명의 또 다른 바람직한 양상은 위의 프로브 카드 및 프로브 카드에 전력을 공급하는 테스터를 포함하는 테스트 장치이다.
위에서 설명된 것과 같이, 본 발명은 전자 부품들을 효율적으로 위치시킬 수 있는 프로브 카드를 제공할 수 있다.
위의 설명 및 본 발명의 다른 목적들, 특징들과 장점들은 아래에 주어진 상세한 설명 및 첨부된 도면으로부터 더 완전히 이해될 것이나, 이는 단지 설명을 위한 것이며, 따라서 본 발명을 한정하는 것으로 고려되어서는 안 된다.
도 1은 프로브 카드의 구성을 도시한 측면도이다.
도 2는 스티프너(stiffener)의 구성을 도시한 상면도이다.
도 3은 프로브 카드의 확대부를 도시한 측면도이다.
도 4는 홀더(holder)의 단순화된 구성을 도시한 평면도이다.
도 5는 장착 공간의 변형을 개략적으로 도시한 측단면도이다.
도 6은 프로브 카드의 전원공급 회로의 구성을 설명하기 위한 다이어그램이다.
도 7은 프로브 카드의 전원공급 회로를 도시한 다이어그램이다.
도 8은 비교 실시 예에 따른 프로브 카드의 구성을 도시한 측면도이다.
도 9는 비교 실시 예에 따른 프로브 카드의 다이어그램이다.
아래에, 도면들을 참조하여 본 발명의 바람직한 실시 예들이 설명된다. 다음의 설명은 본 발명의 바람직한 실시 예들을 설명하며, 본 발명은 다음의 바람직한 실시 예에 한정되어서는 안 된다. 다음의 설명에서, 동일한 참조 번호들은 실질적으로 동일한 부품을 나타낸다.
본 발명의 바람직한 실시 예에 따른 프로브 카드 및 테스트 장치는 반도체 웨이퍼(wafer) 상의 집적회로 칩과 같은 테스트중인 장치의 테스트 상에서의 효율을 향상시키려고 시도한다. 측정 효율을 향상시키는 목적에 있어서, 동시에 테스트중인 다수의 장치의 테스트 상에서 전원 공급 채널들의 부족을 보상하기 위하여 프로브 카드에 대한 개선이 만들어진다. 특히, 본 발명은 일반적인 프로브 카드, 및 또한 그러한 프로브 카드를 사용하는 모든 테스트 장치에 적용될 수 있는데, 다음의 설명은 프로브 카드상에 장착되는 회로 구성 부품에 초점을 맞춘다. 집적회로 칩은 테스트중인 장치의 예로서 설명되는데, 반도체 웨이퍼 상에 다수의 집적회로 칩이 형성된다.
본 발명에 따른 프로브 카드 및 테스트 장치는 불완전한 칩이 테스트중인 복수의 집적회로 칩 내에 포함될 때, 전원 공급 채널로부터 불완전한 칩을 자동으로 분리하는, 자동 스위칭 메커니즘을 포함한다. 자동 스위칭 메커니즘은 테스터와 관계없이 전원 공급 채널로부터 불완전한 칩을 자동으로 분리한다. 그리고 나서 정상적인 칩들을 측정하기 위하여 불완전한 칩을 포함하는 복수의 집적회로 칩이 연결된 전원 공급 채널들에 연결된다.
전원 공급 채널들의 스위치 제어는 독립적으로 존재하도록 테스터로부터 분리된다. 특히, 프로브 카드는 전원 공급 채널들을 스위칭하는데 있어서 독립적인 평가를 가능하게 하는 자동 스위칭 메커니즘을 포함한다. 이는 스위칭을 위한 제어 채널들의 수를 증가시키지 않고 동시에 테스트중인 집적회로의 수를 증가시키며 생산율을 향상시킨다. 아래에 본 발명의 바람직한 실시 예에 따른 프로브 카드 및 테스트 장치가 설명된다.
본 발명의 바람직한 실시 예의 테스트 장치는 각각의 전원 공급 채널을 프로브 상에 복수의 전원 공급 채널로 분기하고 테스트 전력을 공급하도록 전원 공급 채널들을 복수의 집적회로 칩에 연결한다. 동시에 복수의 집적회로 칩을 측정하는 장치에 있어서, 프로브 카드는 테스트중인 집적회로 칩의 고장을 검출하고 불완전한 집적회로 칩에 전원 공급을 중단하는 검출 기능을 포함한다. 이러한 테스트 장치의 프로브 카드상의 회로는 테스트 전원 공급을 중단하는 소자를 포함한다. 불완전한 칩이 존재할 때, 불완전한 칩에 적용되는 테스트 전원 공급은 중단된다. 이는 불완전한 칩에 일반적인 전원 공급 채널로부터 분기되는 다른 칩들 상에 전원 공급 실패에 의한 영향을 제거한다. 테스트 전원장치는 테스트, 테스트 신호 등을 수행하기 위하여 테스트중인 집적회로 칩을 구동하기 위한 구동 전원 공급과 같이 프로브들을 통하여 집적회로 칩의 전극들에 적용되는 다양한 종류의 전원 공급장치로서 언급된다는 것을 이해하여야 한다.
아래에, 도면들을 참조하여 본 발명의 바람직한 실시 예가 설명된다. 도 1은 본 발명의 바람직한 실시 예에 따른 프로브 카드의 구성을 도시한 측면도이다. 도 1에 도시된 것과 같이, 프로브 카드(1)는 배선판(10), 커넥터(20), 프로브 보드(30), 계전기 스위치들(40), 제 1 커패시터들(41), 제 2 커패시터들(42), 및 제 3 커패시터들(43)을 포함한다.
프로브 보드(30)는 예를 들면 세라믹 보드(30a) 및 박막 다층 보드(30b)로 구성되는 라미네이트를 갖는다. 박막 다층 보드(30b)는 세라믹 보드(30a)의 하부 표면에 결합된다. 박막 다층 보드(30b)의 하부 표면상에 복수의 프로브(31)가 제공된다. 프로브(31)는 프로브 보드(30)로부터 아래쪽으로 돌출한다. 그리고 나서, 프로브들(31)은 테스트중인 집적회로 칩의 터미널들 등과 접촉한다(아래에 장치로서 언급되는). 프로브 보드(30)는 프로브들(31)에 연결되는 라인들을 갖는다.
프로브 보드(30) 위에 커넥터(20)가 제공된다. 커넥터(20)는 프로브 보드(30)를 마주보고 위치된다. 커넥터(20)는 연결 핀들 및 홀더를 갖는다. 연결 핀들은 프로브 보드(30) 및 배선판(10)을 연결한다. 홀더는 배선판(10) 및 프로브 보드(30) 사이의 복수의 연결 핀(21)을 지탱한다. 커넥터(20)의 외부 지름은 프로브 보드(30)의 외부 지름과 비슷하다. 커넥터(20)의 구성은 아래에 설명된다.
커넥터(20) 위에 배선판(10)이 제공된다. 배선판(10)은 테스터에 대한 인터페이스로서 작용한다. 배선판(10)은 복수의 라인이 제공되는 인쇄 회로 기판이다. 예를 들면, 인터스티셜 바이어 홀(IVH, Interstitial Via Hole)에 의해 층들 사이를 연결하는 다층 보드가 배선판(10)으로서 사용될 수 있다. 배선판(10)은 커넥터(20)를 마주보고 위치된다. 커넥터(20)는 배선판(10) 및 프로브 보드(30) 사이에 위치된다. 즉, 배선판(10) 및 프로브 보드(30)는 그 사이에 위치되는 커넥터(20)와 함께 서로 마주보고 위치된다. 배선판(10)의 가로의 외부 지름은 커넥터(20)와 프로브 보드(30)의 외부 지름보다 크다.
배선판(10)의 상부 표면상에 스티프너(14)가 제공된다. 스티프너(14)는 프로브 카드(1)의 강도를 향상시키기 위한 리브(rib)로서 작용한다. 스티프너(14)는 프로브들(31)의 높이의 변형을 억제할 수 있다. 스티프너(14)의 평면 형태가 도 2에 도시된다. 도 2는 스티프너(14)의 구성을 도시한 상면도이다. 스티프너(14)는 부분적으로 배선판(10)의 상부 표면상에 위치된다.
도 1에 도시된 것과 같이, 복수의 제 1 커패시터(42)가 배선판(10)의 상부 표면상에 장착된다. 여기서, 복수의 장치가 하나의 제 1 커패시터(41)와 상응한다. 복수의 제 2 커패시터(42)는 프로브 보드(30)의 상부 표면상에 장착된다. 제 2 커패시터(42)는 장치에 대하여 일-대-일로 상응한다. 복수의 제 3 커패시터(43)는 프로브 보드(30)의 하부 표면상에 장착된다. 제 3 커패시터(43)는 장치에 대하여 일-대-일로 상응한다. 즉, 제 2 커패시터들(42) 및 제 3 커패시터들(43)의 수는 테스트중인 장치들의 수와 동일하다.
복수의 계전기 스위치(40)는 배선판(10)의 하부 표면상에 장착된다. 배전 스위치들(40)의 수는 테스트중인 장치들의 수와 상응한다. 즉, 계전기 스위치들(40)의 수는 테스트중인 장치들의 수와 동일하다. 테스터(도 1에는 도시되지 않음)는 계전기 스위치들(40)이 켜지거나 꺼지도록 제어하는데, 그렇게 함으로써 장치들로의 전원 공급을 제어한다. 구체적으로, 계전기 스위치들(40)이 켜질 때, 테스트 전원이 장치에 공급되고, 계전기 스위치들(40)이 꺼질 때, 장치로의 전원 공급이 중단된다. 각각의 장치를 위하여 제공되는 계전기 스위치(40)는 복수의 장치 중 각각의 하나로의 전원 공급의 독립적인 제어를 허용한다. 전원 공급 전류의 고장의 검출 상에서, 불완전한 칩은 전원 공급 채널로부터 분리된다. 그리고 나서, 정상적인 칩들을 테스트하기 위하여, 정상적인 칩들만이 불완전한 칩을 포함하는 복수의 집적회로 칩이 연결되는, 전원 공급 채널에 연결된다.
다음에, 도 3을 참조하여 커넥터(20)의 구조가 설명된다. 도 3은 커넥터(20)의 확대 구조의 일부를 개략적으로 도시한 단면도이다. 도 3에서 스티프너(14)는 도시되지 않는다. 도 3에 도시된 것과 같이, 커넥터(20)는 연결 핀들(21) 및 홀더(22)를 포함한다. 연결 핀들(21) 및 홀더(22)는 배선판(10) 및 프로브 보드(30) 사이에 위치된다.
홀더(22)는 배선판(10) 및 프로브 보드(30) 사이에 위치되는 평면 부재이다. 홀더(22)는 연결 핀들(21)을 지탱하기 위한 관통 홀을 갖는다. 연결 핀(21)은 홀더(22)의 관통 홀 내로 삽입되고 홀더(22)로부터 위쪽으로 그리고 아래쪽으로 돌출한다. 홀더(22)는 배선판(10) 및 프로브 보드(30) 사이의 연결 핀들(21)을 지탱한다. 복수의 연결 핀 및 관통 홀은 테스트중인 장치들의 수와 상응하도록 제공된다.
연결 핀들(21)은 배선판(10) 및 프로브 보드(30) 사이에 위치되고 배선판(10) 및 프로브 보드(30)를 전기적으로 연결한다. 연결 핀(21)의 상부 단부는 배선판(10)의 하부 표면상에 제공되는 패드(도시되지 않음)와 접촉하며, 연결 핀(21)의 하부 단부는 프로브 보드(30)의 상부 표면상에 제공되는 패드(도시되지 않음)와 접촉한다. 연결 핀(21)의 외부 지름은 예를 들면, 0.4 ㎜이다. 예를 들면, 연결 핀(21)은 스프링을 포함하는 포고 핀(pogo pin)이다. 스프링은 연결 핀(21)의 팁(tip)이 연결 핀(21)을 패드와 단단히 접촉하도록 한다. 이는 배선판(10) 및 프로브 보드(30) 사이의 안정적인 연결을 달성시킨다.
또한, 계전기 스위치(40)를 지탱하기 위한 장착 공간(23)이 홀더(22) 내에 제공된다. 예를 들면, 장착 공간(23)은 홀더(22) 내에 관통 홀을 제공함으로써 형성된다. 장착 공간(23)은 인접한 연결 핀들(21) 사이에 위치된다. 장착 공간(23)의 크기는 계전기 스위치(40)의 크기보다 크다. 계전기 스위치(40)는 장착 공간(23) 내에 위치된다.
게다가, 계전기 스위치(40) 아래에 제 2 커패시터(42)가 직접 위치된다. 즉, 제 2 커패시터(42)는 장착 공간(23) 아래에 직접 위치된다. 제 2 커패시터(42) 및 계전기 스위치(40)는 그 사이에 위치되는 장착 공간(23)과 함께 서로 마주보고 위치된다.
도 4는 홀더(22)의 확대 부분을 도시한 상면도이다. 도 4는 홀더(22)의 단순화된 구성의 상면도이다. 도 4에 도시된 것과 같이, 홀더(22)는 관통 홀들(22a) 및 관통 홀들(22b)을 갖는다. 관통 홀(22b)은 계전기 스위치(40)보다 약간 크고 여기서는 실질적으로 직사각형이다. 관통 홀(22b)에 의해 위에서 설명된 장착 공간(23)이 형성된다. 즉, 관통 홀(22b) 내부에 계전기 스위치(40)가 위치된다. 복수의 관통 홀(22b)은 계전기 스위치들(40)의 수와 상응하도록 제공된다.
관통 홀(22a)은 원형이며 외부 지름이 실질적으로 연결 핀(21)의 외부 지름과 동일하다. 계전기 스위치(40)를 위한 공간은 배선판(10)의 하부 표면상에 형성될 수 있다. 게다가, 연결 핀(21)이 위치되지 않는 영역에 장착 공간(23)이 제공된다. 예를 들면, 제 2 커패시터(42)가 위치되는 영역에 장착 공간(23)이 제공된다. 이는 한정된 공간의 효율적인 사용을 실현한다. 즉, 제 2 커패시터가 위치되기 때문에 연결 핀(21)이 위치될 수 없는 추가 공간 내에 장착 공간(23)이 형성된다. 계전기 스위치(40)는 이러한 추가 공간 내에 형성될 수 있다. 따라서, 전자 부품들이 더 효율적으로 위치될 수 있다. 대안으로서, 제 2 커패시터(42)는 또한 장착 공간(23) 내에 위치될 수 있다.
위의 설명에서, 장착 공간(23)은 관통 홀(22b)에 의해 형성되나, 도 5에 도시된 것과 같이 리세스(22c)가 홀더(22) 내에 형성될 수 있다는 것을 이해하여야 한다. 도 5는 리세스(22c)에 의해 장착 공간(23)을 형성하는 구성을 개략적으로 도시한 측면도이다. 예를 들면, 리세스(22c)는 카운터보링(counterboring)에 의해 형성될 수 있다. 제 2 커패시터(42)의 높이와 상응하게 제공되는 카운터보어 홀은 홀더(22)의 강도의 향상을 실현한다. 홀더(22)의 일부를 처리함으로써 장착 공간(23)이 제공될 수 있다. 제 2 커패시터는 또한 도 5에 도시된 구성에서 장착 공간(23) 아래에 직접 위치된다는 사실에 유의하여야 한다.
위에서 설명된 것과 같이, 본 발명의 바람직한 실시 예에서, 장착 공간(23)은 홀더(22) 내에 형성된다. 이는 배선판(10)의 하부 표면상의 공간의 효율적인 사용을 달성한다. 제 2 커패시터(24) 바로 위의 공간은 어떠한 연결 핀(21)도 존재하지 않는 추가 공간이다. 이러한 추가 공간은 제 2 커패시터(42) 바로 위에 장착 공간(23)을 제공함으로써 사용될 수 있다. 따라서, 전자 부품들이 효율적으로 위치될 수 있다. 칩 저항기와 같은 다른 전자 부품들이 커패시터 및 계전기 스위치에 더하여 사용될 수 있다는 것은 자명하다.
다음에, 도 6을 참조하여 프로브 카드(1) 상에 제공되는 테스트를 위한 전원 공급 회로의 구성이 설명된다. 도 6은 테스트를 위한 회로를 개략적으로 도시한 회로 다이어그램이다. 게다가, 도 6은 하나의 전원 공급 시스템에 4개의 장치가 연결된 구성 예를 도시한다.
라인들(11), 패드들(12), 패드들(15), 및 테스터 랜드(tester land, 13)가 배선판(10) 상에 형성된다. 테스터 랜드(13)는 배선판(10)의 상부 표면상에 형성되고 테스터(60)에 연결된다. 그리고 나서, 테스터 랜드(13)는 배선판(10) 상에 제공되는 라인(11)에 연결된다. 게다가, 라인들(11)은 패드들(15)에 연결된다. 패드들(12) 및 패드들(15)은 배선판(10)의 하부 표면상에 형성되는 전극 패드들이다. 따라서, 라인들(11)은 배선판(10)을 관통하는 관통 라인들을 포함한다. 계전기 스위치들(40)은 패드들(15) 및 패드들(12) 사이에 위치된다.
여기서, 4개의 계전기 스위치가 하나의 제 1 커패시터(41)에 연결된다. 즉, 제 1 커패시터(41)의 일 단부는 테스터 랜드(13)에 연결되고, 제 1 커패시터(41)의 일 단부로부터 분기되는 4개의 라인은 각각 계전기 스위치(40)에 연결된다. 하나의 제 1 커패시터(41)와 상응하는 계전기 스위치들(40)의 수는 특별히 한정되지 않는다는 사실은 자명하다. 예를 들면, 하나의 계전기 스위치(40)는 하나의 제 1 커패시터(41)에 연결될 수 있거나, 또는 두 개 또는 그 이상의 계전기 스위치(40)가 하나의 제 1 커패시터(41)에 연결될 수 있다.
패드들(12)은 또한 연결 핀(21)의 일 단부와 접촉하는 전극 패드이다. 연결 핀(21) 및 라인(11)은 패드(12)를 통하여 연결된다. 게다가, 연결 핀(21)의 다른 단부는 프로브 보드(30) 상에 제공되는 패드(33)와 접촉한다. 패드(33)는 연결 핀의 다른 단부와 접촉하는 전극 패드이다. 프로브 보드(30)는 라인들(32), 패드들(33), 및 패드들(34)을 포함한다. 또한, 제 2 커패시터(42) 및 제 3 커패시터(43)가 프로브 보드(30) 상에 장착된다.
라인들(32)은 패드들(33) 및 패드들(34)에 연결된다. 패드들(33)은 프로브 보드(30)의 상부 표면상에 제공되는 전극 패드들이다. 패드들(34)은 프로브 보드(30)의 하부 표면상에 제공되는 전극 패드들이다. 따라서, 라인들(32)은 프로브 보드(30)를 관통하는 관통 라인들을 포함한다. 제 2 커패시터 및 제 3 커패시터는 라인(32) 및 접지 사이에 평행하게 연결된다.
프로브들(31)은 패드들(34)에 연결된다. 프로브들(31)은 장치(50)의 전극들(51)과 접촉한다. 계전기 스위치(40)가 켜질 때, 테스터(60)는 장치(50)의 전극(51)에 전기적으로 연결된다. 그리고 나서, 테스터(60)로부터의 테스터 전원이 장치(50)에 공급된다. 테스터(60)로부터 장치(50)로의 전원 공급은 계전기 스위치(40)를 끔으로써 중단된다. 계전기 스위치(40)는 예를 들면 테스터(60)로부터의 제어 신호에 의해 제어된다. 이는 계전기 스위치(40)가 원하는 시기에 켜고 끄는 것을 가능하게 한다. 불완전한 장치(50)와 동일한 시스템에서 장치를 계속 테스트하는 것이 가능하다.
다음에, 제 1 커패시터(41), 제 2 커패시터(42), 및 제 3 커패시터(43)의 용량이 설명된다. 예를 들면, 제 1 커패시터는 10 ㎌ 또는 그 이상의 용량을 갖는 바이패스(bypass) 커패시터이다. 구체적으로, 제 1 커패시터(41)는 47 ㎌, 39 ㎌, 또는 10 ㎌의 칩 커패시터일 수 있다. 제 1 커패시터(41)의 일 단부는 지면에 연결되고, 제 1 커패시터(42)의 다른 단부는 배선판(10)의 라인(11)에 연결된다.
제 2 커패시터(43)는 1 ㎌ 및 10 ㎌ 사이의 용량을 갖는 바이패스 커패시터이다. 구체적으로, 제 2 커패시터(42)는 4.7 ㎌, 2.2 ㎌, 또는 1.0 ㎌의 칩 커패시터일 수 있다. 제 2 커패시터(42)의 일 단부는 접지에 연결되고, 제 2 커패시터(42)의 다른 단부는 프로브 보드(30)의 라인(32)에 연결된다.
제 3 커패시터(43)는 1 ㎌ 이하의 용량을 갖는 바이패스 커패시터이다. 구체적으로, 제 3 커패시터는 0.1 ㎌, 22 ㎋, 또는 10 ㎋의 칩 커패시터일 수 있다. 제 3 커패시터(43)의 일 단부는 접지에 연결되고, 제 3 커패시터(43)의 다른 단부는 프로브 보드(30)의 라인(32)에 연결된다.
바이패스 커패시터는 바이패스 커패시터가 가능한 한 장치(50)에 가까이 위치될 때 그것의(충전 및 방전) 능력을 최대화할 수 있다. 그러나, 장치(50)에 인접한 공간은 제한된다. 예를 들면, 프로브(31)는 프로브 보드(30)의 하부 표면상에 위치된다. 따라서, 바이패스 커패시터들은 바이패스 커패시터들이 프로브(31)를 중단하지 않는 것과 같이 프로브 보드의 하부 표면상에 위치되어야만 한다. 또한, 프로브 보드(30)의 하부 표면상에서, 프로브(31)의 높이보다 작은 높이로 커패시터들을 위치시키는 것이 필요하다. 예를 들면, 프로브 보드(30)의 하부 표면상에 위치될 수 있는 커패시터의 크기는 1.0㎜×0.6㎜ 또는 그 이하이다.
게다가, 제 2 커패시터들(42)은 제 2 커패시터들(42)이 연결 핀들(212) 및 홀더(22)를 간섭하지 않는 것과 같이 프로브 보드(30)의 상부 표면상에 위치되어야만 한다. 예를 들면, 제 2 커패시터(42)의 높이는 홀더(22)와 프로브 보드(30) 사이의 차이(약 2 ㎜)보다 작거나 동일할 필요가 있다. 프로브 보드(30)의 상부 표면상에 위치될 수 있는 제 2 커패시터(42)의 크기는 2 ㎜×1.25 ㎜ 또는 그 이하이다. 장착 공간(23)은 관통 홀(22b)에 의해 형성되고, 제 2 커패시터(42)는 장착 공간(23) 내에 위치될 수 있으며, 그렇게 함으로써 큰 크기의 제 2 커패시터(42)가 사용되도록 허용한다. 배선판(10)의 상부 표면상의 커패시터들의 높이에 대한 제한은 없으며, 따라서 예를 들면, 3.0 ㎜×1.25 ㎜의, 큰 크기를 갖는 커패시터가 위치될 수 있다.
커패시터의 용량이 클수록, 커패시터의 크기는 크다. 따라서, 커패시터들은 커패시터들의 용량이 장치(50)로부터의 커패시터들이 가장 가까이부터 가장 멀리까지 작은, 중간의, 그리고 큰 것과 같이 위치될 수 있으며, 그렇게 함으로써 커패시터들이 효율적으로 위치시킬 수 있다. 예를 들면, 배선판(10)의 상부 표면상의 제 1 커패시터들(41)이 작은 용량을 가질 때, 제 1 커패시터들(41)이 장치(50)로부터 멀어짐에 따라 특성들의 저하는 명백해진다. 배선판(10)의 상부 표면이 공간상의 한계를 거의 갖지 않기 때문에, 큰 크기의 커패시터가 위치될 수 있다.
프로브 보드(30)의 하부 표면상에 위치되는 제 3 커패시터들(43)은 제 2 커패시터(42) 및 제 1 커패시터(41)보다 작은 용량을 가져야만 한다. 배선판(10)의 상부 표면상에 위치되는 제 1 커패시터들(41)은 제 2 커패시터(42) 및 제 3 커패시터(43)보다 큰 용량을 가져야만 한다. 프로브 보드(30)의 상부 표면상에 위치되는 제 2 커패시터들(42)은 제 1 커패시터(41)보다 작은 용량을 가져야만 하고 또한 제 3 커패시터(43)보다 커야만 한다. 그때 테스트중인 장치에 바이패스 커패시터가 가까울수록 바이패스 커패시터의 용량이 작도록 하는 방법으로 바이패스 커패시터들을 위치시키는 것이 가능하다.
다음에, 도 7은 본 발명의 바람직한 실시 예에 따른 프로브 카드(1)의 회로 다이어그램을 도시한다. 도 7은 프로브 카드(1)의 회로를 부분적으로 도시한다. 도 7에 도시된 것과 같이, 테스터 랜드(13)는 배선판(10)의 상부 표면상에 위치된다. 테스터 랜드(13)는 배선판(10)의 외부 주변 상에 위치된다. 또한, 테스터(60)의 테스터 핀(61)이 테스터 랜드(13)와 접촉한다. 테스터 핀(61)은 테스트 전력을 테스터 랜드(13)에 공급한다. 배선판(10) 상에 라인들(11)이 제공된다. 라인들(11)은 배선판(10)을 관통하는 관통 라인들(11a)을 포함한다. 게다가, 라인들(11)의 일부는 테스터 랜드(13)로서 작용한다.
프로브 보드(30) 상에 라인들(32)이 형성된다. 라인들(32)은 프로브 보드(30)를 관통하는 관통 라인들(32a)을 포함한다. 게다가, 라인들(32)의 일부는 패드(33) 및 패드(34)로서 작용한다. 패드들(33)은 프로브 보드(30)의 상부 표면상에 형성되며, 패드들(34)은 프로브 보드(30)의 하부 표면상에 형성된다.
테스터 랜드(13)로부터 프로브들(31)로의 배선 연결이 아래에 설명된다. 테스터 랜드(13) 및 제 1 커패시터(41)는 배선판(10) 상에 제공되는 라인(11)을 통하여 연결된다. 구체적으로, 제 1 커패시터(41)는 배선판(10)을 관통하는 관통 라인(11a)을 통하여 계전기 스위치(40)에 연결된다. 여기서, 하나의 제 1 커패시터(41)는 도 6과 유사한 방법으로 4개의 계전기 스위치에 연결된다.
계전기 스위치들(40)은 배선판(10)의 하부 표면상에 제공되는 라인들(11)에 연결된다. 배선판(10)의 하부 표면상에 제공되는 라인들(11) 일부는 패드(15)로서 작용한다. 패드(15)는 계전기 스위치(40)의 일 단부에 연결된다. 패드(12)는 계전기 스위치(40)의 다른 단부에 연결된다. 패드(12)는 연결 핀(21)과 접촉하고 전기적으로 연결된다. 계전기 스위치(40)는 상응하는 연결 핀(21)에 가깝게 장착된다. 따라서, 계전기 스위치(40)로부터 연결 핀(21)까지의 라인의 길이는 짧을 수 있다.
연결 핀(21)의 하부 단부는 프로브 보드(30)의 상부 표면상에 제공되는 패드(33)와 접촉하고 전기적으로 연결된다. 패드(33)는 프로브 보드(30)의 상부 표면상에 제공되는 라인(32)의 일부가 된다. 또한, 프로브 보드(30)의 상부 표면상에 제공되는 패드(33) 및 프로브 보드(30)의 하부 표면상에 제공되는 패드(34)는 관통 라인(32a)를 통하여 연결된다. 프로브들(31)은 패드들(34) 상에 장착된다. 프로브(31)는 프로브 보드(30)의 하부 표면상에 제공되는 패드(34)를 통하여 라인(32)에 연결된다. 프로브 보드(30)의 하부 표면상의 라인(31)은 제 3 커패시터(43)에 연결된다.
계전기 스위치들(40)은 위에서 설명된 것과 같이 배선판(10)의 하부 표면상에 장착된다. 이는 계전기 스위치들(40), 제 1 커패시터들(41), 제 2 커패시터들(42), 제 3 커패시터들(43)과 같은 전자 부품들의 공간의 효율적인 사용 및 효율적인 배치를 달성시킨다. 아래에 이러한 이유가 설명된다.
여기서, 도 8 및 9는 계전기 스위치들(40)이 배선판(10)의 상부 표면상에 장착되는 비교 실시 예의 구성을 도시한다. 도 8은 프로브 카드의 구성을 도시한 측면도이고, 도 9는 프로브 카드의 회로 구성을 도시한 회로 다이어그램이다.
도 8에 도시된 것과 같은, 비교 실시 예에서, 계전기 스위치들(40)은 배선판(10)의 상부 표면상에 형성된다. 그러나, 배선판(10)의 상부 표면상에 스티프너(14)가 제공되며, 따라서 계전기 스위치들(40)을 위치시키기 위한 공간이 제한된다. 계전기 스위치(40)는 스티프너(14)가 존재하는 위치에 위치될 수 없다.
이러한 이유 때문에, 프로브들(31)의 라인 길이는 배선판(10) 상에서 서로 다르다. 예를 들면, 스티프너(14) 바로 아래의 프로브(31)에 대하여, 계전기 스위치(40)는 프로브(31) 바로 위에 위치될 수 있는데, 따라서 배선판(10) 상의 프로브(31)의 길이는 길 것이다 또한, 배선판(10)의 상부 표면상에 적은 계전기 스위치들(40)이 분산될 수 있다.
여기서, 테스트중인 장치(50)가 DRAM(Dynamic Random Access Memory)인 일례가 설명된다. 프로브 카드(1)의 외부 지름은 480 ㎜이다. 테스트중인 장치들의 수는 1426이다. 테스트중인 장치와 동일한 수의 계전기 스위치들(40)이 배선판(10) 상에 제공된다. 테스터 전원 공급장치의 수는 384이다. 즉, 제 1 커패시터(41)의 수는 384이다.
이러한 경우에 있어서, 계전기 스위치들(40)로부터 연결 핀들(21)까지의 라인들의 수는 1426이다. 테스터 랜드(13)부터 제 1 커패시터(41)까지 라인들의 수는 384이다. 따라서, 프로브 보드(30)의 내부 층 상에 전체 1810(=1426+384)의 전원 공급 라인들을 위치시키는 것이 필요하다. 내부 층 라인들의 수의 증가는 라인들이 좁아지도록 한다. 전원 공급 라인들의 좁아진 라인 폭은 인덕턴스(inductance) 및 전원 공급장치 노이즈의 증가에 이르게 한다. 따라서, 도 8 및 9의 비교 실시 예에서, 인덕턴스 및 전원 공급장치 노이즈가 증가한다는 가능성이 존재한다. 테스트중인 장치의 수가 많을수록, 계전기 스위치들(40)은 증가하는데, 그렇게 함으로써 배선판(10) 상의 전원 공급 라인들을 전송하는 것을 어렵게 한다.
본 발명의 바람직한 실시 예에 따른 프로브 카드에서, 도 7에 도시된 것과 같이, 배선판(10)의 하부 표면상에 계전기 스위치들(40)이 제공된다. 따라서 이는 제 1 커패시터(41)로부터 계전기 스위치들(40)까지의 라인들(11)을 단순화한다. 예를 들면, 프로브 보드(30)의 내부 층 상에 제공되는 라인들(11)을 프로브 보드(30)의 상부 층 상의 계전기 스위치들(40)에 연결하는 것이 필요하지 않다. 게다가, 제 1 커패시터(41)로부터 관통 라인들(11a)로의 라인들(11)은 더 광범위하게 공유될 수 있기 때문에, 배선판(10) 상의 라인들이 단순화될 수 있다. 따라서, 배선판(10) 내의 배선 층들의 수는 감소될 수 있다. 게다가, 배선 층들의 감소는 보드들의 제조 경비 감소 및 디자인 시간의 감소에 이르게 한다.
전원 공급 라인들의 라인 폭은 증가될 수 있는데, 그렇게 함으로써 배선 저항 값들을 감소시킨다. 이는 또한 배선 저항 값들의 증가와 관련된 전압 강하 및 인덕턴스의 증가와 관련된 접지 바운스(ground bounce)의 발생을 방지한다. 또한 계전기 스위치(40)가 연결 핀(21)에 가까이 위치되기 때문에, 계전기 스위치(40)로부터 연결 핀(21)까지의 라인 길이는 상당히 짧을 수 있다. 프로브 보드(30)의 하부 표면상의 스티프너(14)에 의해 부과되는 공간상의 제한이 없기 때문에, 계전기 스위치(40)는 적절하게 위치될 수 있다. 이는 장치(50)로부터 바이패스 커패시터까지의 라인 길이의 변형들의 억제를 달성시킨다. 즉, 장치(50)로부터 바이패스 커패시터까지의 라인 길이는 거의 동등할 수 있다. 이는 전자 부품들의 효율적인 배치를 가능하게 하고 전기 특성들의 저하를 방지한다.
위의 설명들은 커패시터들과 계전기 스위치들의 프로브 보드(30)와 커넥터(20) 상의 장착을 설명하였으나, 다른 전자 부품들이 장착될 수 있다.
따라서 설명된 본 발명으로부터, 본 발명의 실시 예들은 다양한 방법으로 변경될 수 있다는 것이 자명하다. 그러한 변경들은 본 발명의 정신 및 범위를 벗어나는 것으로 간주되지 않으며, 그러한 모든 변형들이 다음의 청구항들의 범위 내에 포함되는 것으로 의도되는 것은 통상의 지식을 가진 자들에게 자명할 것이다.
1: 프로브 카드
10 : 배선판
11 : 라인
12 : 패드
13 : 테스터 랜드
15 : 라인
14 : 스티프너
20 : 커넥터
21 : 연결 핀
22 : 홀더
22a, 22b : 관통 홀
22c : 리세스
23 : 장착 공간
30 : 프로브 보드
31 : 프로브
32 : 라인
32a : 관통 라인
33, 34 : 패드
40 : 계전기 스위치
41 : 제 1 커패시터
42 : 제 2 커패시터
43 : 제 3 커패시터
50 : 장치
51 : 전극
60 : 테스터
61 : 테스터 핀

Claims (6)

  1. 테스트중인 장치의 복수의 전극과 접촉하는 복수의 프로브;
    제공되는 복수의 프로브를 포함하는 프로브 보드;
    제공되는 상기 프로브들을 포함하는 표면 반대편의 상기 프로브 보드의 표면을 마주보고 위치되는 배선판;
    상기 프로브 보드의 라인 및 상기 배선판의 라인을 전기적으로 연결하는 연결 핀 및 상기 프로브 보드 및 상기 배선판 사이의 상기 연결 핀을 지탱하는 홀더를 포함하는 커넥터; 및
    상기 배선판의 프로브 보드 면 표면상에 장착되고, 상기 홀더 내에 제공되는 관통 홀 또는 리세스에 의해 형성되는 장착 공간 내에 위치되는 제 1 전자 부품;을 포함하는 것을 특징으로 하는 프로브 카드.
  2. 제 1항에 있어서, 상기 제 1 전자 부품은 테스트중인 상기 장치로의 전원 공급을 중단하는 계전기 스위치인 것을 특징으로 하는 프로브 카드.
  3. 제 1항에 있어서, 제 2 전자 부품은 상기 프로브 보드의 배선판 면 표면상의 상기 제 1 전자 부품을 마주보는 위치에 장착되는 것을 특징으로 하는 프로브 카드.
  4. 제 3항에 있어서,
    상기 프로브 보드 반대편의 상기 배선판의 표면상에 제 1 커패시터가 제공되고,
    상기 제 2 전자 부품은 상기 제 1 커패시터보다 적은 용량을 갖는 제 2 커패시터이며, 및
    그 안에 제공되는 프로브들을 포함하는 상기 프로브 보드의 표면상에 상기 제 2 커패시터보다 적은 용량을 갖는 제 3 커패시터가 제공되는 것을 특징으로 하는 프로브 카드.
  5. 제 4항에 있어서, 상기 제 1 커패시터는 복수의 상기 제 1 전자 부품들에 연결되는 것을 특징으로 하는 프로브 카드.
  6. 제 1항에 따른 프로브 카드; 및
    상기 프로브 카드에 전력을 공급하는 테스터;를 포함하는 것을 특징으로 하는 테스트 장치.
KR1020130084542A 2012-07-25 2013-07-18 프로브 카드 및 테스트 장치 KR101442154B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-165041 2012-07-25
JP2012165041A JP5947647B2 (ja) 2012-07-25 2012-07-25 プローブカード、及び検査装置

Publications (2)

Publication Number Publication Date
KR20140013943A KR20140013943A (ko) 2014-02-05
KR101442154B1 true KR101442154B1 (ko) 2014-09-23

Family

ID=49994274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130084542A KR101442154B1 (ko) 2012-07-25 2013-07-18 프로브 카드 및 테스트 장치

Country Status (4)

Country Link
US (1) US9110098B2 (ko)
JP (1) JP5947647B2 (ko)
KR (1) KR101442154B1 (ko)
TW (1) TWI476412B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5904638B2 (ja) * 2012-04-11 2016-04-13 株式会社日本マイクロニクス 多層配線基板とその製造方法
KR101901076B1 (ko) * 2014-07-17 2018-09-20 가부시키가이샤 니혼 마이크로닉스 반도체 모듈, 전기적 접속체 및 검사 장치
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
JP6466128B2 (ja) * 2014-10-08 2019-02-06 株式会社日本マイクロニクス プローブカード
US10024908B2 (en) 2014-11-26 2018-07-17 Kabushiki Kaisha Nihon Micronics Probe and contact inspection device
KR102442100B1 (ko) * 2015-03-31 2022-09-08 테크노프로브 에스.피.에이. 향상된 필터링 특성을 갖는 전자 기기의 테스트 장치용 프로브 카드
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
CN105486892A (zh) * 2015-08-28 2016-04-13 华润赛美科微电子(深圳)有限公司 集成电路探针卡及制造方法、检测探针卡装置及方法
JP6691762B2 (ja) 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
CN105575303A (zh) * 2015-12-24 2016-05-11 中颖电子股份有限公司 液晶驱动芯片测试方法及使用这种测试方法的液晶驱动芯片
JP2018021779A (ja) * 2016-08-02 2018-02-08 株式会社日本マイクロニクス プローブカード、及び検査方法
CN108592850B (zh) * 2018-03-21 2020-03-10 中原工学院 一种锭杆多截面径向圆跳动检测系统
TWI690709B (zh) * 2018-08-15 2020-04-11 萬潤科技股份有限公司 探針模組、探針裝置及使用該探針裝置之電子元件檢測方法及設備
CN110058148B (zh) * 2019-05-29 2021-06-15 深圳市凯码时代科技有限公司 转接电路板、转接夹具架构以及相应的电路转接方法
CN112834790A (zh) * 2019-11-25 2021-05-25 新特系统股份有限公司 探针卡
KR102215848B1 (ko) * 2020-08-28 2021-02-16 (주)에이앤피시스템 비상 정지 제어시스템용 터미널 보드
US20220196706A1 (en) * 2020-12-22 2022-06-23 Mediatek Inc. Probe card assembly
TWI765652B (zh) * 2021-04-09 2022-05-21 晶英科技股份有限公司 運用半導體製程成形於晶圓基板之電性檢測裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104706A (ko) * 2002-05-08 2004-12-10 폼팩터, 인크. 고성능 프로브 시스템
KR20060126773A (ko) * 2004-01-16 2006-12-08 폼팩터, 인코포레이티드 역학적 굽힘 강도가 낮은 전기 배선 기판을 위한 프로브카드 구성
KR20110014927A (ko) * 2009-08-06 2011-02-14 윌테크놀러지(주) 프로브 카드

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780836A (en) * 1985-08-14 1988-10-25 Kabushiki Kaisha Toshiba Method of testing semiconductor devices using a probe card
US20020118029A1 (en) * 1999-05-14 2002-08-29 Rikihito Yamasaka Probe card and contactor
US6462569B2 (en) * 2001-02-20 2002-10-08 Andy Chen Probe card
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
JP4217468B2 (ja) * 2002-12-03 2009-02-04 株式会社アドバンテスト プローブピンの配線基板への接続方法、及びプローブカードの製造方法
JP2005129752A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN100507577C (zh) * 2005-10-24 2009-07-01 旺矽科技股份有限公司 探针卡的探针装置
JP4913138B2 (ja) * 2006-06-02 2012-04-11 株式会社日本マイクロニクス 電気的接続装置
WO2008033428A2 (en) * 2006-09-12 2008-03-20 Innoconnex, Inc. Compliance partitioning in testing of integrated circuits
JP2008145238A (ja) * 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置
JP2009030978A (ja) * 2007-07-24 2009-02-12 Advanced Systems Japan Inc パッケージオンパッケージ型電子部品、その検査治具、及びその検査方法
JP2010025765A (ja) 2008-07-18 2010-02-04 Tokyo Electron Ltd 検査用接触構造体
JP2010043874A (ja) * 2008-08-08 2010-02-25 Yokowo Co Ltd コネクト基板及びこれを用いた電子部品検査装置
JP5235163B2 (ja) * 2009-05-18 2013-07-10 株式会社日本マイクロニクス 検査装置
JP5312227B2 (ja) * 2009-06-29 2013-10-09 株式会社日本マイクロニクス プローブカード及び検査装置
JP5798435B2 (ja) * 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104706A (ko) * 2002-05-08 2004-12-10 폼팩터, 인크. 고성능 프로브 시스템
KR20060126773A (ko) * 2004-01-16 2006-12-08 폼팩터, 인코포레이티드 역학적 굽힘 강도가 낮은 전기 배선 기판을 위한 프로브카드 구성
KR20110014927A (ko) * 2009-08-06 2011-02-14 윌테크놀러지(주) 프로브 카드

Also Published As

Publication number Publication date
JP2014025761A (ja) 2014-02-06
KR20140013943A (ko) 2014-02-05
US20140028341A1 (en) 2014-01-30
US9110098B2 (en) 2015-08-18
JP5947647B2 (ja) 2016-07-06
TW201405132A (zh) 2014-02-01
TWI476412B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101442154B1 (ko) 프로브 카드 및 테스트 장치
JP4087413B2 (ja) 回路基板に組み込まれた部品を検査するための装置及び方法
KR100817083B1 (ko) 프로브 카드
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
US20060125501A1 (en) Modularized probe head
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
US8957693B2 (en) IC device testing socket
US20060145717A1 (en) Apparatus and method for testing electrical characteristics of semiconductor workpiece
US5798638A (en) Apparatus for testing of printed circuit boards
US6597190B2 (en) Method and apparatus for testing electronic devices
JP2023507916A (ja) 自動テスト機器用のプローブカード内の移設されたビア配置
JP2023507917A (ja) 自動テスト機器用のプローブカード内の同軸ビア配置
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
KR20220120623A (ko) 자동 테스트 장비에서의 프로브 카드 어셈블리
KR102259225B1 (ko) 프로브 카드
TWI413777B (zh) Multi - power circuit board and its application probe card
KR100847272B1 (ko) 번인 보드
KR20240078322A (ko) 전기적 접속 장치
KR101445544B1 (ko) 프로브카드용 니들 및 니들설치판
WO2002027335A2 (en) A method and an apparatus for testing electronic devices
JP2006112891A (ja) 半導体試験ボード
KR20000017256U (ko) 반도체소자 테스트용 모듈
KR20070042612A (ko) 프로브 카드
WO2014050917A1 (en) Test carrier, tester, test method for semiconductor device, manufacturing method for tested semiconductor device, and semiconductor device manufactured using the manufacturing method
JPH11243262A (ja) 表裏判別用パターンを有する基板及びその検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170718

Year of fee payment: 6