JP4217468B2 - プローブピンの配線基板への接続方法、及びプローブカードの製造方法 - Google Patents
プローブピンの配線基板への接続方法、及びプローブカードの製造方法 Download PDFInfo
- Publication number
- JP4217468B2 JP4217468B2 JP2002351763A JP2002351763A JP4217468B2 JP 4217468 B2 JP4217468 B2 JP 4217468B2 JP 2002351763 A JP2002351763 A JP 2002351763A JP 2002351763 A JP2002351763 A JP 2002351763A JP 4217468 B2 JP4217468 B2 JP 4217468B2
- Authority
- JP
- Japan
- Prior art keywords
- probe pin
- substrate
- probe
- forming
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 title claims description 337
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 125
- 238000005520 cutting process Methods 0.000 claims description 42
- 238000005452 bending Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000013526 supercooled liquid Substances 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06727—Cantilever beams
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プローブピンの配線基板への接続方法、及びプローブカードの製造方法に関する。特に本発明は、試験装置と被試験デバイスとを電気的に接続し、試験装置と前記被試験デバイスとの間で信号の伝送を行わしめるプローブカードの製造方法に関する。
【０００２】
【従来の技術】
従来のプローブカードの製造方法においては、基板上に形成されたプローブピン上にバンプを形成し、バンプを配線基板の配線パッドに熱圧着することによりプローブピンを配線基板に実装転写する。そして、エッチングにより基板を除去する、又は機械的に基板を剥離することにより、プローブピンから基板を離脱させる（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−２７７４８５号公報（第１１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、エッチングにより基板を除去するとプローブピンや配線基板にエッチングの影響を与えてしまう。また、機械的に基板を剥離するとプローブピンに基板の残渣が残り、残渣が大きい場合プローブピンの可動範囲が制限されてしまう。そのため、プローブカードの不良製品が増加し、歩留りが低下するという問題が生じる。
【０００５】
そこで本発明は、上記の課題を解決することのできるプローブピンの配線基板への接続方法、及びプローブカードの製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、試験装置と被試験デバイスとを電気的に接続し、試験装置と被試験デバイスとの間で信号の伝送を行わしめるプローブカードの製造方法であって、プローブピン基板にプローブピンを形成するプローブピン形成段階と、プローブピン基板に保持されたプローブピンを配線基板に接合するプローブピン接合段階と、プローブピンを切断することによりプローブピンからプローブピン基板を離脱させるプローブピン切断段階とを備える。
【０００７】
プローブピン形成段階は、プローブピン基板の表面の一部に犠牲層を堆積させる犠牲層堆積段階と、プローブピン基板の表面から犠牲層の表面まで導電性材料堆積させてプローブピンを形成する導電性材料堆積段階と、犠牲層を除去することにより、プローブピンにおいてプローブピン基板に離間した部分を形成する犠牲層除去段階とを有し、プローブピン切断段階は、プローブピンのプローブピン基板に離間した部分を切断する段階を有してもよい。
【０００８】
プローブピンにおける、プローブピン基板との接触位置より先端側の位置に、配線基板上の配線とプローブピンとを電気的に接続するバンプを形成するバンプ形成段階をさらに備え、犠牲層除去段階は、犠牲層を除去することにより、プローブピンにおけるプローブピン基板との接触位置とバンプとの接触位置との間に、プローブピン基板と離間した部分を形成する段階を含んでもよい。
【０００９】
プローブピンをプローブピン基板の方向に湾曲させるプローブピン湾曲段階をさらに備え、犠牲層除去段階は、プローブピン湾曲段階の後、犠牲層を除去する段階を含んでもよい。
【００１０】
プローブピン形成段階は、プローブピン基板の表面に導電性材料を堆積させてプローブピンを形成する導電性材料堆積段階と、プローブピン基板の一部を除去し、プローブピンにおいてプローブピン基板に離間した部分を形成するプローブピン基板除去段階とを有し、プローブピン切断段階は、プローブピンのプローブピン基板に離間した部分を切断する段階を有してもよい。
【００１１】
プローブピン形成段階は、プローブピンの延伸方向に略垂直な断面の面積が、プローブピンの他の部分の断面の面積より小さい切断部を形成する切断部形成段階を有し、プローブピン切断段階は、プローブピンを切断部で切断する段階を有してもよい。切込部形成段階は、プローブピンの他の部分より幅が狭い切断部を形成する段階を有してもよい。
【００１２】
本発明の第２の形態によると、プローブピンを配線基板に接続する接続方法であって、プローブピン基板にプローブピンを形成するプローブピン形成段階と、プローブピン基板に保持されたプローブピンを配線基板に接合するプローブピン接合段階と、プローブピンを切断することによりプローブピンからプローブピン基板を離脱させるプローブピン切断段階とを備える。
【００１３】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１４】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図１、図２、及び図３は、本発明の一実施形態に係るプローブカードの製造方法の一例を示す。プローブピンカードは、試験装置と被試験デバイスとを電気的に接続し、試験装置と被試験装置との間で信号の伝送を行わしめる。なお、プローブカードの製造方法は、本発明のプローブピンを配線基板に接続する接続方法の一例である。
【００１６】
図１は、プローブピン形成段階及びバンプ形成段階の一例を示す。プローブピン形成段階では、プローブピン基板１００にプローブピンを形成し、バンプ形成段階では、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。
【００１７】
まず、図１（ａ）に示すように、プローブピン１０６を形成する基板であるプローブピン基板１００を用意する。プローブピン基板１００は、例えばシリコン基板である。そして、プローブピン基板１００の表面に、プローブピン１０６と被試験デバイスとの接触部となる突起部を形成するための溝部１０２を形成する。具体的には、プローブピン基板１００の表面に溝部１０２のパターンを有するレジストを形成する。そして、レジストをエッチングマスクとして、エッチングにより基板１００に溝部１０２を形成する。
【００１８】
次に、図１（ｂ）に示すように、プローブピン基板１００の表面の一部に犠牲層１０４を堆積させる。溝部１０２を覆うように犠牲層１０４を堆積させてもよい。また、犠牲層１０４の厚さは、約１μｍ以下であることが好ましく、例えば約０．５μｍであってよい。また、犠牲層１０４は、例えばアルミニウム等の金属であることが好ましい。具体的には、フォトリソグラフィ、エッチング、リフトオフ等により犠牲層１０４を形成する。プローブピン基板１００の表面に犠牲層１０４のパターンを有するレジストを形成する。犠牲層１０４を形成すべき領域のレジストを除去した後、例えばスパッタ法により犠牲層１０４を堆積させる。
【００１９】
次に、図１（ｃ）に示すように、プローブピン基板１００の表面から犠牲層１０４の表面まで導電性材料を堆積させてプローブピン１０６を形成する。プローブピン１０６の厚さは、約１０μｍであってよい。また、プローブピン１０６を形成する導電性材料は、アモルファス合金であること好ましい。具体的には、フォトリソグラフィ、リフトオフ等により、プローブピン１０６を形成する。プローブピン基板１００及び犠牲層１０４の表面にプローブピン１０６のパターンを有するレジストを形成する。プローブピン１０６を形成すべき領域のレジストを除去した後、例えばスパッタ法により導電性材料を堆積させてプローブピン１０６を形成する。
【００２０】
次に、図１（ｄ）に示すように、プローブピン１０６における、プローブピン基板１００との接触位置より先端側の位置に、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。バンプ１０８の厚さは、約２０μｍであってよい。また、プローブピン１０６の延伸方向におけるバンプ１０８の長さは、約２００μｍであってよい。また、バンプ１０８は、例えば金等の金属であることが好ましい。具体的には、バンプボンダによりバンプ１０８を形成してもよいし、鍍金によりバンプ１０８を形成してもよい。
【００２１】
図２は、プローブピン湾曲段階及び犠牲層除去段階の一例を示す。プローブピン湾曲段階では、プローブピン１０６をプローブピン基板１００の方向に湾曲させ、犠牲層除去段階では、プローブピン湾曲段階の後、犠牲層１０４を除去する。
【００２２】
まず、図２（ａ）に示すように、溝部１０２を含む部分のプローブピン基板１００を除去し、プローブピン基板１００に貫通孔１１０を形成する。具体的には、プローブピン基板１００の裏面から、例えば誘電結合型プラズマエッチング（ＩＣＰ）、ウェット異方性エッチング等のエッチングにより貫通孔１１０を形成する。
【００２３】
次に、図２（ｂ）に示すように、プローブピン１０６をプローブピン基板１００の方向に湾曲させる。具体的には、プローブピン１０６がアモルファス合金で形成される場合、アモルファス合金が過冷却液体域となるように加熱する。そして、押圧治具を貫通孔１１０に挿入し、プローブピン１０６を押圧して湾曲させる。
【００２４】
次に、図２（ｃ）に示すように、犠牲層１０４を除去することにより、プローブピン１０６においてプローブピン基板１００に離間した部分を形成する。プローブピン１０６におけるプローブピン基板１００との接触位置とバンプ１０８との接触位置との間に、プローブピン基板１００と離間した部分を形成することが好ましい。即ち、プローブピン１０６の先端から、バンプ１０８が形成される位置より遠い位置まで、プローブピン基板１００とプローブピン１０６とが離間することが好ましい。具体的には、水酸化カリウム等のアルカリ系のエッチング液を用いて選択的にウェットエッチングし、犠牲層１０４を除去する。
【００２５】
図３は、プローブピン接合段階及びプローブピン切断段階の一例を示す。プローブピン接合段階では、プローブピン基板１００に保持されたプローブピン１０６を配線基板１１２に接合し、プローブピン切断段階では、プローブピン１０６を切断することによりプローブピン１０６からプローブピン基板１００を離脱させる。
【００２６】
まず、図３（ａ）に示すように、配線１１４が形成された配線基板１１２を用意する。そして、配線１１４とバンプ１０８との位置合わせを行い、バンプ１０８を配線１１４に熱圧着する。プローブピン１０６がアモルファス合金で形成される場合、アモルファス合金が過冷却液体域まで加熱されない程度の温度で熱圧着することが好ましい。
【００２７】
次に、図３（ｂ）に示すように、プローブピン１０６におけるプローブピン基板１００との接触位置とバンプ１０８との接触位置との間の、プローブピン基板１００とプローブピン１０６とが離間した部分を切断することにより、プローブピン基板１００が離脱される。バンプ１０８と配線１１４とを熱圧着する場合において、プローブピン基板１００を配線基板１１２の方向に押圧する際に、プローブピン１０６のプローブピン基板１００と離間した部分にストレスがかかって切断される。
【００２８】
図１、図２、及び図３に示したように、プローブピン１０６が配線基板１１２に実装転写され、図３（ｂ）に示したようなプローブカードが製造される。なお、図１、図２、及び図３においては、１つのプローブピン１０６を用いて、プローブカードの製造方法について説明したが、複数のプローブピン１０６を同時に形成、転写することにより、複数のプローブピン１０６を備えるプローブカードを製造してもよい。
【００２９】
本例に係るプローブカードの製造方法によれば、プローブピン１０６を切断することによってプローブピン基板１００をプローブピン１０６から離脱させるので、プローブピン基板１００の残渣等がプローブピン１０６に残ることがない。そのため、プローブカードの不良製品の発生を低減し、歩留りが向上させることができる。
【００３０】
図４は、プローブピン形成段階が有する切断部形成段階の一例を示す。図４（ａ）、（ｂ）、及び（ｃ）は、それぞれ図１（ｃ）の上面図の一例を示す。切断部形成段階では、プローブピン１０６の延伸方向に略垂直な断面の面積が、プローブピン１０６の他の部分の断面の面積より小さい切断部１１６を形成する。
【００３１】
図４（ａ）又は（ｂ）に示すように、プローブピン１０６に切り込みを入れ、プローブピン１０６の他の部分より幅が狭い切断部１０６を形成してもよい。また、図４（ｃ）に示すように、プローブピン１０６にミシン目を入れ、プローブピン１０６の他の部分の断面の面積より小さい切断部１１６を形成してもよい。
【００３２】
具体的には、プローブピン基板１００及び犠牲層１０４の表面に、図４（ａ）、（ｂ）、又は（ｃ）に示すようなプローブピン１０６のパターンを有するレジストを形成する。プローブピン１０６を形成すべき領域のレジストを除去した後、例えばスパッタ法により導電性材料を堆積させて、切断部１１６を有するプローブピン１０６を形成する。
【００３３】
そして、プローブピン切断段階では、プローブピン１０６を切断部１１６で切断する。断面の面積が小さい切断部１１６を形成することにより、プローブピン１０６を容易かつ正確に所望の位置で切断することができる。
【００３４】
図５及び図６は、本実施形態に係るプローブカードの製造方法の他の例を示す。図１及び図２に示したプローブカードの製造方法では、犠牲層１０４を用いて、プローブピン基板１００とプローブピン１０６とが離間した部分を形成したが、犠牲層１４０を用いずにプローブピン基板１００の一部を所望の形状に除去することにより、プローブピン基板１００とプローブピン１０６とが離間した部分を形成してもよい。即ち、本実施形態のプローブカードの製造方法は、図１及び図２に示したプローブピン形成段階、バンプ形成段階、プローブピン湾曲段階、及び犠牲層除去段階に代えて、図５及び図６に示したプローブピン形成段階、バンプ形成段階、プローブピン湾曲段階、及びプローブピン基板除去段階を備えてもよい。
【００３５】
図５は、プローブピン形成段階及びバンプ形成段階の一例を示す。プローブピン形成段階では、プローブピン基板１００にプローブピンを形成し、バンプ形成段階では、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。
【００３６】
まず、図５（ａ）に示すように、プローブピン１０６を形成する基板であるプローブピン基板１００を用意する。そして、プローブピン基板１００の表面に、プローブピン１０６と被試験デバイスとの接触部となる突起部を形成するための溝部１０２を形成する。具体的には、プローブピン基板１００の表面に溝部１０２のパターンを有するレジストを形成する。そして、レジストをエッチングマスクとして、エッチングにより基板１００に溝部１０２を形成する。
【００３７】
次に、図５（ｂ）に示すように、プローブピン基板１００の表面に導電性材料を堆積させてプローブピン１０６を形成する。プローブピン１０６の厚さは、約１０μｍであってよい。また、プローブピン１０６を形成する導電性材料は、アモルファス合金であること好ましい。具体的には、フォトリソグラフィ、エッチング、リフトオフ等により、プローブピン１０６を形成する。プローブピン基板１００の表面にプローブピン１０６のパターンを有するレジストを形成する。プローブピン１０６を形成すべき領域のレジストを除去した後、例えばスパッタ法により導電性材料を堆積させてプローブピン１０６を形成する。
【００３８】
次に、図５（ｃ）に示すように、プローブピン１０６における、プローブピン基板１００との接触位置より先端側の位置に、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。バンプ１０８の厚さは、約２０μｍであってよい。また、プローブピン１０６の延伸方向におけるバンプ１０８の長さは、約２００μｍであってよい。また、バンプ１０８は、例えば金等の金属であることが好ましい。具体的には、バンプボンダによりバンプ１０８を形成してもよいし、鍍金によりバンプ１０８を形成してもよい。
【００３９】
図６は、プローブピン湾曲段階及びプローブピン基板除去段階の一例を示す。プローブピン湾曲段階では、プローブピン１０６をプローブピン基板１００の方向に湾曲させ、プローブピン基板除去段階では、プローブピン湾曲段階の後、プローブピン基板１００の一部を除去する。
【００４０】
まず、図６（ａ）に示すように、溝部１０２を含む部分のプローブピン基板１００を除去し、プローブピン基板１００に貫通孔１１０を形成する。具体的には、プローブピン基板１００の裏面から、例えば誘電結合型プラズマエッチング（ＩＣＰ）、ウェット異方性エッチング等のエッチングにより貫通孔１１０を形成する。
【００４１】
次に、図６（ｂ）に示すように、プローブピン１０６をプローブピン基板１００の方向に湾曲させる。具体的には、プローブピン１０６がアモルファス合金で形成される場合、アモルファス合金が過冷却液体域となるように加熱する。そして、押圧治具を貫通孔１１０を挿入し、プローブピン１０６を押圧して湾曲させる。
【００４２】
次に、図６（ｃ）に示すように、プローブピン基板１００の一部を除去することにより、プローブピン１０６においてプローブピン基板１００に離間した部分を形成する。プローブピン１０６におけるプローブピン基板１００との接触位置とバンプ１０８との接触位置との間に、プローブピン基板１００と離間した部分を形成することが好ましい。即ち、プローブピン１０６の先端から、バンプ１０８が形成される位置より遠い位置まで、プローブピン基板１００とプローブピン１０６とが離間することが好ましい。
【００４３】
本例に係るプローブカードの製造方法によれば、犠牲層１０４のパターンを有するレジストを形成する工程、犠牲層１０４を堆積する工程等を削減することができ、プローブカードの製造に要する時間を低減させることができる。
【００４４】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４５】
【発明の効果】
上記説明から明らかなように、本発明によれば、歩留りを向上することができるプローブカードの製造方法を提供できる。
【図面の簡単な説明】
【図１】プローブピン形成段階及びバンプ形成段階の一例を示す図である。
【図２】プローブピン湾曲段階及び犠牲層除去段階の一例を示す図である。
【図３】プローブピン接合段階及びプローブピン切断段階の一例を示す図である。
【図４】切断部形成段階の一例を示す図である。
【図５】プローブピン形成段階及びバンプ形成段階の一例を示す図である。
【図６】プローブピン湾曲段階及びプローブピン基板除去段階の一例を示す図である。
【符号の説明】
１００ プローブピン基板
１０２ 溝部
１０４ 犠牲層
１０６ プローブピン
１０８ バンプ
１１０ 貫通孔
１１２ 配線基板
１１４ 配線
１１６ 切断部
【発明の属する技術分野】
本発明は、プローブピンの配線基板への接続方法、及びプローブカードの製造方法に関する。特に本発明は、試験装置と被試験デバイスとを電気的に接続し、試験装置と前記被試験デバイスとの間で信号の伝送を行わしめるプローブカードの製造方法に関する。
【０００２】
【従来の技術】
従来のプローブカードの製造方法においては、基板上に形成されたプローブピン上にバンプを形成し、バンプを配線基板の配線パッドに熱圧着することによりプローブピンを配線基板に実装転写する。そして、エッチングにより基板を除去する、又は機械的に基板を剥離することにより、プローブピンから基板を離脱させる（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−２７７４８５号公報（第１１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、エッチングにより基板を除去するとプローブピンや配線基板にエッチングの影響を与えてしまう。また、機械的に基板を剥離するとプローブピンに基板の残渣が残り、残渣が大きい場合プローブピンの可動範囲が制限されてしまう。そのため、プローブカードの不良製品が増加し、歩留りが低下するという問題が生じる。
【０００５】
そこで本発明は、上記の課題を解決することのできるプローブピンの配線基板への接続方法、及びプローブカードの製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、試験装置と被試験デバイスとを電気的に接続し、試験装置と被試験デバイスとの間で信号の伝送を行わしめるプローブカードの製造方法であって、プローブピン基板にプローブピンを形成するプローブピン形成段階と、プローブピン基板に保持されたプローブピンを配線基板に接合するプローブピン接合段階と、プローブピンを切断することによりプローブピンからプローブピン基板を離脱させるプローブピン切断段階とを備える。
【０００７】
プローブピン形成段階は、プローブピン基板の表面の一部に犠牲層を堆積させる犠牲層堆積段階と、プローブピン基板の表面から犠牲層の表面まで導電性材料堆積させてプローブピンを形成する導電性材料堆積段階と、犠牲層を除去することにより、プローブピンにおいてプローブピン基板に離間した部分を形成する犠牲層除去段階とを有し、プローブピン切断段階は、プローブピンのプローブピン基板に離間した部分を切断する段階を有してもよい。
【０００８】
プローブピンにおける、プローブピン基板との接触位置より先端側の位置に、配線基板上の配線とプローブピンとを電気的に接続するバンプを形成するバンプ形成段階をさらに備え、犠牲層除去段階は、犠牲層を除去することにより、プローブピンにおけるプローブピン基板との接触位置とバンプとの接触位置との間に、プローブピン基板と離間した部分を形成する段階を含んでもよい。
【０００９】
プローブピンをプローブピン基板の方向に湾曲させるプローブピン湾曲段階をさらに備え、犠牲層除去段階は、プローブピン湾曲段階の後、犠牲層を除去する段階を含んでもよい。
【００１０】
プローブピン形成段階は、プローブピン基板の表面に導電性材料を堆積させてプローブピンを形成する導電性材料堆積段階と、プローブピン基板の一部を除去し、プローブピンにおいてプローブピン基板に離間した部分を形成するプローブピン基板除去段階とを有し、プローブピン切断段階は、プローブピンのプローブピン基板に離間した部分を切断する段階を有してもよい。
【００１１】
プローブピン形成段階は、プローブピンの延伸方向に略垂直な断面の面積が、プローブピンの他の部分の断面の面積より小さい切断部を形成する切断部形成段階を有し、プローブピン切断段階は、プローブピンを切断部で切断する段階を有してもよい。切込部形成段階は、プローブピンの他の部分より幅が狭い切断部を形成する段階を有してもよい。
【００１２】
本発明の第２の形態によると、プローブピンを配線基板に接続する接続方法であって、プローブピン基板にプローブピンを形成するプローブピン形成段階と、プローブピン基板に保持されたプローブピンを配線基板に接合するプローブピン接合段階と、プローブピンを切断することによりプローブピンからプローブピン基板を離脱させるプローブピン切断段階とを備える。
【００１３】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１４】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図１、図２、及び図３は、本発明の一実施形態に係るプローブカードの製造方法の一例を示す。プローブピンカードは、試験装置と被試験デバイスとを電気的に接続し、試験装置と被試験装置との間で信号の伝送を行わしめる。なお、プローブカードの製造方法は、本発明のプローブピンを配線基板に接続する接続方法の一例である。
【００１６】
図１は、プローブピン形成段階及びバンプ形成段階の一例を示す。プローブピン形成段階では、プローブピン基板１００にプローブピンを形成し、バンプ形成段階では、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。
【００１７】
まず、図１（ａ）に示すように、プローブピン１０６を形成する基板であるプローブピン基板１００を用意する。プローブピン基板１００は、例えばシリコン基板である。そして、プローブピン基板１００の表面に、プローブピン１０６と被試験デバイスとの接触部となる突起部を形成するための溝部１０２を形成する。具体的には、プローブピン基板１００の表面に溝部１０２のパターンを有するレジストを形成する。そして、レジストをエッチングマスクとして、エッチングにより基板１００に溝部１０２を形成する。
【００１８】
次に、図１（ｂ）に示すように、プローブピン基板１００の表面の一部に犠牲層１０４を堆積させる。溝部１０２を覆うように犠牲層１０４を堆積させてもよい。また、犠牲層１０４の厚さは、約１μｍ以下であることが好ましく、例えば約０．５μｍであってよい。また、犠牲層１０４は、例えばアルミニウム等の金属であることが好ましい。具体的には、フォトリソグラフィ、エッチング、リフトオフ等により犠牲層１０４を形成する。プローブピン基板１００の表面に犠牲層１０４のパターンを有するレジストを形成する。犠牲層１０４を形成すべき領域のレジストを除去した後、例えばスパッタ法により犠牲層１０４を堆積させる。
【００１９】
次に、図１（ｃ）に示すように、プローブピン基板１００の表面から犠牲層１０４の表面まで導電性材料を堆積させてプローブピン１０６を形成する。プローブピン１０６の厚さは、約１０μｍであってよい。また、プローブピン１０６を形成する導電性材料は、アモルファス合金であること好ましい。具体的には、フォトリソグラフィ、リフトオフ等により、プローブピン１０６を形成する。プローブピン基板１００及び犠牲層１０４の表面にプローブピン１０６のパターンを有するレジストを形成する。プローブピン１０６を形成すべき領域のレジストを除去した後、例えばスパッタ法により導電性材料を堆積させてプローブピン１０６を形成する。
【００２０】
次に、図１（ｄ）に示すように、プローブピン１０６における、プローブピン基板１００との接触位置より先端側の位置に、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。バンプ１０８の厚さは、約２０μｍであってよい。また、プローブピン１０６の延伸方向におけるバンプ１０８の長さは、約２００μｍであってよい。また、バンプ１０８は、例えば金等の金属であることが好ましい。具体的には、バンプボンダによりバンプ１０８を形成してもよいし、鍍金によりバンプ１０８を形成してもよい。
【００２１】
図２は、プローブピン湾曲段階及び犠牲層除去段階の一例を示す。プローブピン湾曲段階では、プローブピン１０６をプローブピン基板１００の方向に湾曲させ、犠牲層除去段階では、プローブピン湾曲段階の後、犠牲層１０４を除去する。
【００２２】
まず、図２（ａ）に示すように、溝部１０２を含む部分のプローブピン基板１００を除去し、プローブピン基板１００に貫通孔１１０を形成する。具体的には、プローブピン基板１００の裏面から、例えば誘電結合型プラズマエッチング（ＩＣＰ）、ウェット異方性エッチング等のエッチングにより貫通孔１１０を形成する。
【００２３】
次に、図２（ｂ）に示すように、プローブピン１０６をプローブピン基板１００の方向に湾曲させる。具体的には、プローブピン１０６がアモルファス合金で形成される場合、アモルファス合金が過冷却液体域となるように加熱する。そして、押圧治具を貫通孔１１０に挿入し、プローブピン１０６を押圧して湾曲させる。
【００２４】
次に、図２（ｃ）に示すように、犠牲層１０４を除去することにより、プローブピン１０６においてプローブピン基板１００に離間した部分を形成する。プローブピン１０６におけるプローブピン基板１００との接触位置とバンプ１０８との接触位置との間に、プローブピン基板１００と離間した部分を形成することが好ましい。即ち、プローブピン１０６の先端から、バンプ１０８が形成される位置より遠い位置まで、プローブピン基板１００とプローブピン１０６とが離間することが好ましい。具体的には、水酸化カリウム等のアルカリ系のエッチング液を用いて選択的にウェットエッチングし、犠牲層１０４を除去する。
【００２５】
図３は、プローブピン接合段階及びプローブピン切断段階の一例を示す。プローブピン接合段階では、プローブピン基板１００に保持されたプローブピン１０６を配線基板１１２に接合し、プローブピン切断段階では、プローブピン１０６を切断することによりプローブピン１０６からプローブピン基板１００を離脱させる。
【００２６】
まず、図３（ａ）に示すように、配線１１４が形成された配線基板１１２を用意する。そして、配線１１４とバンプ１０８との位置合わせを行い、バンプ１０８を配線１１４に熱圧着する。プローブピン１０６がアモルファス合金で形成される場合、アモルファス合金が過冷却液体域まで加熱されない程度の温度で熱圧着することが好ましい。
【００２７】
次に、図３（ｂ）に示すように、プローブピン１０６におけるプローブピン基板１００との接触位置とバンプ１０８との接触位置との間の、プローブピン基板１００とプローブピン１０６とが離間した部分を切断することにより、プローブピン基板１００が離脱される。バンプ１０８と配線１１４とを熱圧着する場合において、プローブピン基板１００を配線基板１１２の方向に押圧する際に、プローブピン１０６のプローブピン基板１００と離間した部分にストレスがかかって切断される。
【００２８】
図１、図２、及び図３に示したように、プローブピン１０６が配線基板１１２に実装転写され、図３（ｂ）に示したようなプローブカードが製造される。なお、図１、図２、及び図３においては、１つのプローブピン１０６を用いて、プローブカードの製造方法について説明したが、複数のプローブピン１０６を同時に形成、転写することにより、複数のプローブピン１０６を備えるプローブカードを製造してもよい。
【００２９】
本例に係るプローブカードの製造方法によれば、プローブピン１０６を切断することによってプローブピン基板１００をプローブピン１０６から離脱させるので、プローブピン基板１００の残渣等がプローブピン１０６に残ることがない。そのため、プローブカードの不良製品の発生を低減し、歩留りが向上させることができる。
【００３０】
図４は、プローブピン形成段階が有する切断部形成段階の一例を示す。図４（ａ）、（ｂ）、及び（ｃ）は、それぞれ図１（ｃ）の上面図の一例を示す。切断部形成段階では、プローブピン１０６の延伸方向に略垂直な断面の面積が、プローブピン１０６の他の部分の断面の面積より小さい切断部１１６を形成する。
【００３１】
図４（ａ）又は（ｂ）に示すように、プローブピン１０６に切り込みを入れ、プローブピン１０６の他の部分より幅が狭い切断部１０６を形成してもよい。また、図４（ｃ）に示すように、プローブピン１０６にミシン目を入れ、プローブピン１０６の他の部分の断面の面積より小さい切断部１１６を形成してもよい。
【００３２】
具体的には、プローブピン基板１００及び犠牲層１０４の表面に、図４（ａ）、（ｂ）、又は（ｃ）に示すようなプローブピン１０６のパターンを有するレジストを形成する。プローブピン１０６を形成すべき領域のレジストを除去した後、例えばスパッタ法により導電性材料を堆積させて、切断部１１６を有するプローブピン１０６を形成する。
【００３３】
そして、プローブピン切断段階では、プローブピン１０６を切断部１１６で切断する。断面の面積が小さい切断部１１６を形成することにより、プローブピン１０６を容易かつ正確に所望の位置で切断することができる。
【００３４】
図５及び図６は、本実施形態に係るプローブカードの製造方法の他の例を示す。図１及び図２に示したプローブカードの製造方法では、犠牲層１０４を用いて、プローブピン基板１００とプローブピン１０６とが離間した部分を形成したが、犠牲層１４０を用いずにプローブピン基板１００の一部を所望の形状に除去することにより、プローブピン基板１００とプローブピン１０６とが離間した部分を形成してもよい。即ち、本実施形態のプローブカードの製造方法は、図１及び図２に示したプローブピン形成段階、バンプ形成段階、プローブピン湾曲段階、及び犠牲層除去段階に代えて、図５及び図６に示したプローブピン形成段階、バンプ形成段階、プローブピン湾曲段階、及びプローブピン基板除去段階を備えてもよい。
【００３５】
図５は、プローブピン形成段階及びバンプ形成段階の一例を示す。プローブピン形成段階では、プローブピン基板１００にプローブピンを形成し、バンプ形成段階では、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。
【００３６】
まず、図５（ａ）に示すように、プローブピン１０６を形成する基板であるプローブピン基板１００を用意する。そして、プローブピン基板１００の表面に、プローブピン１０６と被試験デバイスとの接触部となる突起部を形成するための溝部１０２を形成する。具体的には、プローブピン基板１００の表面に溝部１０２のパターンを有するレジストを形成する。そして、レジストをエッチングマスクとして、エッチングにより基板１００に溝部１０２を形成する。
【００３７】
次に、図５（ｂ）に示すように、プローブピン基板１００の表面に導電性材料を堆積させてプローブピン１０６を形成する。プローブピン１０６の厚さは、約１０μｍであってよい。また、プローブピン１０６を形成する導電性材料は、アモルファス合金であること好ましい。具体的には、フォトリソグラフィ、エッチング、リフトオフ等により、プローブピン１０６を形成する。プローブピン基板１００の表面にプローブピン１０６のパターンを有するレジストを形成する。プローブピン１０６を形成すべき領域のレジストを除去した後、例えばスパッタ法により導電性材料を堆積させてプローブピン１０６を形成する。
【００３８】
次に、図５（ｃ）に示すように、プローブピン１０６における、プローブピン基板１００との接触位置より先端側の位置に、配線基板１１２上の配線１１４とプローブピン１０６とを電気的に接続するバンプ１０８を形成する。バンプ１０８の厚さは、約２０μｍであってよい。また、プローブピン１０６の延伸方向におけるバンプ１０８の長さは、約２００μｍであってよい。また、バンプ１０８は、例えば金等の金属であることが好ましい。具体的には、バンプボンダによりバンプ１０８を形成してもよいし、鍍金によりバンプ１０８を形成してもよい。
【００３９】
図６は、プローブピン湾曲段階及びプローブピン基板除去段階の一例を示す。プローブピン湾曲段階では、プローブピン１０６をプローブピン基板１００の方向に湾曲させ、プローブピン基板除去段階では、プローブピン湾曲段階の後、プローブピン基板１００の一部を除去する。
【００４０】
まず、図６（ａ）に示すように、溝部１０２を含む部分のプローブピン基板１００を除去し、プローブピン基板１００に貫通孔１１０を形成する。具体的には、プローブピン基板１００の裏面から、例えば誘電結合型プラズマエッチング（ＩＣＰ）、ウェット異方性エッチング等のエッチングにより貫通孔１１０を形成する。
【００４１】
次に、図６（ｂ）に示すように、プローブピン１０６をプローブピン基板１００の方向に湾曲させる。具体的には、プローブピン１０６がアモルファス合金で形成される場合、アモルファス合金が過冷却液体域となるように加熱する。そして、押圧治具を貫通孔１１０を挿入し、プローブピン１０６を押圧して湾曲させる。
【００４２】
次に、図６（ｃ）に示すように、プローブピン基板１００の一部を除去することにより、プローブピン１０６においてプローブピン基板１００に離間した部分を形成する。プローブピン１０６におけるプローブピン基板１００との接触位置とバンプ１０８との接触位置との間に、プローブピン基板１００と離間した部分を形成することが好ましい。即ち、プローブピン１０６の先端から、バンプ１０８が形成される位置より遠い位置まで、プローブピン基板１００とプローブピン１０６とが離間することが好ましい。
【００４３】
本例に係るプローブカードの製造方法によれば、犠牲層１０４のパターンを有するレジストを形成する工程、犠牲層１０４を堆積する工程等を削減することができ、プローブカードの製造に要する時間を低減させることができる。
【００４４】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４５】
【発明の効果】
上記説明から明らかなように、本発明によれば、歩留りを向上することができるプローブカードの製造方法を提供できる。
【図面の簡単な説明】
【図１】プローブピン形成段階及びバンプ形成段階の一例を示す図である。
【図２】プローブピン湾曲段階及び犠牲層除去段階の一例を示す図である。
【図３】プローブピン接合段階及びプローブピン切断段階の一例を示す図である。
【図４】切断部形成段階の一例を示す図である。
【図５】プローブピン形成段階及びバンプ形成段階の一例を示す図である。
【図６】プローブピン湾曲段階及びプローブピン基板除去段階の一例を示す図である。
【符号の説明】
１００ プローブピン基板
１０２ 溝部
１０４ 犠牲層
１０６ プローブピン
１０８ バンプ
１１０ 貫通孔
１１２ 配線基板
１１４ 配線
１１６ 切断部
Claims (14)
- 試験装置と被試験デバイスとを電気的に接続し、前記試験装置と前記被試験デバイスとの間で信号の伝送を行わしめるプローブカードの製造方法であって、
プローブピンの一部をプローブピン基板から離間させて、前記プローブピン基板に前記プローブピンを形成するプローブピン形成段階と、
前記プローブピン基板に保持された前記プローブピンを配線基板に接合するプローブピン接合段階と、
前記プローブピン基板を前記配線基板の方向に押圧することで、前記プローブピンの前記プローブピン基板に離間した部分にストレスをかけて前記離間した部分を切断することにより前記プローブピンから前記プローブピン基板を離脱させるプローブピン切断段階と
を備えることを特徴とする製造方法。 - 前記プローブピン形成段階は、
前記プローブピン基板の表面の一部に犠牲層を堆積させる犠牲層堆積段階と、
前記プローブピン基板の表面から前記犠牲層の表面まで導電性材料堆積させて前記プローブピンを形成する導電性材料堆積段階と、
前記犠牲層を除去することにより、前記プローブピンにおいて前記プローブピン基板に離間した部分を形成する犠牲層除去段階と
を有し、
前記プローブピン切断段階は、前記プローブピンの前記プローブピン基板に離間した部分にストレスをかけて前記離間した部分を切断する段階を有することを特徴とする請求項１に記載の製造方法。 - 前記プローブピンにおける、前記プローブピン基板との接触位置より先端側の位置に、前記配線基板上の配線と前記プローブピンとを電気的に接続するバンプを形成するバンプ形成段階をさらに備え、
前記犠牲層除去段階は、前記犠牲層を除去することにより、前記プローブピンにおける前記プローブピン基板との接触位置と前記バンプとの接触位置との間に、前記プローブピン基板と離間した部分を形成する段階を含むことを特徴とする請求項２に記載の製造方法。 - 前記プローブピンを前記プローブピン基板の方向に湾曲させるプローブピン湾曲段階をさらに備え、
前記犠牲層除去段階は、前記プローブピン湾曲段階の後、前記犠牲層を除去する段階を含むことを特徴とする請求項２または３に記載の製造方法。 - 前記プローブピン形成段階は、
前記プローブピン基板の表面に導電性材料を堆積させて前記プローブピンを形成する導電性材料堆積段階と、
前記プローブピン基板の一部を除去し、前記プローブピンにおいて前記プローブピン基板に離間した部分を形成するプローブピン基板除去段階と
を有し、
前記プローブピン切断段階は、前記プローブピンの前記プローブピン基板に離間した部分にストレスをかけて前記離間した部分を切断する段階を有することを特徴とする請求項１に記載の製造方法。 - 前記プローブピン形成段階は、前記プローブピンの前記プローブピン基板に離間した部分の延伸方向に略垂直な断面の面積が、前記離間した部分の他の部分の断面の面積より小さい切断部を形成する切断部形成段階を有し、
前記プローブピン切断段階は、前記プローブピンを前記切断部で切断する段階を有することを特徴とする請求項１から５のいずれかに記載の製造方法。 - 前記切断部形成段階は、前記プローブピンの他の部分より幅が狭い前記切断部を形成する段階を有することを特徴とする請求項６に記載の製造方法。
- プローブピンを配線基板に接続する接続方法であって、
プローブピンの一部をプローブピン基板から離間させて、前記プローブピン基板に前記プローブピンを形成するプローブピン形成段階と、
前記プローブピン基板に保持された前記プローブピンを配線基板に接合するプローブピン接合段階と、
前記プローブピン基板を前記配線基板の方向に押圧することで、前記プローブピンの前記プローブピン基板に離間した部分にストレスをかけて前記離間した部分を切断することにより前記プローブピンから前記プローブピン基板を離脱させるプローブピン切断段階と
を備えることを特徴とする接続方法。 - 前記プローブピン形成段階は、
前記プローブピン基板の表面の一部に犠牲層を堆積させる犠牲層堆積段階と、
前記プローブピン基板の表面から前記犠牲層の表面まで導電性材料堆積させて前記プローブピンを形成する導電性材料堆積段階と、
前記犠牲層を除去することにより、前記プローブピンにおいて前記プローブピン基板に離間した部分を形成する犠牲層除去段階と
を有し、
前記プローブピン切断段階は、前記プローブピンの前記プローブピン基板に離間した部分にストレスをかけて前記離間した部分を切断する段階を有することを特徴とする請求項８に記載の接続方法。 - 前記プローブピンにおける、前記プローブピン基板との接触位置より先端側の位置に、前記配線基板上の配線と前記プローブピンとを電気的に接続するバンプを形成するバンプ形成段階をさらに備え、
前記犠牲層除去段階は、前記犠牲層を除去することにより、前記プローブピンにおける前記プローブピン基板との接触位置と前記バンプとの接触位置との間に、前記プローブピン基板と離間した部分を形成する段階を含むことを特徴とする請求項９に記載の接続方法。 - 前記プローブピンを前記プローブピン基板の方向に湾曲させるプローブピン湾曲段階をさらに備え、
前記犠牲層除去段階は、前記プローブピン湾曲段階の後、前記犠牲層を除去する段階を含むことを特徴とする請求項９又は１０に記載の接続方法。 - 前記プローブピン形成段階は、
前記プローブピン基板の表面に導電性材料を堆積させて前記プローブピンを形成する導電性材料堆積段階と、
前記プローブピン基板の一部を除去し、前記プローブピンにおいて前記プローブピン基板に離間した部分を形成するプローブピン基板除去段階と
を有し、
前記プローブピン切断段階は、前記プローブピンの前記プローブピン基板に離間した部分にストレスをかけて前記離間した部分を切断する段階を有することを特徴とする請求項８に記載の接続方法。 - 前記プローブピン形成段階は、前記プローブピンの前記プローブピン基板に離間した部分の延伸方向に略垂直な断面の面積が、前記離間した部分の他の部分の断面の面積より小さい切断部を形成する切断部形成段階を有し、
前記プローブピン切断段階は、前記プローブピンを前記切断部で切断する段階を有することを特徴とする請求項８から１２のいずれかに記載の接続方法。 - 前記切断部形成段階は、前記プローブピンの他の部分より幅が狭い前記切断部を形成する段階を有することを特徴とする請求項１３に記載の接続方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351763A JP4217468B2 (ja) | 2002-12-03 | 2002-12-03 | プローブピンの配線基板への接続方法、及びプローブカードの製造方法 |
| US11/142,806 US7325304B2 (en) | 2002-12-03 | 2005-06-01 | Method of connecting probe pin to circuit board and method of manufacturing probe card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351763A JP4217468B2 (ja) | 2002-12-03 | 2002-12-03 | プローブピンの配線基板への接続方法、及びプローブカードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004184237A JP2004184237A (ja) | 2004-07-02 |
| JP4217468B2 true JP4217468B2 (ja) | 2009-02-04 |
Family
ID=32753584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351763A Expired - Fee Related JP4217468B2 (ja) | 2002-12-03 | 2002-12-03 | プローブピンの配線基板への接続方法、及びプローブカードの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7325304B2 (ja) |
| JP (1) | JP4217468B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006000059T5 (de) * | 2006-01-30 | 2008-12-11 | Advantest Corp. | Prüfkarte und Verfahren zur Herstellung und Reparatur derselben |
| KR100749735B1 (ko) | 2006-06-07 | 2007-08-16 | 주식회사 파이컴 | 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법 |
| JP5096737B2 (ja) * | 2006-12-14 | 2012-12-12 | 株式会社日本マイクロニクス | プローブおよびその製造方法 |
| JP4916893B2 (ja) * | 2007-01-05 | 2012-04-18 | 株式会社日本マイクロニクス | プローブの製造方法 |
| JP4916903B2 (ja) * | 2007-02-06 | 2012-04-18 | 株式会社日本マイクロニクス | プローブの製造方法 |
| JP5625209B2 (ja) * | 2007-09-12 | 2014-11-19 | 日本電子材料株式会社 | 交換用プローブ |
| JP5273841B2 (ja) * | 2007-09-12 | 2013-08-28 | 日本電子材料株式会社 | プローブ実装方法 |
| JP5487050B2 (ja) * | 2010-08-19 | 2014-05-07 | 株式会社日本マイクロニクス | プローブカードの製造方法 |
| JP2012042330A (ja) * | 2010-08-19 | 2012-03-01 | Micronics Japan Co Ltd | プローブカードの製造方法 |
| JP5947647B2 (ja) * | 2012-07-25 | 2016-07-06 | 株式会社日本マイクロニクス | プローブカード、及び検査装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829128A (en) * | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
| JPH01287484A (ja) | 1988-05-16 | 1989-11-20 | Hitachi Ltd | プローブヘッド及びその製造方法とそれを用いた半導体ｌｓｉ検査装置 |
| US7073254B2 (en) * | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
| JP2002277485A (ja) | 2001-03-19 | 2002-09-25 | Akira Shimokawabe | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 |
| JP2002343478A (ja) * | 2001-05-16 | 2002-11-29 | Tyco Electronics Amp Kk | 電気コンタクトおよびそれを用いた電気接続部材 |
| JP2002350465A (ja) * | 2001-05-28 | 2002-12-04 | Advantest Corp | プローブピンの製造方法、プローブカードの製造方法 |
-
2002
- 2002-12-03 JP JP2002351763A patent/JP4217468B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-01 US US11/142,806 patent/US7325304B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050258847A1 (en) | 2005-11-24 |
| JP2004184237A (ja) | 2004-07-02 |
| US7325304B2 (en) | 2008-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6651325B2 (en) | Method for forming cantilever beam probe card and probe card formed | |
| KR100306412B1 (ko) | 범프구조체,이방성도전막및범프구조체제조방법 | |
| JP4217468B2 (ja) | プローブピンの配線基板への接続方法、及びプローブカードの製造方法 | |
| KR940004246B1 (ko) | Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프 | |
| JP5297200B2 (ja) | プローブボンディング方法及びこれを用いるプローブカードの製造方法 | |
| JP3382340B2 (ja) | 半導体素子のバンプ形成方法 | |
| US7410590B2 (en) | Transferable micro spring structure | |
| US20030075798A1 (en) | Transcribing original substrate for a wiring pattern | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| US20040154165A1 (en) | Method for manufacturing a probe pin and a probe card | |
| JP3698223B2 (ja) | 半導体装置の製造方法 | |
| JP2002277485A (ja) | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 | |
| JP5878719B2 (ja) | 同一箇所から分離可能なカンチレバー型プローブ | |
| KR100749592B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20080073841A (ko) | 프로브 헤드 및 그 제조방법 | |
| KR20080053778A (ko) | 프로브의 탐침 및 프로브의 제조방법 | |
| US6060341A (en) | Method of making an electronic package | |
| JP4077666B2 (ja) | コンタクトプローブの製造方法 | |
| KR100815494B1 (ko) | 프로브 카드 및 그 제조 방법, 및 프로브 카드의 리페어방법 | |
| WO2007086144A1 (ja) | プローブカードおよびその製造方法、ならびにプローブカードのリペア方法 | |
| JP2614171B2 (ja) | 多列コンタクトピンおよびその製造方法 | |
| KR100806383B1 (ko) | 프로브 카드 제조 방법 | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| KR20100084421A (ko) | 배선 기판 제조 방법 및 이를 포함하는 프로브 카드 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |