JP5297200B2 - プローブボンディング方法及びこれを用いるプローブカードの製造方法 - Google Patents

プローブボンディング方法及びこれを用いるプローブカードの製造方法 Download PDF

Info

Publication number
JP5297200B2
JP5297200B2 JP2008549435A JP2008549435A JP5297200B2 JP 5297200 B2 JP5297200 B2 JP 5297200B2 JP 2008549435 A JP2008549435 A JP 2008549435A JP 2008549435 A JP2008549435 A JP 2008549435A JP 5297200 B2 JP5297200 B2 JP 5297200B2
Authority
JP
Japan
Prior art keywords
layer pattern
wetting layer
solder paste
wetting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008549435A
Other languages
English (en)
Other versions
JP2009522573A (ja
Inventor
キム，キ−ジュン
ゾ，ヨン−フィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soulbrain ENG Co Ltd
Original Assignee
Phicom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phicom Corp filed Critical Phicom Corp
Publication of JP2009522573A publication Critical patent/JP2009522573A/ja
Application granted granted Critical
Publication of JP5297200B2 publication Critical patent/JP5297200B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明はプローブボンディング方法及びこれを用いるプローブカードの製造方法に係り、より詳細には検査の対象物に直接接触するプローブを多層回路基板にボンディングするためのプローブボンディング方法及びこれを用いるプローブカードの製造方法に関する。
プローブカード（ｐｒｏｂｅ ｃａｒｄ）は、半導体基板上に形成されたチップの電気的性能を検査するための装置である。即ち、プローブカードは、チップのパッドに接触してパッドに電気的信号を印加することで、印加された電気信号に対応する応答電気信号を感知してチップの正常作動の可否を決定する。
半導体素子が次第に高集積化するに連れて前記半導体素子の回路パターンも微細化する。プローブカードは、半導体素子の微細回路パターンの間隔に対応可能であるように製造すべきである。
一般的に、プローブカードは、多層回路基板上に形成されたバンプ層パターンに複数のプローブを半田ペーストでボンディングして製造される。半田ペーストの塗布は、ステンシルマスクを用いて半田ペーストを塗布するスクリーンプリンティング法を用いる。具体的には、スクリーンプリンティングでは、レーザー加工、エッチング、電気めっきなどを用いてステンシルマスクに所定のパターンを形成し、そのパターンを通じて半田ペーストを通過させることによって半田ペーストを塗布する。プローブカードを形成するための従来の方法の例は、特許文献１、特許文献２などに開示されている。
バンプ層パターンのピッチが小さい場合、半田ペーストの塗布可能なバンプ層パターンの面積も小さい。よって半田ペーストの塗布量が足りず、プローブとバンプ層パタンとの接着力が弱くなるおそれがある。
このような小さいピッチのバンプ層パターンに十分な量の半田ペーストを塗布するためには、小さいパターンが形成されたステンシルマスクの厚さを厚くする必要がある。しかしながら、パターンの大きさは小さく、ステンシルマスクの厚さは厚いので、半田ペーストがステンシルマスクを効果的に通過しないおそれがある。
よって、ステンシルマスクの厚さを厚くしてもバンプ層パターン上に塗布される半田ペーストが足りないおそれがある。また、高く形成された半田ペーストは、ボンディングしようとするプローブにかかる力によって広がり、その結果、半田ペーストが広がりつつ隣接するバンプ層パターンを互いに電気的に短絡するおそれがある。
よって、このように従来の方法の場合、プローブのボンディングに必要な量の半田ペーストが十分塗布されないおそれがある。一方、半田ペーストが十分塗布される場合には、プローブにかかる力によって隣接するバンプ層パターンが半田ペーストによって互いに電気的に短絡されるという問題点がある。
韓国公開特許第２００５−１０９３３１号明細書 韓国公開特許第２００４−８８９４７号明細書
本発明の目的は、半田ペーストを十分供給しかつ半田ペーストによるバンプ層パターンの短絡を防止できるプローブボンディング方法を提供することにある。
本発明の他の目的は、上述のプローブボンディング方法を用いるプローブカードの製造方法を提供することにある。
前記本発明の目的を達成するために本発明によるプローブボンディング方法は、多層回路基板の端子上にバンプ層パターンを形成する段階と、前記バンプ層パターン上に、半田ペーストに対する濡れ性を有する第１濡れ層パターン及び前記半田ペーストに対する濡れ性を有しない非濡れ層パターンを、その表面がそれぞれ露出するように形成する段階と、前記第１濡れ層パターン及び非濡れ層パターン上に前記半田ペーストを塗布する段階と、予め検査対象物と接触するチップが一つの面の端部に、第２濡れ層パターンが前記チップと反対側の面に形成された支持ビームを、前記第２濡れ層パターンを前記半田ペーストに面して、前記第１濡れ層パターン上に塗布された半田ペースト上に固定する段階と、前記非濡れ層パターン上に塗布された半田ペーストを前記第１濡れ層パターンと前記第２濡れ層パターンの間にリフローして接着層パターンを形成する段階と、を含み、前記第１濡れ層パターンは、半田ペーストに対する濡れ性を有する金属もしくは、濡れ性を有する第１金属と濡れ性を有しかつ非酸化性を有する第２金属の二重層を用い、電気メッキ、化学気相蒸着の一つ以上の手段で形成し、前記非濡れ層パターンは、酸化膜パターンであることを特徴とする。
本発明の他の実施例によると、前記第１濡れ層パターン及び非濡れ層パターンの形成時、前記バンプ層パターン上の第１領域に前記第１濡れ層パターンを形成し、かつ前記第１領域を除いた前記バンプ層パターン上の第２領域に前記非濡れ層パターンを形成できる。
本発明の更に他の実施例によると、前記第１濡れ層パターン及び非濡れ層パターンの形成時、前記バンプ層パターン上の全面に前記非濡れ層パターンを形成した後、前記非濡れ層パターン上の一部領域上に前記第１濡れ層パターンを形成できる。
本発明の更に他の実施例によると、前記金属は金（Ａｕ）、前記第１金属は銅（Ｃｕ）、前記第２金属は金（Ａｕ）であることを特徴とする。
前記本発明の更に他の目的を達成するために本発明によるプローブカードの製造方法は、多層回路基板を準備する段階と、前記多層回路基板の端子上にバンプ層パターンを形成し、前記バンプ層パターン上に、半田ペーストに対する濡れ性を有する第１濡れ層パターン及び前記半田ペーストに対する非濡れ性を有する非濡れ層パターンを、その表面がそれぞれ露出されるように形成する段階と、前記第１濡れ層パターン及び非濡れ層パターン上に前記半田ペーストを塗布する段階と、予め検査対象物と接触するチップが一つの面の端部に、第２濡れ層パターンが前記チップと反対側の面に形成された支持ビームを、前記第２濡れ層パターンを前記半田ペーストに面して、前記第１濡れ層パターン上に塗布された半田ペースト上に固定する段階と、前記非濡れ層パターン上に塗布された半田ペーストを前記第１濡れ層パターンと前記第２濡れ層パターンの間にリフローして接着層パターンを形成することにより、前記プローブを前記多層回路基板にボンディングする段階と、前記プローブがボンディングされた多層回路基板と印刷回路基板とが電気的に接続するように前記多層回路基板と印刷回路基板を組み立てる段階と、を含み、前記第１濡れ層パターンは、半田ペーストに対する濡れ性を有する金属もしくは、濡れ性を有する第１金属と濡れ性を有しかつ非酸化性を有する第２金属の二重層を用い、電気メッキ、化学気相蒸着の一つ以上の手段で形成し、前記非濡れ層パターンは、酸化膜パターンで形成することを特徴とする。
このように構成された本発明によると、前記半田ペーストが前記第１濡れ層パターン及び非濡れ層パターンにかけて塗布されるので、前記プローブボンディングに十分な量の半田ペーストを隣接するバンプ層パターンの短絡なしに塗布することができる。前記第１濡れ層パターンと非濡れ層パターンとの濡れ性の差を用いて前記半田ペーストを前記第１濡れパターンにリフローさせる。よって、前記半田ペーストは、前記プローブを十分ボンディングすることができる。
本発明が有する上記及びその外の特徴と長所は、添付した図面と連携してなされる以下の詳細な説明を参照すると、ただちに明らかになるであろう。
以下に説明する本発明の実施例は、ここに開示する発明の原理から逸脱しない範囲で多様に変形でき、それ故、本発明の範囲はこれらの特定の以下の実施例に限られず、むしろ、これらの実施例は、この開示を徹底的かつ完全なものとし、本発明の概念を当業者に十分に伝えるための例示手段として提供するものであって、本発明の範囲を制限するものではない、と理解されるべきである。
以下、添付する図面を参照しつつ、本発明の実施例を詳しく説明する。
図１〜６は、本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。
図７〜１２は、本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。
図１３は、本発明の第３実施例によるプローブカードを説明するための断面図である。
図１４は、図１３に示したプローブカードを製造する方法を説明するための工程フローチャートである。
［実施例１］
図１〜図６は、本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。
図１を参照すると、回路パターンが形成された多層回路基板１１０上に第１フォトレジスト膜を形成し、第１フォトレジスト膜を選択的に露光してバンプ層形成のための第１フォトレジスト膜パターン（図示せず）を形成する。第１フォトレジスト膜パターンは、多層回路基板１１０の表面の端子（図示せず）を露出し、その端子を覆うように第１フォトレジスト膜パターン上にバンプ層を形成する。
例えば、前記バンプ層は金属で形成できる。その金属の例としてはニッケル（Ｎｉ）をあげることができる。また、例えば、前記バンプ層は電気メッキ、化学気相蒸着（ＣＶＤ）などにより形成できる。
続いて、第１フォトレジストパターンの上部表面が露出されるように、前記バンプ層を化学機械的研磨（ＣＭＰ）、または、エッチバック方法で除去し、バンプ層パターン１２０を形成する。バンプ層パターン１２０は前記端子と接触している。例えば、バンプ層パターン１２０は、長軸方向の長さが短軸方向の長さに比べて相対的により長い長方形状とする。
図２を参照すると、第１フォトレジストパターン及びバンプ層パターン１２０上に第２フォトレジスト膜（図示せず）を形成し、第２フォトレジスト膜を選択的に露光して、第１濡れ層を形成するための第２フォトレジスト膜パターン（図示せず）を形成する。第２フォトレジスト膜パターンは、バンプ層パターン１２０の一部である第１領域を漏出させる。
バンプ層パターン１２０の第１領域を覆うように第２フォトレジスト膜パターン上に第１濡れ層（ｗｅｔｔｉｎｇ ｌａｙｅｒ、図示せず）を形成する。第１濡れ層は後述する半田ペースト１５０に対する濡れ性（ｗｅｔｔａｂｉｌｉｔｙ）が優れている。
かくして、第１濡れ層上に塗布される半田ペースト１５０は良く広がる。また、第１濡れ層は酸化が殆ど起こらない非酸化性を有する。例えば、第１濡れ層は金属で形成できる。
前記金属の例としては、濡れ性及び非酸化性を有する金（Ａｕ）をあげることができる。他の例として、第１濡れ層は濡れ性を有する第１金属及び非酸化性を有する第２金属の二重層で形成できる。
第１金属の例として、銅（Ｃｕ）をあげることができ、第２金属の例としては金（Ａｕ）をあげることができる。また、例えば、第１濡れ層は、電気メッキ、化学気相蒸着などにより形成できる。
続いて、第２フォトレジスト膜パターンの上部表面が露出されるように第１濡れ層を化学機械的研磨（ＣＭＰ）、または、エッチバック方法で除去し、第１濡れ層パターン１３０を形成する。第１濡れ層パターン１３０は、バンプ層パターン１２０上の第１領域にのみ形成される。その後、第１フォトレジスト膜パターン及び第２フォトレジスト膜パターンをアッシング及びストリッププロセスの双方又はいずれか一方を用いて除去する。
図３を参照すると、バンプ層パターン１２０のうち、上記第１濡れ層パターン１３０が形成された第１領域を除いた第２領域に非濡れ層パターン１４０を形成する。非濡れ層パターン１４０は半田ペースト１５０に対する濡れ性が低い。
かくして、非濡れ層パターン１４０上に塗布される半田ペースト１５０は良く広がらない。非濡れ層パターン１４０の例として酸化層をあげることができる。例えば、この酸化層は、半田層パターン１２０を熱酸化して形成できる。この熱酸化は、バンプ層パターン１２０を所定の温度で加熱した状態で、ソースガスを供給してなし得る。
他の例として、この酸化層は、バンプ層パターン１２０を湿式酸化して形成できる。この湿式酸化は、バンプ層パターン１２０に酸化溶液を供給してなし得る。その際、第１濡れ層パターン１３０が酸化性の殆どない物質を含むため、第１濡れ層パターン１３０上には、非濡れ層パターン１４０が形成されない。
図４を参照すると、半田ペースト１５０を第１濡れ層パターン１３０と非濡れ層パターン１４０に亘って連続的に塗布する。半田ペースト１５０はステンシルマスクを用いて塗布できる。半田ペースト１５０が第１濡れ層パターン１３０及び非濡れ層パターン１４０に亘って塗布され、第１濡れ層パターン１３０上及び非濡れ層パターン１４０上に形成されるバンプ層パターン１２０が上記のように長方形状であるので、半田ペースト１５０の塗布面積を相対的に広くとれる。
従って、充分な量の半田ペースト１５０を塗布できる。また、半田ペースト１５０の量を増やすために、ステンシルマスクの厚さを厚くする必要がなくなり、ステンシルマスクの厚さを薄くして半田ペースト１５０がステンシルマスクを容易に通過させることができる。
図５を参照すると、半田ペースト１５０に検査対象物と直接接触して検査するためのプローブ１６０をボンディングする。例えば、プローブ１６０は、カンチレバー形（ｃａｎｔｉｌｅｖｅｒ ｔｙｐｅ）のプローブであり得る。プローブ１６０は、支持ビーム１６２、（検査対象物との直接接触部となる）チップ１６４、及び第２濡れ層パターン１６６を含む。
支持ビーム１６２は、多層回路基板１１０と平行するように一端部が半田ペースト１５０に固定される。支持ビーム１６２は、第１濡れ層パターン１３０と非濡れ層パターン１４０上に塗布された半田ペースト１５０全体に亘って固定されても問題はないが、第１濡れ層パターン１３０上に塗布された半田ペースト１５０上に固定されることが望ましい。
チップ１６４は、支持ビーム１６２の他の端部に突出されて形成される。第２濡れ層パターン１６６は、半田ペースト１５０とボンディングされる支持ビーム１６２の表面に形成される。第２濡れ層パターン１６６は、第１濡れ層パターン１３０と対応するように位置される。第２濡れ層パターン１６６は、第１濡れ層パターン１３０と同様に濡れ性及び非酸化性を有する。
図６を参照すると、プローブ１６０がボンディングされた多層回路基板１１０を半田ペースト１５０がリフローされる温度まで加熱する。第１濡れ層パターン１３０の濡れ性が非濡れ層パターン１４０の濡れ性に比べて相対的に優れているので、半田ペースト１５０の表面張力により非濡れ層パターン１４０上に位置する半田ペースト１５０が第１濡れ層パターン１３０上にリフローされる。
また、第１濡れ層パターン１３０と対応する半田ペースト１５０上に第２濡れ層パターン１６６に位置しているので、非濡れ層パターン１４０上に位置する半田ペースト１５０が第１濡れ層パターン１３０上にさらに容易にリフローされる。第１濡れ層パターン１３０と第２濡れ層パターン１６６との間にリフローされた半田ペースト１５０は、硬化されて接着層１７０を形成する。
第１濡れ層パターン１３０の縁及び第２濡れ層パターン１６６の縁に沿って各々のフィレット（ｆｉｌｌｅｔ）が形成される。第１濡れ層パターン１３０の縁に沿って形成されたフィレットを除くと、接着層１７０の面積は第１濡れ層パターン１３０の面積と実質的に同一である。従って、接着層１７０を形成する際に充分な量の半田ペースト１４０が使用されるので、接着層１７０はプローブ１６０を安定的に固定できる。
上記のように本発明のプローブボンディング方法は、隣接するバンプ層パターン１２０が微細なピッチを有する場合に半田ペースト１４０により短絡段落されるのを防止でき、かつ、バンプ層パターン１２０にプローブ１６０を充分な接着力を有するようにボンディングできる。
［実施例２］
図７〜図１２は、本発明の第２実施例によるプローブボンディング方法を説明する断面図である。
図７を参照すると、回路パターンが形成された多層回路基板２１０上に第１フォトレジスト膜を形成し、第１フォトレジスト膜を選択的に露光して、バンプ層形成のための第１フォトレジストパターン（図示せず）を形成する。第１フォトレジスト膜パターンは多層回路基板２１０の表面の端子（図示せず）を露出し、その端子を覆うように第１フォトレジスト膜パターン上にバンプ層を形成する。
例えば、前記バンプ層は金属で形成できる。その金属の例としてはニッケルをあげることができる。また、例えば、前記バンプ層は電気メッキ、化学気相蒸着などにより形成できる。
続いて、第１フォトレジストパターンの上部表面が露出されるように、前記バンプ層を化学機械的研磨ＣＭＰ、または、エッチバック方法をもって除去してバンプ層パターン２２０を形成する。バンプ層パターン２２０は、前記端子と接触している。その後、第１フォトレジスト膜パターンをアッシング及び／又はストリップを用いて除去する。
図８を参照すると、バンプ層パターン２２０上に非濡れ層パターン２３０を形成する。非濡れ層パターン２３０は、半田ペースト２５０に対する濡れ性が低い落ちる。かくして、非濡れ層パターン２３０上に塗布される半田ペースト２５０は良く広がらない。非濡れ層パターン２３０の例としては酸化層をあげることができる。例えば、この酸化層は、バンプ層パターン２２０を熱酸化、または、湿式酸化して形成できる。
図９を参照すると、多層回路基板２１０及びバンプ層パターン２２０上の酸化膜上に第２フォトレジスト膜を形成し、第２フォトレジスト膜を選択的に露光して、第１濡れ層形成のための第２フォトレジスト膜パターン（図示せず）を形成する。第２フォトレジスト膜パターンは、非濡れ層パターン２３０の一部である第１領域を露出させる。
第２フォトレジスト膜パターンをエッチングマスクで非濡れ層パターン２３０の第１領域をエッチングしてバンプ層パターン２２０の一部を露出させる。例えば、非濡れ層パターン２３０の第１領域は、湿式エッチング工程によりエッチングできる。
露出されたバンプ層パターン２２０を覆うように、第２フォトレジスト膜パターン上に第１濡れ層（ａ ｆｉｒｓｔ ｗｅｔｔｉｎｇ ｌａｙｅｒ、図示せず）を形成する。第１濡れ層は後述する半田ペースト２５０に対して濡れ性（ｗｅｔｔａｂｉｌｉｔｙ）に優れている。かくして、第１濡れ層上に塗布される半田ペースト２５０は良く広がる。また、第１濡れ層は自然酸化が殆ど起こらない非酸化性も有する。
例えば、第１濡れ層は金属で形成できる。前記金属の例としては、濡れ性及び非酸化性を有する金（Ａｕ）をあげることができる。他の例としては、第１濡れ層は濡れ性を有する第１金属及び非酸化性を有する第２金属の二重層で形成できる。
第１金属の例としては銅（Ｃｕ）をあげることができ、第２金属の例としては、金（Ａｕ）をあげることができる。また、例えば、第１濡れ層は、電気メッキ、化学気相蒸着などにより形成できる。
続いて、第２フォトレジスト膜パターンの上部表面が露出されるように第１濡れ層を化学機械的研磨（ＣＭＰ）またはエッチバック方法をもって除去して第１濡れ層パターン２４０を形成する。第１濡れ層パターン２４０は、バンプ層パターン２２０上の一部領域にのみ形成される。その後、第２フォトレジスト膜パターンをアッシング及び／又はストリップを用いて除去する。
図１０〜図１２を参照すると、半田ペースト２５０を第１濡れ層パターン２４０と非濡れ層パターン２３０に亘って連続的に塗布する。次に、半田ペースト２５０に検査対象物と直接接触し、検査するためのプローブ２６０をボンディングする。その後、非濡れ層パターン２３０上の半田ペースト２５０が第１濡れ層パターン２４０上に移動するように半田ペースト２５０をリフローさせ、第１濡れ層パターン２４０と第２濡れ層パターン２６６との間に接着層２７０を形成する。
そして、図１０〜図１２に対する具体的な説明は、図４〜図６に図示された第１実施例によるプローブボンディング方法と実質的に同一であるため省略する。
［実施例３］
図１３は、本発明の第３実施例によるプローブカードを説明するための断面図である。
図１３を参照すると、プローブカード３００は、印刷回路基板（ＰＣＢ）３１０、多層回路基板３２０、プローブ３３０、インターフェイスピン（ｉｎｔｅｒｆａｃｅ ｐｉｎ）３４０、上部固定板３５０、下部固定板３６０、及び締結部材３７０を含む。
印刷回路基板３１０は、多層回路基板３２０の内部回路及び印刷回路基板３１０の内部回路を接続するための貫通ホールを有する。
多層回路基板３２０は、印刷回路基板３１０の下面から離隔され、印刷回路基板３１０と実質的に平行に配置される。プローブ３３０は、多層回路基板３２０の下面に電気的に接続される。
インターフェイスピン３４０は印刷回路基板３１０の貫通ホールに挿入される。インターフェイスピン３４０は弾性材質を有し、印刷回路基板３１０と多層回路基板３２０とを電気的に接続し、ポゴピン（ｐｏｇｏ ｐｉｎ）を含む。インターフェイスピン３４０はポゴピン内部に弾性体を具備する。従って、ポゴピンは、印刷回路基板３１０と多層回路基板３２０との間の間隔を調節できる。
上部固定板３５０及び下部固定板３６０は、印刷回路基板３１０の上部及び多層回路基板３２０の下部に各々配置される。締結部材３７０は、上部固定板３５０及び下部固定板３６０を締結する。従って、印刷回路基板３１０と多層回路基板３２０は離隔した状態で固定される。
そして、プローブ３３０、多層回路基板３２０内の回路、インターフェイスピン３４０、及び印刷回路基板３１０内の回路は、互いに電気的に接続される。
図１４は、図１３に図示されたプローブカードを製造する方法を説明するための工程フローチャートである。
図１４を参照すると、内部に回路を有する多層回路基板３２０を準備する（Ｓ４１０）。
多層回路基板３２０上に（複数の）プローブ３３０をボンディングする（Ｓ４２０）。プローブ３３０は多層回路基板３２０の端子上に配置される。
プローブ３３０のボンディング方法は図１〜図６、又は、図７〜図１２に図示したプローブボンディング方法と実質的に同一であるので、これに対する具体的な説明は省略する。
その後、多層回路を有する印刷回路基板３１０の貫通ホールにインターフェイスピン３４０を挿入する。インターフェイスピン３４０が挿入された印刷回路基板３１０の下部に、プローブ３３０がボンディングされた多層回路基板３２０をインターフェイスピン３４０と電気的に接続されるように位置させる。次に、印刷回路基板３１０の上部に上部固定板３５０を位置させ、多層回路基板３２０の下部に下部固定板３６０を位置させた状態で上部固定板３５０と下部固定板３６０を締結部材３７０で締結する。印刷回路基板３１０と多層回路基板３２０が離隔された状態で固定される（Ｓ４３０）。
上述のように、本発明の望ましい実施例によると、バンプ層パターン上に形成された第１濡れ層パターン及び非濡れ層パターンに亘って連続的に半田ペーストを塗布することで、半田ペーストによるバンプ層パターンの短絡落を防ぎながら、プローブボンディングに必要な半田ペーストを充分に提供できる。
また、半田ペーストを濡れ層パターン上にリフローさせて充分な接着力を有する接着層パターンを形成できる。よって、微細な線幅の半導体素子の正確な検査に適したプローブカードを製造できる。
本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第１実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第２実施例によるプローブボンディング方法を説明するための断面図である。 本発明の第３実施例によるプローブカードを説明するための断面図である。 図１３に示したプローブカードを製造する方法を説明するための工程フローチャートである。
符号の説明
１１０、２１０ 多層回路基板
１２０、２２０ バンプ層パターン
１３０、２４０ 第１濡れ層パターン
１４０、２３０ 非濡れ層パターン
１５０、２５０ 半田ペースト
１６０、２６０ プローブ
１６２、２６２ 支持ビーム
１６４、２６４ チップ
１６６、２６６ 第２濡れ層パターン
１７０、２７０ 接着層
３００ プローブカード
３１０ 印刷回路基板
３２０ 多層回路基板
３３０ プローブ
３４０ インターフェイスピン
３５０、３６０ 上部、下部固定板
３７０ 締結部材

Claims (7)

  1. 多層回路基板の端子上にバンプ層パターンを形成する段階と、
    前記バンプ層パターン上に、半田ペーストに対する濡れ性を有する第１濡れ層パターン及び前記半田ペーストに対する濡れ性を有しない非濡れ層パターンを、その表面がそれぞれ露出するように形成する段階と、
    前記第１濡れ層パターン及び非濡れ層パターン上に前記半田ペーストを塗布する段階と、
    予め検査対象物と接触するチップが一つの面の端部に、第２濡れ層パターンが前記チップと反対側の面に形成された支持ビームを、前記第２濡れ層パターンを前記半田ペーストに面して、前記第１濡れ層パターン上に塗布された半田ペースト上に固定する段階と、
    前記非濡れ層パターン上に塗布された半田ペーストを前記第１濡れ層パターンと前記第２濡れ層パターンの間にリフローして接着層パターンを形成する段階と、を含み、
    前記第１濡れ層パターンは、半田ペーストに対する濡れ性を有する金属もしくは、濡れ性を有する第１金属と濡れ性を有しかつ非酸化性を有する第２金属の二重層を用い、電気メッキ、化学気相蒸着の一つ以上の手段で形成し、
    前記非濡れ層パターンは、酸化膜パターンであることを特徴とするプローブボンディング方法。
  2. 前記第１濡れ層パターン及び非濡れ層パターンの形成時、前記バンプ層パターン上の第１領域に前記第１濡れ層パターンを形成し、かつ前記第１領域を除いた前記バンプ層パターン上の第２領域に前記非濡れ層パターンを形成することを特徴とする請求項１に記載のプローブボンディング方法。
  3. 前記第１濡れ層パターン及び非濡れ層パターンの形成時、前記バンプ層パターン上の全面に前記非濡れ層パターンを形成した後、前記非濡れ層パターン上の一部領域上に前記第１濡れ層パターンを形成することを特徴とする請求項１に記載のプローブボンディング方法。
  4. 前記金属は金（Ａｕ）、前記第１金属は銅（Ｃｕ）、前記第２金属は金（Ａｕ）であることを特徴とする請求項１に記載のプローブボンディング方法。
  5. 前記非濡れ性パターンは、前記バンプ層パターンを熱酸化して形成することを特徴とする請求項１に記載のプローブボンディング方法。
  6. 前記非濡れ性パターンは、前記バンプ層パターンを湿式酸化して形成することを特徴とする請求項１に記載のプローブボンディング方法。
  7. 多層回路基板を準備する段階と、
    前記多層回路基板の端子上にバンプ層パターンを形成し、前記バンプ層パターン上に、
    半田ペーストに対する濡れ性を有する第１濡れ層パターン及び前記半田ペーストに対する
    非濡れ性を有する非濡れ層パターンを、その表面がそれぞれ露出されるように形成する段
    階と、
    前記第１濡れ層パターン及び非濡れ層パターン上に前記半田ペーストを塗布する段階と
    、
    予め検査対象物と接触するチップが一つの面の端部に、第２濡れ層パターンが前記チッ
    プと反対側の面に形成された支持ビームを、前記第２濡れ層パターンを前記半田ペースト
    に面して、前記第１濡れ層パターン上に塗布された半田ペースト
    上に固定する段階と、
    前記非濡れ層パターン上に塗布された半田ペーストを前記第１濡れ層パターンと前記第
    ２濡れ層パターンの間にリフローして接着層パターンを形成することにより、前記プロー
    ブを前記多層回路基板にボンディングする段階と、
    前記プローブがボンディングされた多層回路基板と印刷回路基板とが電気的に接続する
    ように前記多層回路基板と印刷回路基板を組み立てる段階と、を含み、
    前記第１濡れ層パターンは、半田ペーストに対する濡れ性を有する金属もしくは、濡れ
    性を有する第１金属と濡れ性を有しかつ非酸化性を有する第２金属の二重層を用い、電気
    メッキ、化学気相蒸着の一つ以上の手段で形成し、前記非濡れ層パターンは、酸化膜パタ
    ーンで形成することを特徴とするプローブカードの製造方法。
JP2008549435A 2006-04-17 2007-03-19 プローブボンディング方法及びこれを用いるプローブカードの製造方法 Expired - Fee Related JP5297200B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060034597A KR100716434B1 (ko) 2006-04-17 2006-04-17 프로브 본딩 방법 및 프로브 카드 제조 방법
KR10-2006-0034597 2006-04-17
PCT/KR2007/001322 WO2007119930A1 (en) 2006-04-17 2007-03-19 Method of bonding probes and method of manufacturing a probe card using the same

Publications (2)

Publication Number Publication Date
JP2009522573A JP2009522573A (ja) 2009-06-11
JP5297200B2 true JP5297200B2 (ja) 2013-09-25

Family

ID=38270251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549435A Expired - Fee Related JP5297200B2 (ja) 2006-04-17 2007-03-19 プローブボンディング方法及びこれを用いるプローブカードの製造方法

Country Status (7)

Country Link
US (1) US7886957B2 (ja)
JP (1) JP5297200B2 (ja)
KR (1) KR100716434B1 (ja)
CN (1) CN100592487C (ja)
DE (1) DE112007000256T5 (ja)
TW (1) TWI323786B (ja)
WO (1) WO2007119930A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839366B1 (ko) 2015-08-04 2018-03-19 크루셜머신즈 주식회사 프로브핀 본딩 장치용 본딩유닛

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197257A (ja) * 2009-02-26 2010-09-09 Kyocera Corp プローブカード及びプローブカードの製造方法
KR101127117B1 (ko) 2010-06-11 2012-03-22 성균관대학교산학협력단 프로브 유닛 및 이를 제조하는 방법
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder
CN108702862B (zh) * 2016-02-19 2021-03-09 爱法组装材料公司 具有选择性集成焊料的rf屏蔽件
TWI603088B (zh) * 2016-07-25 2017-10-21 Mpi Inc Probe module with cantilever MEMS probe and its manufacturing method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
DE19542043A1 (de) * 1995-01-31 1996-08-01 Hewlett Packard Co Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5742483A (en) * 1996-04-10 1998-04-21 International Business Machines Corporation Method for producing circuit board assemblies using surface mount components with finely spaced leads
JPH10294318A (ja) * 1997-04-18 1998-11-04 Toshiba Corp 電子部品
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
AU5283399A (en) * 1998-07-15 2000-02-07 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for transferring solder to a device and/or testing the device
US6552555B1 (en) * 1998-11-19 2003-04-22 Custom One Design, Inc. Integrated circuit testing apparatus
JP3294811B2 (ja) * 1999-01-22 2002-06-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
JP2001135664A (ja) 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6635511B2 (en) * 2001-01-18 2003-10-21 Agilent Technologies, Inc. Integrated ball grid array-pin grid array-flex circuit interposing probe assembly
JPWO2002063681A1 (ja) * 2001-02-08 2004-06-10 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法
US6593545B1 (en) * 2001-08-13 2003-07-15 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package fabrication method
WO2004003551A1 (ja) * 2002-06-28 2004-01-08 Canon Kabushiki Kaisha プローブ担体､プローブ担体の作成方法及びプローブ担体の評価方法及びそれを用いた標的核酸の検出方法
KR20040088947A (ko) 2003-04-14 2004-10-20 원철호 프로브 니들, 프로브 니들의 제조 방법 및 프로브 카드
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
KR20050109331A (ko) 2004-05-13 2005-11-21 매그나칩 반도체 유한회사 프로브 카드
US7393773B2 (en) * 2004-07-28 2008-07-01 Sv Probe Pte Ltd. Method and apparatus for producing co-planar bonding pads on a substrate
US7456092B2 (en) * 2004-10-07 2008-11-25 Palo Alto Research Center Incorporated Self-releasing spring structures and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839366B1 (ko) 2015-08-04 2018-03-19 크루셜머신즈 주식회사 프로브핀 본딩 장치용 본딩유닛

Also Published As

Publication number Publication date
WO2007119930A1 (en) 2007-10-25
TWI323786B (en) 2010-04-21
CN101366108A (zh) 2009-02-11
TW200741214A (en) 2007-11-01
CN100592487C (zh) 2010-02-24
US20080290139A1 (en) 2008-11-27
US7886957B2 (en) 2011-02-15
KR100716434B1 (ko) 2007-05-10
JP2009522573A (ja) 2009-06-11
DE112007000256T5 (de) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5297200B2 (ja) プローブボンディング方法及びこれを用いるプローブカードの製造方法
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
TW200937547A (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
US7504839B2 (en) Flexible circuit with micro-sized probe tips and a method of making the same
KR100906497B1 (ko) 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
JP2004184237A (ja) プローブピンの配線基板への接続方法、及びプローブカードの製造方法
JPH05267393A (ja) 半導体装置及びその製造方法
JP2001127256A (ja) 半導体装置
JP2002277485A (ja) プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法
JP2005026561A (ja) フレキシブル基板及びその接続方法
KR100977166B1 (ko) 니들형 탐침 제조 방법
JP2005209419A (ja) 電子部品用接続端子、コネクタおよびその製造方法
JP2016224026A (ja) プローブ基板及びその製造方法
JP3867455B2 (ja) フレキシブル配線基板
JP4359193B2 (ja) スパイラルコンタクタおよびその製造方法
KR20060128655A (ko) 반도체 장치 및 그 제조방법
JP3902438B2 (ja) コンタクトプローブ及びその製造方法
JPH10221371A (ja) コンタクトプローブおよびその製造方法と前記コンタクトプローブを備えたプローブ装置
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
JP2001194387A (ja) コンタクトプローブおよびその製造方法
JP2002257896A (ja) コンタクトプローブ及びプローブ装置
KR20100084421A (ko) 배선 기판 제조 방법 및 이를 포함하는 프로브 카드 제조 방법
JP2005164480A (ja) プローブカード及びその製造方法
JP2011501185A (ja) 電気検査装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees