KR101127117B1

KR101127117B1 - 프로브 유닛 및 이를 제조하는 방법

Info

Publication number: KR101127117B1
Application number: KR1020100055384A
Authority: KR
Inventors: 박재문; 서수정
Original assignee: 성균관대학교산학협력단
Priority date: 2010-06-11
Filing date: 2010-06-11
Publication date: 2012-03-22
Also published as: KR20110135574A

Abstract

프로브 유닛 제조 방법은 (a) 제 1 기판의 일면에 연결 범프(bump)를 돌출 형성하는 단계, (b) 제 2 기판의 일면에 하나 이상의 금속 패턴 및 상기 금속 패턴과 인접하는 연결 관통구를 각 금속 패턴별로 형성하는 단계, (c) 연결 관통구의 일측에 연결 범프를 삽입하고, 연결 관통구의 타측에 탐침부를 삽입하여 제 1 기판 및 탐침부를 제 2 기판에 접합시키는 단계 및 (d) 제 2 기판에 형성된 금속 패턴에 PCB(Printed Circuit Board )부를 부착하는 단계를 포함한다.

Description

프로브 유닛 및 이를 제조하는 방법{PROBE UNIT AND METHOD FOR FABRICATING THE SAME}

본 발명은 프로브 유닛 및 이를 제조하는 방법에 관한 것이다.

LCD(Liquid Crystal Display) 생산공정은 디스플레이 패널을 제작하는 셀(cell) 공정과, 드라이버(driver), 백 라이트(back light), 도광판 및 편광판을 셀 공정에서 생산된 디스플레이 패널과 조립하여 완제품을 만드는 모듈(module) 조립 공정으로 대별된다.

여기서, 디스플레이 패널은 소스 전극 및 게이트 전극이 각각 형성되어 있는 면을 기판 상에 마주 대하도록 배치한 화상 표시 장치로서, 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 전기장을 발생시키고, 발생된 전기장에 의해 액정분자를 움직이게 하여 빛의 투과율을 변화시킴으로써 화상을 표현한다.

이때, 디스플레이 검사용 프로브 유닛(이하, “프로브 유닛”)은 셀 공정을 거쳐 생산된 디스플레이 패널에 대한 검사를 수행하여, 제조 공정상 발생할 수 있는 결함의 유무를 확인하게 된다.

예컨대, 프로브 유닛은 TFT(Thin Film Transistor), TN(Twisted Nematic), STN(Super Twisted Nematic), CSTN(Color Super Twisted Nematic), DSTN(Double Super Twisted Nematic), 유기EL(Electro Luminescence) 등의 디스플레이 패널의 전극(또는 패드)에 테스트용 전기 신호를 인가하여, 해당 디스플레이 패널이 픽셀 에러(pixel error)없이 정상적으로 작동하는지 여부를 검사하게 된다. 이러한 프로브 유닛을 제조하는 방법에 대해서 도 1을 통해서 후술하기로 한다.

도 1은 종래의 프로브 유닛 제조 방법을 도시한다.

도 1의 (a)는 금속 패턴(22)이 형성된 유리 기판(20)을 나타내고, 도 1의 (b)는 관통 식각된 영역(a′)을 포함하는 실리콘 기판(30)을 나타낸다. 또한, 도 1의 (c)는 탐침부(40)를 나타내고, 여기서 탐침부(40)는 탐침(41)과 본체부(42) 및 얼라인부(43)를 포함한다. 탐침(41)은 본체부(42)의 일단부로부터 돌출되어 검사 공정시 액정 표시 패널 또는 플라즈마 디스플레이 패널 등의 피검사체에 형성된 검사용 접촉 패드에 접촉하는 역할을 한다. 그리고, 얼라인부(43)는 본체부(42)의 타단부로부터 절곡 연장되어 실리콘 기판(30)의 관통 식각된 영역(a′)에 삽입된다.

또한, 도 1의 (d)는 유리 기판(20) 및 탐침부(40)의 얼라인부(43)가 실리콘 기판(30)에 접합된 단면을 나타낸다. 여기서, 도 1의 (d)에 도시된 바와 같이, 종래에는 프로브 유닛(10) 제조를 위해 금속 패턴(22)이 형성된 유리 기판(20)과 관통 식각된 실리콘 기판(30)을 얼라인(align) 과정을 통해 정렬하여 에폭시(epoxy)와 같은 접착제로 접합한다.

그리고, 페이스트(paste) 등을 실리콘 기판(30)의 관통 식각된 영역(a′)에 도포하여 탐침부(40)을 접합하고, 유리 기판(20)에 형성된 금속 패턴(22)의 연결 부분에 PCB부(50)를 부착하여 프로브 유닛(10)을 제조하게 된다. 여기서, PCB부(50)는 F-PCB(Flexible Printed Circuit Board)로 구현될 수 있다.

그러나, 이러한 종래 기술은 유리 기판(20)과 실리콘 기판(30)을 접합하기 위해서 별도의 고가의 장비를 이용하여 얼라인 및 접합하는 공정을 수행해야 했다. 또한, 유리 기판(20)에 형성된 금속 패턴(22)의 연결 부분에 부착된 PCB부(50)의 꼬임 현상으로 인해 신호 손실이 발생하거나 PCB부(50)의 길이가 축소되는 문제점이 있었다.

본 발명의 일 실시예는 연결 범프가 형성된 제 1 기판 및 탐침부를 금속 패턴이 형성된 제 2 기판의 관통 식각된 영역에 삽입함으로써, 별도의 고가의 장비를 이용하여 얼라인 및 접합하는 공정을 수행하여야 했던 종래의 문제점을 해소시켜 효율적으로 프로브 유닛을 제작할 수 있도록 하는 프로브 유닛 및 이를 제조하는 방법을 제공하는 데에 그 목적이 있다.

또한, 본 발명의 일 실시예는 반도체 또는 세라믹으로 이루어진 절연성 기판에 형성된 금속 패턴의 상부면에 PCB부를 본딩함으로써, 종래의 PCB부의 꼬임 현상으로 인한 신호 손실 및 PCB부의 길이가 축소되는 문제점을 해소시킬 수 있는 프로브 유닛 및 이를 제조하는 방법을 제공하는 데에 그 목적이 있다.

상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 프로브 유닛 제조 방법은 (a) 제 1 기판의 일면에 연결 범프(bump)를 돌출 형성하는 단계, (b) 제 2 기판의 일면에 하나 이상의 금속 패턴 및 상기 금속 패턴과 인접하는 연결 관통구를 각 금속 패턴별로 형성하는 단계, (c) 연결 관통구의 일측에 연결 범프를 삽입하고, 연결 관통구의 타측에 탐침부를 삽입하여 제 1 기판 및 탐침부를 제 2 기판에 접합시키는 단계 및 (d) 제 2 기판에 형성된 금속 패턴에 PCB(Printed Circuit Board )부를 부착하는 단계를 포함한다.

여기서 (a) 단계는, 제 1 기판의 일면에 제 1 포토레지스트층을 형성하는 단계, 제 1 기판의 일부면이 노출되도록 제 1 포토레지스트층을 설정된 간격으로 패터닝하는 단계, 노출된 제 1 기판의 일면에 시드층을 형성하는 단계, 패터닝된 제 1 포토레지스트층을 제거하여 시드층을 제외한 제 1 기판의 일면을 노출시키는 단계, 노출된 제 1 기판의 일면 및 시드층의 상부면에 제 2 포토레지스트층을 형성하는 단계, 제 2 포토레지스트층을 패터닝하여 시드층의 상부면을 노출시키는 단계, 시드층의 상부면에 도전성 물질을 채워 연결 범프를 형성하는 단계 및 패터닝된 제 2 포토레지스트층을 제거하는 단계를 포함한다.

그리고, (b) 단계는, 제 2 기판의 일면에 제 3 포토레지스트층을 형성하는 단계, 제 2 기판의 일부면이 노출되도록 제 3 포토레지스트층을 설정된 간격으로 패터닝하는 단계, 제 3 포토레지스트층을 마스크로 하여, 노출된 제 2 기판에 연결 관통구를 형성하는 단계, 패터닝된 제 3 포토레지스트층을 제거하는 단계, 연결 관통구를 제외한 노출된 제 2 기판의 일면에 제 4 포토레지스트층을 설정된 간격으로 패터닝하는 단계, 제 4 포토레지스트층을 마스크로 하여 연결 관통구의 일측면을 따라 금속 패턴을 형성하는 단계 및 패터닝된 제 4 포토레지스트층을 제거하는 단계를 포함한다.

또한, (b) 단계는, 제 2 기판의 일면에 제 3 포토레지스트층을 형성하는 단계, 제 2 기판의 일부면이 노출되도록 제 3 포토레지스트층을 설정된 간격으로 패터닝하는 단계, 제 3 포토레지스트층을 마스크로 하여 노출된 제 2 기판에 금속 패턴을 형성하는 단계, 제 2 기판의 일면에 연결 관통구를 형성하는 단계 및 패터닝된 제 3 포토레지스트층을 제거하는 단계를 포함할 수 있다.

또한, 연결 범프는 연결 관통구에 대응되도록 형성될 수 있다.

또한, (c) 단계는, 금속 패턴에 접착제를 도포하여 제 1 기판을 접합시키는 단계를 포함한다.

또한, (c) 단계는, 연결 관통구의 타측에 접착제를 도포하여 탐침부의 얼라인부를 접합시키는 단계를 포함한다.

그리고, 연결 관통구를 형성하는 단계는, DRIE(Deep silicon Reactive Ion Etching) 공정으로 이루어질 수 있다.

또한, 제 1 기판은 유리 기판이고, 제 2 기판은 실리콘 기판인 것을 특징으로 한다.

또한, 본 발명의 제 2 측면에 따른 프로브 유닛은 상부면에 연결 범프(bump)가 돌출 형성된 제 1 기판, 연결 관통구를 포함하고, 연결 관통구의 일측면을 따라 하나 이상의 금속 패턴이 형성된 제 2 기판, 금속 패턴에 본딩된 PCB(Printed Circuit Board)부 및 피검사체에 형성된 검사용 접촉 패드에 접촉하는 탐침부를 포함하되, 연결 관통구의 일측에 제 1 기판의 연결 범프가 삽입되고, 연결 관통구의 타측에 탐침부가 삽입되어 제 1 기판과 탐침부가 제 2 기판에 일체로 접합된다.

여기서, 탐침부는, 본체부와 본체부의 일단부로부터 돌출 형성되어 피검사체에 형성된 검사용 접촉 패드에 접촉하는 탐침과 본체부의 타단부로부터 절곡 연장되어 연결 관통구의 타측에 삽입되는 얼라인부를 포함한다.

또한, 연결 범프는 포토리소그래피(photolithography) 공정으로 일정 간격으로 일괄 형성되되, 연결 관통구에 대응되도록 형성된 것이다.

또한, 연결 범프는 도금 공정으로 형성된 것이다.

전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 연결 범프가 형성된 제 1 기판 및 탐침부를 금속 패턴이 형성된 제 2 기판의 관통 식각된 영역에 삽입함으로써, 별도의 고가의 장비를 이용하여 얼라인 및 접합하는 공정을 수행하여야 했던 종래의 문제점을 해소시켜 효율적으로 프로브 유닛을 제작할 수 있다.

또한, 전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 반도체 또는 세라믹으로 이루어진 절연성 기판에 형성된 금속 패턴의 상부면에 PCB부를 본딩함으로써, 종래의 PCB부의 꼬임 현상으로 인한 신호 손실 및 PCB부의 길이가 축소되는 문제점을 해소시킬 수 있다.

도 1은 종래의 프로브 유닛 제조 방법을 도시한다.
도 2는 본 발명의 일 실시예에 따른 프로브 유닛 제조 방법을 도시한다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 유리 기판에 연결 범프를 형성하는 과정을 도시한다.
도 4는 본 발명의 일 실시예에 따른 연결 범프가 형성된 유리 기판의 평면도 및 사시도를 도시한다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 금속 패턴이 형성된 관통 식각된 실리콘 기판의 제조 과정을 도시한다.
도 6은 본 발명의 일 실시예에 따른 도 5a 내지 도 5g 과정을 통해 제조된 금속 패턴이 형성된 실리콘 기판의 평면도 및 사시도를 도시한다.
도 7은 본 발명의 일 실시예에 따른 관통 식각된 실리콘 기판에 유리 기판이 접합된 모습을 도시한다.
도 8은 본 발명의 일 실시예에 따른 프로브 유닛을 제조하는 방법의 순서도이다.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 2는 본 발명의 일 실시예에 따른 프로브 유닛 제조 방법을 도시한다.

도 2의 (a)는 연결 범프(112)가 형성된 유리 기판(110)을 나타내고, 도 2의 (b)는 금속 패턴(122)이 형성된 연결 관통구(b′)(이하 “연결 관통구” 라 함)를 포함하는 실리콘 기판(120)을 나타낸다. 그리고, 도 2의 (c)는 탐침부(130)를 나타내고, 도 2의 (d)는 유리 기판(110)의 연결 범프(112) 및 탐침부(130)의 얼라인부(133)가 각각 실리콘 기판(120)의 연결 관통구(b′)에 삽입되어 접합된 단면을 나타낸다.

도 2의 (a) 내지 (d)에 도시된 바와 같이, 본 발명의 실시예에 따른 프로브 유닛 제조 방법은 금속 패턴(122)을 유리 기판(110) 대신 실리콘 기판(120)에 형성시키고, 연결 관통구(b′)에 대응되도록 형성된 연결 범프(112)를 실리콘 기판(120)의 연결 관통구(b′)의 일측에 삽입하고, 연결 관통구(b′)의 타측에 탐침부(130)를 삽입하는 방식으로 이루어진다.

이때, 탐침부(130)는 탐침(131)과 본체부(132) 및 얼라인부(133)를 포함한다. 탐침(131)은 본체부(132)의 일단부로부터 돌출되어 검사 공정시 액정 표시 패널 또는 플라즈마 디스플레이 패널 등의 피검사체에 형성된 검사용 접촉 패드에 접촉하는 역할을 한다. 그리고, 얼라인부(133)는 본체부(132)의 타단부로부터 절곡 연장되어 실리콘 기판(120)의 연결 관통구(b′)에 삽입된다.

이러한 탐침부(130)는 포토리소그래피(photolithography) 공정 등을 이용해 미세하게 제조될 수 있으며, 희생 기판 상에 제조되거나 도전성 물질 자체를 에칭하여 제조될 수 있다. 예컨대, 탐침부(130)는 수직형(vertical type) 또는 캔틸레버형(cantilever type) 등으로 형성될 수 있다.

그리고, 실리콘 기판(120)에 형성된 금속 패턴(122)에 측정 장비와 연결되는 PCB부(140)가 본딩되어, 종래의 꼬임 현상으로 인해 발생했던 신호 손실 및 PCB부(140)의 길이가 축소되는 문제점을 방지할 수 있다.

이와 같이 제조된 프로브 유닛(100)은, 제작된 LCD 패널을 검사하는 도구로 사용될 수 있다. 이하, 보다 구체적으로 본 발명의 프로브 유닛 제조 방법에 대해서 설명하기로 한다.

먼저, 도 3a 내지 도 3h를 통해 유리 기판(110)에 연결 범프(112)를 형성하는 방법을 설명하고, 이어서 도 5a 내지 도 5g 통해 금속 패턴(122)이 형성된 관통 식각된 실리콘 기판(120)을 제조하는 방법에 대해서 설명하기로 한다. 그리고, 탐침부(130)의 경우, 종래의 공지된 포토리소그래피법 등을 이용한 다양한 제조 방법들이 개시되어 있으므로, 구체적인 제조 과정에 대해서는 생략하기로 한다.

도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 유리 기판에 연결 범프를 형성하는 과정을 도시한다.

유리 기판(110)에 형성되는 연결 범프(112)는 포토리소그래피 공정으로 일정 간격으로 일괄 형성되되, 연결 관통구(b′)에 대응되도록 형성된다. 이하 구체적인 과정을 설명하기로 한다.

먼저 도 3a에 도시된 바와 같이, 실리콘 기판(120)의 연결 관통구(b′)에 삽입되는 연결 범프(112)가 형성된 유리 기판(110)을 제조하기 위해, 유리 기판(110)의 일면에 제 1 포토레지스트층(113)을 형성한다.

다음으로, 도 3b에 도시된 바와 같이, 유리 기판(110)의 일면에 형성된 제 1 포토레지스트층(113)을 설정된 간격으로 패터닝하여 유리 기판(110)의 일부면을 노출시킨다. 여기서, 구체적으로, 미리 정의된 마스크 층을 이용하여 자외선 노광 장치 등에 의해 노광하고, 노광된 포토레지스트층에 현상 공정을 수행하여 마스크의 패턴에 따라 제 1 포토레지스트층(113)을 패터닝할 수 있다.

그리고, 노출된 실리콘 기판(120)의 영역의 직경은 연결 관통구(b′)의 직경보다 크지 않도록 하여, 이후 노출된 실리콘 기판(120)의 영역에 형성될 연결 범프(112)가 연결 관통구(b′)에 삽입될 수 있도록 한다.

다음으로, 도 3c에 도시된 바와 같이, 제 1 포토레지스트층(113)을 설정된 간격으로 패터닝하여 노출된 실리콘 기판(120)의 일면에 시드층(115)을 형성한다. 구체적으로 스퍼터링(sputtering)과 같은 PVD(Physical Vapor Deposition) 공정을 통해 시드층(115)을 형성할 수 있으며, Cr, Cu, Au 등과 같은 시드 금속이 이용될 수 있다.

다음으로, 도 3d에 도시된 바와 같이, 패터닝된 제 1 포토레지스트층(113)을 제거하여 시드층(115)을 제외한 유리 기판(110)의 일면을 노출시킨다.

다음으로, 도 3e에 도시된 바와 같이, 노출된 유리 기판(110)의 일면 및 시드층(115)의 상부면에 제 2 포토레지스트층(117)을 형성한다.

다음으로, 도 3f에 도시된 바와 같이, 제 2 포토레지스트층(117)을 패터닝하여 시드층(115)의 상부면을 노출시킨다. 여기서, 미리 정의된 마스크 층을 이용하여 자외선 노광 장치 등에 의해 노광하고, 노광된 포토레지스트층에 현상 공정을 수행하여 마스크의 패턴에 따라 제 2 포토레지스트층(117)을 패터닝할 수 있다.

다음으로, 도 3g에 도시된 바와 같이, 도금 공정으로 시드층(115)으로부터 금속(119)을 성장시켜 연결 범프(bump)(112)를 형성한다. 예컨대, Cr, Cu, Au 금속을 도금하는 공정으로 도전성 물질을 시드층(115)의 상부면에 채움으로써 연결 범프(112)를 형성할 수 있다.

다음으로, 도 3h에 도시된 바와 같이, 제 2 포토레지스트층(117)을 제거하여 연결 범프(112)가 형성된 유리 기판(110)의 제조를 완료한다. 여기서, 에싱(ashing) 공정, 습식 제거 공정, 및 O₂ 플라즈마 방법 중 어느 하나로 패터닝된 상기 제 1 및 제 2 포토레지스트층(113, 117)을 제거할 수 있다.

도 4는 본 발명의 일 실시예에 따른 도 3a 내지 도 3h 과정을 통해 제조된 연결 범프가 형성된 유리 기판의 평면도 및 사시도를 도시한다.

상술된 바와 같이, 유리 기판(110)의 일면에 연결 범프(112)가 포토리소그래피 공정으로 일정 간격으로 일괄 형성되어 유리 기판(110)과 실리콘 기판(120)의 접합시에 유리 기판(110)의 연결 범프(112)가 실리콘 기판(120)의 연결 관통구(b′)에 삽입됨으로써, 종래의 고가의 장비를 이용하여 얼라인 및 접합하는 공정을 수행할 필요없이 간편하게 얼라인 및 접합이 이루어지게 된다.

이어서 도 5a 내지 도 5g 통해 금속 패턴(122)이 형성된 관통 식각된 실리콘 기판(120)을 제조하는 방법에 대해서 설명하기로 한다.

도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 금속 패턴이 형성된 관통 식각된 실리콘 기판의 제조 과정을 도시한다.

먼저 도 5a에 도시된 바와 같이, 실리콘 기판(120)의 일면에 제 1 포토레지스트층(123)을 형성한다.

다음으로, 도 5b에 도시된 바와 같이, 실리콘 기판(120)의 일부면이 노출되도록 실리콘 기판(120)의 일면에 형성된 제 1 포토레지스트층(123)을 설정된 간격으로 패터닝한다. 구체적으로, 미리 정의된 마스크 층을 이용하여 자외선 노광 장치 등에 의해 노광하고, 노광된 포토레지스트층에 현상 공정을 수행하여 마스크의 패턴에 따라 제 1 포토레지스트층(123)을 패터닝할 수 있다.

다음으로, 도 5c에 도시된 바와 같이, 제 1 포토레지스트층(123)을 마스크로 하여, 노출된 실리콘 기판(120)을 식각하여 유리 기판(110)의 연결 범프(112)에 대응되도록 연결 관통구(b′)를 형성한다. 이때, DRIE(Deep silicon Reactive Ion Etching) 공정을 이용한 식각 공정이 수행될 수 있다.

다음으로, 도 5d에 도시된 바와 같이, 유리 기판(110)의 연결 범프(112)가 삽입될 연결 관통구(b′)을 관통 식각한 후, 제 1 포토레지스트층(123)을 제거한다. 여기서, 에싱(ashing) 공정, 습식 제거 공정, 및 O2 플라즈마 방법 중 어느 하나로 패터닝된 제 1 포토레지스트층(123)을 제거할 수 있다.

다음으로, 도 5e에 도시된 바와 같이, 연결 관통구(b′)를 제외한 실리콘 기판(120)의 일면에 제 2 포토레지스트층(125)을 설정된 간격으로 패터닝한다.

다음으로, 도 5f에 도시된 바와 같이, 제 2 포토레지스트층(125)을 마스크로 하여 연결 관통구(b′)의 일측면을 따라 금속 패턴(122)을 형성한다. 여기서, PVD(Physical Vapor Deposition) 방법을 이용한 금속을 증착하는 공정으로 금속 패턴(122)이 형성될 수 있다. 이때, Cr, Cu, Au 등과 같은 금속이 증착 공정에 이용될 수 있다. 그리고, 금속 패턴(122)은 연결 관통구(b′)의 일측 단부로부터 연장 형성되어 연결 범프(112)와 접촉될 수 있다.

다음으로, 도 5g에 도시된 바와 같이, 제 2 포토레지스트층(125)을 제거하여 연결 관통구(b′)를 따라 금속 패턴(122)이 형성된 실리콘 기판(120)의 제조를 완료한다. 여기서, 에싱(ashing) 공정, 습식 제거 공정, 및 O₂ 플라즈마 방법 중 어느 하나로 패터닝된 제 2 포토레지스트층(125)을 제거할 수 있다. 그리고, 상술된 도 2의 (b)는 금속 패턴(122)이 형성된 실리콘 기판(120)의 측면을 나타낸 것이다.

한편, 상술된 도 5c 및 도 5d의 관통 식각하는 과정은 도 5f의 금속 패턴(122)을 형성하는 과정 이후에 수행될 수도 있음은 물론이다. 즉, 제 1 포토레지스트층(123)을 마스크로 하여, 노출된 실리콘 기판(120)에 금속 패턴(122)을 형성한 이후, 연결 관통구(b′)를 형성하고, 제 1 포토레지스트층(123)을 제거할 수도 있다.

도 6은 본 발명의 일 실시예에 따른 도 5a 내지 도 5g 과정을 통해 제조된 금속 패턴이 형성된 실리콘 기판의 평면도 및 사시도를 도시한다.

도 6의 (a) 및 (b)는, 상술된 도 5a 내지 도 5g 과정의 포토리소그래피 공정으로 연결 관통구(b′)를 따라 금속 패턴(122)이 형성된 실리콘 기판(120)을 나타낸다.

여기서, 상술된 도 3a 내지 도 3g 과정을 통해 형성된 유리 기판(110)의 연결 범프(112)가 연결 관통구(b′)의 일측에 삽입되고, 탐침부(130)가 연결 관통구(b′)의 타측에 삽입되어 각각 실리콘 기판(120)에 접합된다. 또한, 실리콘 기판(120)의 금속 패턴(122)에는 PCB부(140)가 본딩된다.

이를 통해 종래의 고가의 장비를 이용하여 얼라인 및 접합하는 공정을 수행할 필요없이 간편하게 프로브 유닛(100)이 제조될 수 있다.

도 7은 본 발명의 일 실시예에 따른 관통 식각된 실리콘 기판에 유리 기판이 접합된 모습을 도시한다.

이어서 설명하자면 도 7에 도시된 바와 같이, 금속 패턴(122)이 형성된 실리콘 기판(120)의 연결 관통구(b′)의 일측에 유리 기판(110)의 연결 범프(112)를 삽입한다. 여기서, 에폭시와 같은 접착제를 실리콘 기판(120)의 금속 패턴(122)에 도포하여 유리 기판(110)을 접합시킬 수 있다.

또한, 탐침부(130)를 실리콘 기판(120)의 연결 관통구(b′)의 타측에 삽입시켜, 유리 기판(110)과 탐침부(130)를 실리콘 기판(120)에 일체로 접합시킨다. 여기서, 페이스트(paste) 등과 같은 접착제를 실리콘 기판(120)의 관통 식각된 영역(b ′)에 도포하여, 탐침부(130)를 실리콘 기판(120)에 접합시킬 수 있다. 이때, 연결 관통구(b′)에 삽입된 연결 범프(112) 및 탐침부(130)가 서로 접촉하게 된다.

이와 같이, 유리 기판(110) 및 탐침부(130)가 실리콘 기판(120)에 접합되면, 실리콘 기판(120)에 형성된 금속 패턴에 측정 장비와 연결되는 PCB부(140)를 본딩하게 된다. 이때, PCB부(140)를 금속 패턴(122)의 연결 부분에 본딩하여 탐침부(130)로부터 전기적 신호의 입출력이 가능하도록 할 수 있다. 여기서, PCB부(140)는 F-PCB(Flexible Printed Circuit Board)로 구현될 수 있으며, 금속 패턴에 연결된 PCB부(140)의 단면은 상술된 도 2의 (d)를 참조하기 바란다.

따라서, 실리콘 기판(120)의 금속 패턴(122)에 PCB부(140)가 직접 연결되므로, 종래의 꼬임 현상으로 인해 발생했던 신호 손실 및 PCB부(140)의 길이가 축소되는 문제점을 방지할 수 있다. 그리고, 탐침부(130), 연결 범프(112) 및 PCB부(140)를 통한 전기적 신호의 입출력이 가능하게 된다.

도 8은 본 발명의 일 실시예에 따른 프로브 유닛을 제조하는 방법의 순서도이다.

도 8에 도시된 바와 같이, 먼저 유리 기판(110)의 일면에 포토리소그래피(photolithography) 공정으로 실리콘 기판(120)의 연결 관통구(b′)에 삽입되는 연결 범프(112)를 돌출 형성한다(S801). 구체적인 과정은 상술된 도 3a 내지 도 3h를 참조하기 바란다.

다음으로, 실리콘 기판(120)에 연결 관통구(b′)의 일측면을 따라 금속 패턴(122)을 형성한다(S811). 구체적인 과정은 상술된 도 5a 내지 도 5g를 참조하기 바란다.

다음으로, 실리콘 기판(120)의 연결 관통구(b′)의 일측에 연결 범프(112)를 삽입하고, 실리콘 기판(120)의 연결 관통구(b′)의 타측에 탐침부(130)를 삽입하여 유리 기판(110) 및 탐침부(130)를 실리콘 기판(120)에 접합시킨다(S821).

다음으로, 실리콘 기판(120)에 형성된 금속 패턴(122)에 측정 장비와 연결되는 PCB(Printed Circuit Board)부(140)를 본딩한다(S831). 본 단계(S831) 및 전 단계(S821)에 대한 구체적인 설명은 도 7을 참조하기 바란다.

한편 전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

그리고 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

110: 유리 기판
120: 실리콘 기판
130: 탐침부
140: PCB부

Claims

프로브 유닛 제조 방법에 있어서,
(a) 제 1 기판의 일면에 연결 범프(bump)를 돌출 형성하는 단계,
(b) 제 2 기판의 일면에 하나 이상의 금속 패턴 및 상기 금속 패턴과 인접하는 연결 관통구를 각 금속 패턴별로 형성하는 단계,
(c) 상기 연결 관통구의 일측에 상기 연결 범프를 삽입하고, 상기 연결 관통구의 타측에 탐침부를 삽입하여 상기 제 1 기판 및 상기 탐침부를 상기 제 2 기판에 접합시키는 단계 및
(d) 상기 제 2 기판에 형성된 상기 금속 패턴에 PCB(Printed Circuit Board )부를 부착하는 단계를 포함하고,
상기 연결 관통구의 일측은 상기 금속 패턴과 인접한 것인
프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 (a) 단계는,
상기 제 1 기판의 일면에 제 1 포토레지스트층을 형성하는 단계,
상기 제 1 기판의 일부면이 노출되도록 상기 제 1 포토레지스트층을 설정된 간격으로 패터닝하는 단계,
상기 노출된 제 1 기판의 일면에 시드층을 형성하는 단계,
상기 패터닝된 제 1 포토레지스트층을 제거하여 상기 시드층을 제외한 상기 제 1 기판의 일면을 노출시키는 단계,
상기 노출된 제 1 기판의 일면 및 상기 시드층의 상부면에 제 2 포토레지스트층을 형성하는 단계,
상기 제 2 포토레지스트층을 패터닝하여 상기 시드층의 상부면을 노출시키는 단계,
상기 시드층의 상부면에 도전성 물질을 채워 상기 연결 범프를 형성하는 단계 및
상기 패터닝된 제 2 포토레지스트층을 제거하는 단계를 포함하는
프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 (b) 단계는,
상기 제 2 기판의 일면에 제 3 포토레지스트층을 형성하는 단계,
상기 제 2 기판의 일부면이 노출되도록 상기 제 3 포토레지스트층을 설정된 간격으로 패터닝하는 단계,
상기 제 3 포토레지스트층을 마스크로 하여, 상기 노출된 제 2 기판에 상기 연결 관통구를 형성하는 단계,
상기 패터닝된 제 3 포토레지스트층을 제거하는 단계,
상기 연결 관통구를 제외한 상기 노출된 제 2 기판의 일면에 제 4 포토레지스트층을 설정된 간격으로 패터닝하는 단계,
상기 제 4 포토레지스트층을 마스크로 하여 상기 연결 관통구의 일측면을 따라 상기 금속 패턴을 형성하는 단계 및
상기 패터닝된 제 4 포토레지스트층을 제거하는 단계를 포함하는
프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 (b) 단계는,
상기 제 2 기판의 일면에 제 3 포토레지스트층을 형성하는 단계,
상기 제 2 기판의 일부면이 노출되도록 상기 제 3 포토레지스트층을 설정된 간격으로 패터닝하는 단계,
상기 제 3 포토레지스트층을 마스크로 하여 상기 노출된 제 2 기판에 상기 금속 패턴을 형성하는 단계,
상기 제 2 기판의 일면에 상기 연결 관통구를 형성하는 단계 및
상기 패터닝된 제 3 포토레지스트층을 제거하는 단계를 포함하는
프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 연결 범프는,
상기 연결 관통구에 대응되도록 형성된 것인 프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 (c) 단계는,
상기 금속 패턴에 접착제를 도포하여 상기 제 1 기판을 접합시키는 단계를 포함하는 프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 (c) 단계는,
상기 연결 관통구의 타측에 접착제를 도포하여 상기 탐침부의 얼라인부를 접합시키는 단계를 포함하는 프로브 유닛 제조 방법.
제 3 항 또는 제 4 항에 있어서,
상기 연결 관통구를 형성하는 단계는,
DRIE(Deep silicon Reactive Ion Etching) 공정으로 이루어지는 것인 프로브 유닛 제조 방법.
제 1 항에 있어서,
상기 제 1 기판은 유리 기판이고,
상기 제 2 기판은 실리콘 기판인 것을 특징으로 하는 프로브 유닛 제조 방법.
프로브 유닛에 있어서,
상부면에 연결 범프(bump)가 돌출 형성된 제 1 기판,
연결 관통구를 포함하고, 상기 연결 관통구의 일측면을 따라 하나 이상의 금속 패턴이 형성된 제 2 기판,
상기 금속 패턴에 본딩된 PCB(Printed Circuit Board)부 및
피검사체에 형성된 검사용 접촉 패드에 접촉하는 탐침부를 포함하되,
상기 연결 관통구의 일측에 상기 제 1 기판의 연결 범프가 삽입되고,
상기 연결 관통구의 타측에 상기 탐침부가 삽입되어 상기 제 1 기판과 상기 탐침부가 상기 제 2 기판에 일체로 접합되고,
상기 연결 관통구의 일측은 상기 금속 패턴과 인접한 것인
프로브 유닛.
제 10 항에 있어서,
상기 탐침부는,
본체부와 상기 본체부의 일단부로부터 돌출 형성되어 상기 피검사체에 형성된 검사용 접촉 패드에 접촉하는 탐침과 상기 본체부의 타단부로부터 절곡 연장되어 상기 연결 관통구의 타측에 삽입되는 얼라인부를 포함하는 것인 프로브 유닛.
제 10 항에 있어서,
상기 연결 범프는 포토리소그래피(photolithography) 공정으로 일정 간격으로 일괄 형성되되, 상기 연결 관통구에 대응되도록 형성된 것인 프로브 유닛.
제 10 항에 있어서,
상기 연결 범프는 도금 공정으로 형성된 것인 프로브 유닛.
제 10 항에 있어서,
상기 제 1 기판은 유리 기판이고,
상기 제 2 기판은 실리콘 기판인 것을 특징으로 하는 프로브 유닛.