KR100716434B1 - 프로브 본딩 방법 및 프로브 카드 제조 방법 - Google Patents

프로브 본딩 방법 및 프로브 카드 제조 방법 Download PDF

Info

Publication number
KR100716434B1
KR100716434B1 KR1020060034597A KR20060034597A KR100716434B1 KR 100716434 B1 KR100716434 B1 KR 100716434B1 KR 1020060034597 A KR1020060034597 A KR 1020060034597A KR 20060034597 A KR20060034597 A KR 20060034597A KR 100716434 B1 KR100716434 B1 KR 100716434B1
Authority
KR
South Korea
Prior art keywords
layer pattern
solder paste
wet
wet layer
probe
Prior art date
Application number
KR1020060034597A
Other languages
English (en)
Inventor
김기준
조용휘
Original Assignee
주식회사 파이컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이컴 filed Critical 주식회사 파이컴
Priority to KR1020060034597A priority Critical patent/KR100716434B1/ko
Priority to DE112007000256T priority patent/DE112007000256T5/de
Priority to JP2008549435A priority patent/JP5297200B2/ja
Priority to US12/097,839 priority patent/US7886957B2/en
Priority to CN200780002021A priority patent/CN100592487C/zh
Priority to PCT/KR2007/001322 priority patent/WO2007119930A1/en
Priority to TW096110265A priority patent/TWI323786B/zh
Application granted granted Critical
Publication of KR100716434B1 publication Critical patent/KR100716434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

프로브를 다층회로기판에 부착하기 위한 프로브 본딩 방법에서는 다층회로기판의 단자 상에 형성된 범프층 패턴 상에 솔더 페이스트에 대한 습윤성을 갖는 습윤층 패턴 및 솔더 페이스트에 대한 비습윤성을 갖는 비습윤층 패턴을 각 표면이 노출되도록 형성한다. 습윤층 패턴 및 비습윤층 패턴 상에 솔더 페이스트를 도포한 후, 검사 대상물과 접촉하는 프로브를 솔더 페이스트에 본딩한다. 비습윤층 패턴 상의 솔더 페이스트를 습윤층 패턴 상으로 리플로우시켜 습윤층 패턴 상에 접합층 패턴을 형성함으로써 프로브 본딩을 완료한다. 따라서, 솔더 페이스트의 양을 줄이지 않으면서 미세 선폭을 갖도록 프로브를 본딩할 수 있다.

Description

프로브 본딩 방법 및 프로브 카드 제조 방법{Method of bonding probes and method of manufacturing a probe card}
도 1 내지 도 6은 본 발명의 제1 실시예에 따른 프로브 본딩 방법을 설명하기 위한 단면도들이다.
도 7 내지 도 12는 본 발명의 제2 실시예에 따른 프로브 본딩 방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 프로브 카드를 설명하기 위한 단면도이다.
도 14는 본 발명에 따른 프로브 카드의 제조 방법을 설명하기 위한 공정 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 다층회로기판 120 : 범프층 패턴
130 : 제1 습윤층 패턴 140 : 비습윤층 패턴
150 : 솔더 페이스트 160 : 프로브
162 : 지지빔 164 : 팁
166 : 제2 습윤층 패턴 170 : 접합층 패턴
본 발명은 프로브 본딩 방법 및 프로브 카드 제조 방법에 관한 것으로, 보다 상세하게는 검사 대상물에 직접 접촉하는 프로브를 다층회로기판에 본딩하기 위한 프로브 본딩 방법 및 프로브 카드 제조 방법에 관한 것이다.
프로브 카드(probe card)는 반도체 기판 상에 형성된 칩의 전기적 성능을 검사하기 위한 장치이다. 즉, 상기 프로브 카드는 상기 칩의 패드에 접촉하여 상기 패드에 전기적 신호를 인가함으로써 인가된 전기신호에 대응하는 응답 전기신호를 감지하여 상기 칩의 정상작동 유무를 확인한다.
반도체 소자가 점점 고집적화됨에 따라 상기 반도체 소자의 회로 패턴도 미세화된다. 상기 프로브 카드는 상기 반도체 소자의 미세 회로 패턴의 간격에 대응이 가능하도록 제조되어야 한다.
일반적으로, 상기 프로브 카드는 다층회로기판 상에 형성된 범프층 패턴에 다수의 프로브를 솔드 페이스트로 본딩하여 제조된다. 상기 솔더 페이스트의 도포는 스텐실 마스크를 이용하여 상기 솔드 페이스트를 도포하는 스크린 프린팅법을 이용한다. 구체적으로, 상기 스크린 프린팅은 레이저 가공, 에칭, 전기 도금 등을 이용하여 상기 스텐실 마스크에 소정의 패턴을 형성하고, 상기 패턴을 통해 상기 솔더 페이스트를 통과시킴으로써 상기 솔더 페이스트를 도포한다.
상기 범프층 패턴들의 피치가 작은 경우, 상기 솔더 페이스트가 도포될 수 있는 범프층 패턴의 면적도 작다. 따라서 상기 솔더 페이스트가 적게 도포되므로 상기 솔더 페이스트의 양이 부족하여 상기 프로브와 상기 범프층 패턴의 접합력이 약할 수 있다. 상기와 같은 작은 피치의 범프층 패턴으로 충분한 양의 솔더 페이스트를 도포하기 위해 상기 작은 크기의 패턴이 형성된 상기 스텐실 마스크의 두께를 두껍게 한다. 상기 패턴의 크기는 작고 상기 스텐실 마스크의 두께는 두꺼우므로 상기 솔더 페이스트가 상기 스텐실 마스크를 통과하는 정도가 나빠진다. 따라서, 상기 스텐실 마스크의 두께를 두껍게 하더라도 상기 범프층 패턴 상에 도포되는 솔더 페이스트가 부족할 수 있다. 또한, 상기 높게 형성된 솔더 페이스트는 본딩하려는 프로브 자체의 중력에 의해 퍼지게 된다. 따라서, 상기 솔더 페이스트가 퍼지면서 인접한 범프층 패턴들을 서로 전기적으로 연결시킨다.
그러므로, 상기 프로브의 본딩에 필요한 만큼의 솔더 페이스트가 충분히 도포되지 않거나, 상기 솔더 페이스트가 충분히 도포되더라도 상기 프로브 자체의 중력으로 인해 인접한 범프층 패턴들이 솔더 페이스트에 의해 서로 전기적으로 연결되는 문제점이 있다.
본 발명의 실시예들은 솔더 페이스트를 충분히 공급하면서 상기 솔더 페이스트에 의한 범프층 패턴들의 단락을 방지할 수 있는 프로브 본딩 방법을 제공하는데 있다.
본 발명의 실시예들은 상기 프로브 본딩 방법을 이용한 프로브 카드의 제조 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 프로브 본딩 방법은 다층회로기판의 단자 상에 범프층 패턴을 형성한 후, 상기 범프층 패턴 상에 솔더 페이스트에 대한 습윤성을 갖는 제1 습윤층 패턴 및 상기 솔더 페이스트에 대한 비습윤성을 갖는 비습윤층 패턴을 각각 표면이 노출되도록 형성한다. 다음으로, 상기 제1 습윤층 패턴 및 비습윤층 패턴 상에 상기 솔더 페이스트를 도포한 후, 검사 대상물과 접촉하는 프로브를 상기 솔더 페이스트에 본딩한다. 이후, 상기 비습윤층 패턴 상의 솔더 페이스트를 상기 제1 습윤층 패턴 상으로 리플로우시켜 상기 제1 습윤층 패턴 상에 접합층 패턴을 형성한다.
본 발명의 일 예에 따르면, 상기 솔더 페이스트와 본딩되는 상기 프로브의 표면에 제2 습윤층 패턴을 더 형성할 수 있다.
본 발명의 다른 예에 따르면, 상기 제1 습윤층 패턴 및 비습윤층 패턴의 형성시, 상기 범프층 패턴 상의 제1 영역에 상기 제1 습윤층 패턴을 형성한 후, 상기 제1 영역을 제외한 상기 범프층 패턴 상의 제2 영역에 상기 비습윤층 패턴을 형성할 수 있다.
본 발명의 또 다른 예에 따르면, 상기 제1 습윤층 패턴 및 비습윤층 패턴의 형성시, 상기 범프층 패턴 상의 전면에 상기 비습윤층 패턴을 형성한 후, 상기 비습윤층 패턴 상의 일부 영역 상에 상기 제1 습윤층 패턴을 형성할 수 있다.
본 발명의 또 다른 예에 따르면, 상기 비습윤층 패턴은 산화층 패턴일 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명에 따른 프로브 카드 제 조 방법은 다층회로기판을 준비한다. 상기 다층회로기판의 단자 상에 범프층 패턴을 형성하고, 상기 범프층 패턴 상에 솔더 페이스트에 대한 습윤성을 갖는 제1 습윤층 패턴 및 상기 솔더 페이스트에 대한 비습윤성을 갖는 비습윤층 패턴 각각을 그 표면이 노출되도록 형성하고, 상기 제1 습윤층 패턴 및 비습윤층 패턴 상에 상기 솔더 페이스트를 도포하고, 검사 대상물과 접촉하는 프로브를 상기 솔더 페이스트에 본딩하고, 상기 비습윤층 패턴 상에 도포된 솔더 페이스트를 상기 제1 습윤층 패턴 상으로 리플로우시켜 상기 제1 습윤층 패턴 상에 접합층 패턴을 형성하여 상기 프로브를 상기 다층회로기판에 본딩한다. 이후, 상기 프로브가 본딩된 다층회로기판과 인쇄회로기판이 전기적으로 연결되도록 상기 다층회로기판과 인쇄회로기판을 고정한다.
이와 같이 구성된 본 발명에 따르면, 상기 솔더 페이스트가 상기 제1 습윤층 패턴 및 비습윤층 패턴에 걸쳐 도포되므로, 상기 프로브의 본딩에 충분한 양의 솔더 페이스트를 인접한 범프층 패턴들의 단락없이 도포할 수 있다. 상기 제1 습윤층 패턴과 비습윤층 패턴과의 습윤성 차이를 이용하여 상기 솔더 페이스트를 상기 제1 습윤층 패턴으로 리플로우시킨다. 따라서, 상기 솔더 페이스트는 상기 프로브를 충분히 본딩할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 따른 프로브 본딩 방법에 대해 상세히 설명한다. 하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나 지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패턴 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패턴 또는 구조물들이 직접 기판, 각 층(막) 영역 또는 패턴들 위에 형성되거나 또는 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패턴 또는 구조물들이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1" 및/또는 "제2"는 각 층(막), 영역, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 1 내지 도 6은 본 발명의 제1 실시예에 따른 프로브 본딩 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 회로 패턴이 형성된 다층회로기판(110) 상에 제1 포토레지스트막을 형성하고, 상기 제1 포토레지스트막를 선택적으로 노광하여 범프층 형성을 위한 제1 포토레지스트막 패턴(미도시)을 형성한다. 상기 제1 포토레지스트막 패턴은 상기 다층회로기판(110) 표면의 단자(미도시)를 노출시킨다. 상기 단자를 덮도록 상기 제1 포토레지스트막 패턴 상에 범프층을 형성한다. 예를 들면, 상기 범프층은 금속으로 형성될 수 있다. 상기 금속의 예로는 니켈(Ni)을 들 수 있다. 또한, 예를 들면, 상기 범프층은 전기 도금, 화학기상증착 등에 의해 형성될 수 있다.
이어서, 상기 제1 포토레지스트 패턴의 상부 표면이 노출되도록 상기 범프층을 화학 기계적 연마(CMP) 또는 에치백 방법으로 제거하여 범프층 패턴(120)을 형성한다. 상기 범프층 패턴(120)은 상기 단자와 접촉된다. 예를 들면, 상기 범프층 패턴(120)은 장축 방향의 길이가 단축 방향의 길이에 비해 상대적으로 많이 긴 직사각형 형태를 가질 수 있다.
도 2를 참조하면, 상기 제1 포토레지스트 패턴 및 상기 범프층 패턴(120) 상에 제2 포토레지스트막을 형성하고, 상기 제2 포토레지스트막을 선택적으로 노광하여 제1 습윤층 형성을 위한 제2 포토레지스트막 패턴(미도시)을 형성한다. 상기 제2 포토레지스트막 패턴은 상기 범프층 패턴(120)의 일부인 제1 영역을 노출시킨다. 상기 범프층 패턴(120)의 제1 영역을 덮도록 상기 제2 포토레지스트막 패턴 상에 제1 습윤층(wetting layer)을 형성한다. 상기 제1 습윤층은 후술하는 솔더 페이스트(150)에 대한 습윤성(wattability)이 우수하다. 즉, 상기 제1 습윤층 상에 도포되는 솔더 페이스트(150)는 잘 퍼진다. 또한, 상기 제1 습윤층은 산화가 거의 이루어지지 않는 비산화성도 갖는다. 예를 들면, 상기 제1 습윤층은 금속으로 형성될 수 있다. 상기 금속의 예로서는 습윤성 및 비산화성을 갖는 금(Au)을 들 수 있다. 다른 예로, 상기 제1 습윤층은 상기 습윤성을 갖는 제1 금속 및 상기 비산화성을 갖는 제2 금속의 이중층으로 형성될 수 있다. 상기 제1 금속의 예로는 구리(Cu)를 들 수 있고, 상기 제2 금속의 예로는 금(Au)을 들 수 있다. 또한, 예를 들면, 상기 제1 습윤층은 전기 도금, 화학기상증착 등에 의해 형성될 수 있다.
이어서, 상기 제2 포토레지스트막 패턴의 상부 표면이 노출되도록 상기 제1 습윤층을 화학 기계적 연마(CMP) 또는 에치백 방법으로 제거하여 제1 습윤층 패턴(130)을 형성한다. 상기 제1 습윤층 패턴(130)은 상기 범프층 패턴(120) 상의 제1 영역에만 형성된다. 이후, 상기 제1 포토레지스트막 패턴 및 제2 포토레지스트막 패턴을 에싱 및 스트립을 이용하여 제거한다.
도 3을 참조하면, 상기 범프층 패턴(120)에서 상기 제1 습윤층 패턴(130)이 형성된 제1 영역을 제외한 제2 영역에 비습윤층 패턴(140)을 형성한다. 상기 비습윤층 패턴(140)은 상기 솔더 페이스트(150)에 대해 습윤성이 열등하다. 즉, 상기 비습윤층 패턴(140) 상에 도포되는 솔더 페이스트(150)는 잘 퍼지지 않는다. 상기 비습윤층 패턴(140)의 예로는 산화층을 들 수 있다. 예를 들면, 상기 산화층은 상기 범프층 패턴(120)을 열산화하여 형성할 수 있다. 상기 열산화는 상기 범프층 패턴(120)을 소정의 온도로 가열한 상태에서 소스 가스를 제공하여 이루어질 수 있다. 다른 예로는, 상기 산화층은 상기 범프층 패턴(120)을 습식산화하여 형성할 수 있다. 상기 습식 산화는 상기 범프층 패턴(120)에 산화 용액을 제공하여 이루어질 수 있다. 이때, 상기 제1 습윤층 패턴(130)이 산화성이 거의 없는 물질을 포함하므로, 상기 제1 습윤층 패턴(130) 상에는 상기 비습윤층 패턴(140)이 형성되지 않는다.
도 4를 참조하면, 상기 솔더 페이스트(150)를 상기 제1 습윤층 패턴(130)과 상기 비습윤층 패턴(140)에 걸쳐 연속적으로 도포한다. 상기 솔더 페이스트(150)는 스텐실 마스크에 의해 도포될 수 있다. 상기 솔더 페이스트(150)가 상기 제1 습윤층 패턴(130) 및 상기 비습윤층 패턴(140)에 걸쳐 도포되고, 상기 제1 습윤층 패턴(130) 및 비습윤층 패턴(140)이 형성되는 범프층 패턴(120)이 직사각형 형태로 길게 형성되므로 상기 솔더 페이스트(150)의 도포면적이 종래에 비해 상대적으로 넓다. 따라서, 충분한 양의 상기 솔더 페이스트(150)가 도포된다. 또한, 상기 솔더 페이스트(150)의 양을 증가시키기 위해 상기 스텐실 마스크의 두께를 두껍게 할 필요가 없다. 따라서, 상기 스텐실 마스크의 두께를 얇게 하여 상기 솔더 페이스트(150)가 상기 스텐실 마스크를 통과하는 정도를 향상시킬 수 있다.
도 5를 참조하면, 상기 솔더 페이스트(150)에 검사 대상물과 직접 접촉하여 검사하기 위한 프로브(160)를 본딩한다. 예를 들면, 상기 프로브(160)는 캔틸레버형(cantilever type) 프로브일 수 있다. 상기 프로브(160)는 지지빔(162), 팁(164) 및 제2 습윤층 패턴(166)을 포함한다.
상기 지지빔(162)은 상기 다층회로기판(110)과 평행하도록 일단부가 상기 솔더 페이스트(150)에 고정된다. 상기 지지빔(162)은 상기 제1 습윤층 패턴(130)과 상기 비습윤층 패턴(140) 상에 도포된 솔더 페이스트(150) 전체에 걸쳐 고정되어도 무방하지만, 상기 제1 습윤층 패턴(130) 상에 도포된 솔더 페이스트(150) 상에 고정되는 것이 바람직하다. 상기 팁(164)은 상기 지지빔(162)의 타단부에 돌출되어 형성된다. 상기 제2 습윤층 패턴(166)은 상기 솔더 페이스트(150)와 본딩되는 상기 지지빔(162)의 표면에 형성된다. 상기 제2 습윤층 패턴(166)은 상기 제1 습윤층과 대응하도록 위치될 수 있다. 상기 제2 습윤층 패턴(166)은 상기 제1 습윤층 패턴(130)과 마찬가지로 습윤성 및 비산화성을 갖는다.
도 6을 참조하면, 상기 프로브(160)가 본딩된 다층회로기판(110)을 상기 솔더 페이스트(150)가 리플로우되는 온도까지 가열한다. 상기 제1 습윤층 패턴(130)의 습윤성이 상기 비습윤층 패턴(140)의 습윤성에 비해 상대적으로 우수하고 상기 솔더 페이스트(150)의 표면 장력에 의해 상기 비습윤층 패턴(140) 상에 위치하는 솔더 페이스트(150)가 상기 제1 습윤층 패턴(130) 상으로 리플로우된다. 또한, 상기 제1 습윤층 패턴(130)과 대응하는 상기 솔더 페이스트(150) 상에 상기 제2 습윤층 패턴(166)이 위치하므로 상기 비습윤층 패턴(140) 상에 위치하는 솔더 페이스트(150)가 상기 제1 습윤층 패턴(130) 상으로 더욱 용이하게 리플로우된다. 상기 제1 습윤층 패턴(130) 및 제2 습윤층 패턴(166) 사이로 리플로우된 솔더 페이스트(150)는 경화되어 접합층(170)을 형성한다. 상기 제1 습윤층 패턴(130)의 가장자리 및 상기 제2 습윤층 패턴(166)의 가장자리를 따라 각각 필렛(fillet)이 형성된다. 상기 제1 습윤층 패턴(130)의 가장자리를 따라 형성된 필렛을 제외하면, 상기 접합층(170)의 면적은 상기 제1 습윤층 패턴(130)의 면적과 실질적으로 동일하다. 따라서, 상기 접합층(170)을 형성하는데 충분한 솔더 페이스트(140)가 사용되므로, 상기 접합층(170)은 상기 프로브(160)를 안정적으로 고정할 수 있다.
상기에서와 같이 본 발명의 프로브 본딩 방법은 상기 솔더 페이스트(140)에 의해 미세한 피치를 갖는 인접한 미세 범프층 패턴(120)들이 단락되는 것을 방지할 수 있고, 상기 범프층 패턴(120)에 상기 프로브(160)를 충분한 접합력을 가지도록 본딩할 수 있다.
도 7 내지 도 12는 본 발명의 제2 실시예에 따른 프로브 본딩 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 회로 패턴이 형성된 다층회로기판(210) 상에 제1 포토레지스트막을 형성하고, 상기 제1 포토레지스트막을 선택적으로 노광하여 범프층 형성을 위한 제1 포토레지스트막 패턴(미도시)을 형성한다. 상기 제1 포토레지스트막 패턴은 상기 다층회로기판(210) 표면의 단자(미도시)를 노출시킨다. 상기 단자를 덮도록 상기 제1 포토레지스트막 패턴 상에 범프층을 형성한다. 예를 들면, 상기 범프층은 금속으로 형성될 수 있다. 상기 금속의 예로는 니켈을 들 수 있다. 또한, 예를 들면, 상기 범프층은 전기 도금, 화학기상증착 등에 의해 형성될 수 있다.
이어서, 상기 제1 포토레지스트 패턴의 상부 표면이 노출되도록 상기 범프층을 화학 기계적 연마(CMP) 또는 에치백 방법으로 제거하여 범프층 패턴(220)을 형성한다. 상기 범프층 패턴(220)은 상기 단자와 접촉된다. 이후, 상기 제1 포토레지스트막 패턴을 에싱 및 스트립을 이용하여 제거한다.
도 8을 참조하면, 상기 범프층 패턴(220) 상에 비습윤층 패턴(230)을 형성한다. 상기 비습윤층 패턴(230)은 상기 솔더 페이스트(250)에 대해 습윤성이 열등하다. 즉, 상기 비습윤층 패턴(230) 상에 도포되는 솔더 페이스트(250)는 잘 퍼지지 않는다. 상기 비습윤층 패턴(230)의 예로는 산화층을 들 수 있다. 예를 들면, 상기 산화층은 상기 범프층 패턴(220)을 열산화하거나, 습식산화하여 형성할 수 있다.
도 9를 참조하면, 상기 인쇄회로 기판(210) 및 상기 범프층 패턴(220) 상의 산화막 상에 제2 포토레지스트막을 형성하고, 상기 제2 포토레지스트막을 선택적으로 노광하여 제1 습윤층 형성을 위한 제2 포토레지스트막 패턴(미도시)을 형성한다. 상기 제2 포토레지스트막 패턴은 상기 비습윤층 패턴(230)의 일부인 제1 영역을 노출시킨다. 상기 제2 포토레스트막 패턴을 식각 마스크로 상기 비습윤층 패턴(230)의 제1 영역을 식각하여 상기 범프층 패턴(220)의 일부를 노출시킨다. 예를 들면, 상기 비습윤층 패턴(230)의 제1 영역은 습식 식각 공정에 의해 식각될 수 있다.
상기 노출된 범프층 패턴(220)을 덮도록 상기 제2 포토레지스트막 패턴 상에 제1 습윤층(wetting layer)을 형성한다. 상기 제1 습윤층은 후술하는 솔더 페이스트(250)에 대해 습윤성(wattability)이 우수하다. 즉, 상기 제1 습윤층 상에 도포되는 솔더 페이스트(250)는 잘 퍼진다. 또한, 상기 제1 습윤층은 자연 산화가 거의 이루어지지 않는 비산화성도 갖는다. 예를 들면, 상기 제1 습윤층은 금속으로 형성될 수 있다. 상기 금속의 예로는 습윤성 및 비산화성을 갖는 금(Au)을 들 수 있다. 다른 예로, 상기 제1 습윤층은 상기 습윤성을 갖는 제1 금속 및 상기 비산화성을 갖는 제2 금속의 이중층으로 형성될 수 있다. 상기 제1 금속의 예로는 구리(Cu)를 들 수 있고, 상기 제2 금속의 예로는 금(Au)을 들 수 있다. 또한, 예를 들면, 상기 제1 습윤층은 전기 도금, 화학기상증착 등에 의해 형성될 수 있다.
이어서, 상기 제2 포토레지스트막 패턴의 상부 표면이 노출되도록 상기 제1 습윤층을 화학 기계적 연마(CMP) 또는 에치백 방법으로 제거하여 제1 습윤층 패턴(240)을 형성한다. 상기 제1 습윤층 패턴(240)은 상기 범프층 패턴(220) 상의 일 부 영역에만 형성된다. 이후, 상기 제2 포토레지스트막 패턴을 에싱 및 스트립을 이용하여 제거한다.
도 10 내지 12를 참조하면, 상기 솔더 페이스트(250)를 상기 제1 습윤층 패턴(240)과 상기 비습윤층 패턴(230)에 걸쳐 연속적으로 도포한다. 다음으로, 상기 솔더 페이스트(250)에 검사 대상물과 직접 접촉하여 검사하기 위한 프로브(260)를 본딩한다. 이후, 상기 비습윤층 패턴(240) 상의 솔더 페이스트(250)가 상기 제1 습윤층 패턴(230) 상으로 이동하도록 상기 솔더 페이스트(250)를 리플로우시켜 상기 제1 습윤층 패턴(230) 및 제2 습윤층 패턴(166) 사이에 접합층(270)을 형성한다.
그리고, 도 10 내지 도 12에 대한 구체적인 설명은 상기 도 4 내지 도 6에 도시된 제1 실시예에 따른 프로브 본딩 방법과 실질적으로 동일하므로 생략하기로 한다.
도 13은 본 발명의 일 실시예에 따른 프로브 카드를 설명하기 위한 단면도이다.
도 13을 참조하면, 프로브 카드(300)는 인쇄회로기판(310), 다층회로기판(320), 프로브(330), 인터페이스 핀(interface pin, 340), 상부 고정판(350), 하부 고정판(360) 및 체결부재(370)를 포함한다.
상기 인쇄회로기판(310)은 다층의 내부 회로 및 상기 내부 회로와 연결된 관통홀을 갖는다. 상기 다층회로기판(320)은 상기 인쇄회로기판(310)의 하부에 일정 간격 이격되며 상기 인쇄회로기판(310)과 평행하게 배치된다. 상기 프로브(330)는 상기 다층회로기판(320)의 하부면에 다수의 프로브(330)가 전기적으로 연결된다.
상기 인터페이스 핀(340)은 상기 인쇄회로기판(310)의 관통홀에 삽입된다. 상기 인터페이스 핀(340)은 탄성 재질을 가지며, 상기 인쇄회로기판(310)과 다층회로기판(320)을 전기적으로 연결한다. 상기 인터페이스 핀(340) 내부에는 스프링(Spring) 등의 탄성체가 구비된다. 따라서, 상기 인터페이스 핀(340)은 상기 인쇄회로기판(310)과 다층회로기판(320) 사이의 간격을 조절할 수 있다.
상기 상부 고정판(350) 및 하부 고정판(360)은 상기 인쇄회로기판(310)의 상부 및 상기 다층회로기판(320)의 하부에 각각 배치된다. 상기 체결 부재(370)는 상기 상부 고정판(350) 및 상기 하부 고정판(360)을 체결한다. 따라서, 상기 인쇄회로기판(310)과 다층회로기판(320)은 이격된 상태로 고정된다.
그리고, 상기 프로브(330), 다층 회로가 구비된 다층회로기판(320), 인터페이스 핀(340) 및 인쇄회로기판(310) 내부의 회로는 서로 전기적으로 연결된다.
도 14는 본 발명에 따른 프로브 카드의 제조 방법을 설명하기 위한 공정 흐름도이다.
도 14를 참조하면, 내부에 다층의 회로를 갖는 다층회로기판(320)을 준비한다.(S100)
상기 다층회로기판(320) 상에 다수의 프로브(330)를 본딩한다.(S200) 상기 프로브(330)는 상기 다층회로기판(320)의 단자 상에 배치된다.
상기 프로브(330)의 본딩 방법은 도 1 내지 도 6에 도시한 프로브 본딩 방법과 실질적으로 동일하므로 구체적인 설명은 생략한다. 한편, 상기 프로브(330)는 도 7 내지 도 12에 도시한 프로브 본딩 방법에 의해 본딩될 수 있다.
이후, 다층회로를 갖는 인쇄회로기판(310)의 관통홀에 인터페이스 핀(340)을 삽입한다. 상기 인터페이스 핀(340)이 삽입된 인쇄회로기판(310)의 하부에 상기 프로브(330)가 본딩된 다층회로기판(320)을 상기 인터페이스 핀(340)과 전기적으로 연결되도록 위치시킨다. 다음으로, 상기 인쇄회로기판(310)의 상부에 상부 고정판(350)을 위치시키고, 상기 다층회로기판(330)의 하부에 하부 고정판(360)을 위치시킨 상태에서 상기 상부 고정판(350)과 하부 고정판(360)을 체결 부재(370)로 체결한다. 상기 인쇄회로기판(310)과 다층회로기판(320)이 일정 간격만큼 이격된 상태로 고정된다.(S300)
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 범프층 패턴 상에 형성된 습윤층 패턴 및 비습윤층 패턴에 걸쳐 연속적으로 솔더 페이스트를 도포함으로써 상기 솔더 페이스트에 의한 상기 범프층 패턴들의 단락을 방지하며 프로브 본딩에 필요한 솔더 페이스트를 충분히 제공할 수 있다. 또한, 상기 솔더 페이스트를 상기 습윤층 패턴 상으로 리플로우시켜 충분한 접합력을 갖는 접합층 패턴을 형성할 수 있다. 따라서, 미세한 선폭의 반도체 소자를 검사할 수 있는 프로브 카드를 제조할 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 다층회로기판의 단자 상에 범프층 패턴을 형성하는 단계;
    상기 범프층 패턴 상에 솔더 페이스트에 대한 습윤성을 갖는 제1 습윤층 패턴 및 상기 솔더 페이스트에 대한 비습윤성을 갖는 비습윤층 패턴을 표면이 각각 노출되도록 형성하는 단계;
    상기 제1 습윤층 패턴 및 비습윤층 패턴 상에 상기 솔더 페이스트를 도포하는 단계;
    검사 대상물과 접촉하는 프로브를 상기 솔더 페이스트에 본딩하는 단계; 및
    상기 비습윤층 패턴 상에 도포된 솔더 페이스트를 상기 제1 습윤층 패턴 상으로 리플로우시켜 상기 제1 습윤층 패턴 상에 접합층 패턴을 형성하는 단계를 포함하는 프로브 본딩 방법.
  2. 제1항에 있어서, 상기 솔더 페이스트와 본딩되는 상기 프로브의 표면에 제2 습윤층 패턴을 더 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 본딩 방법.
  3. 제1항에 있어서, 상기 프로브를 상기 제1 습윤층 패턴 상에 도포된 솔더 페이스트에 본딩하는 것을 특징으로 하는 프로브 본딩 방법.
  4. 제1항에 있어서, 상기 제1 습윤층 패턴 및 비습윤층 패턴의 형성시, 상기 범프층 패턴 상의 제1 영역에 상기 제1 습윤층 패턴을 형성한 후, 상기 제1 영역을 제외한 상기 범프층 패턴 상의 제2 영역에 상기 비습윤층 패턴을 형성하는 것을 특징으로 하는 프로브 본딩 방법.
  5. 제1항에 있어서, 상기 제1 습윤층 패턴 및 비습윤층 패턴의 형성시, 상기 범프층 패턴 상의 전면에 상기 비습윤층 패턴을 형성한 후, 상기 비습윤층 패턴 상의 일부 영역 상에 상기 제1 습윤층 패턴을 형성하는 것을 특징으로 하는 프로브 본딩 방법.
  6. 제1항에 있어서, 상기 비습윤층 패턴은 산화층 패턴인 것을 특징으로 하는 프로브 본딩 방법.
  7. 제6항에 있어서, 상기 비습윤층 패턴은 상기 범프층 패턴을 열산화시켜 형성하는 것을 특징으로 하는 프로브 본딩 방법.
  8. 제6항에 있어서, 상기 비습윤층 패턴은 상기 범프층 패턴을 습식산화하여 형성하는 것을 특징으로 하는 프로브 본딩 방법.
  9. 다층회로기판을 준비하는 단계;
    상기 다층회로기판의 단자 상에 범프층 패턴을 형성하고, 상기 범프층 패턴 상에 솔더 페이스트에 대한 습윤성을 갖는 제1 습윤층 패턴 및 상기 솔더 페이스트에 대한 비습윤성을 갖는 비습윤층 패턴을 표면이 각각 노출되도록 형성하고, 상기 제1 습윤층 패턴 및 비습윤층 패턴 상에 상기 솔더 페이스트를 도포하고, 검사 대상물과 접촉하는 프로브를 상기 솔더 페이스트에 본딩하고, 상기 비습윤층 패턴 상에 도포된 솔더 페이스트를 상기 제1 습윤층 패턴 상으로 리플로우시켜 상기 제1 습윤층 패턴 상에 접합층 패턴을 형성하여 상기 프로브를 상기 다층회로기판에 본딩하는 단계; 및
    상기 프로브가 본딩된 다층회로기판과 인쇄회로기판이 전기적으로 연결되도록 상기 다층회로기판과 인쇄회로기판을 고정하는 단계를 포함하는 것을 특징으로 하는 프로프 카드 제조 방법.
KR1020060034597A 2006-04-17 2006-04-17 프로브 본딩 방법 및 프로브 카드 제조 방법 KR100716434B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060034597A KR100716434B1 (ko) 2006-04-17 2006-04-17 프로브 본딩 방법 및 프로브 카드 제조 방법
DE112007000256T DE112007000256T5 (de) 2006-04-17 2007-03-19 Verfahren zum Bonden von Messsonden und Verfahren zur Herstellung einer Messsondenkarte unter Verwendung desselben
JP2008549435A JP5297200B2 (ja) 2006-04-17 2007-03-19 プローブボンディング方法及びこれを用いるプローブカードの製造方法
US12/097,839 US7886957B2 (en) 2006-04-17 2007-03-19 Method of bonding probes and method of manufacturing a probe card using the same
CN200780002021A CN100592487C (zh) 2006-04-17 2007-03-19 结合探针的方法以及使用该方法制造探针卡的方法
PCT/KR2007/001322 WO2007119930A1 (en) 2006-04-17 2007-03-19 Method of bonding probes and method of manufacturing a probe card using the same
TW096110265A TWI323786B (en) 2006-04-17 2007-03-26 Method of bonding probes and method of manufacturing a probe card using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034597A KR100716434B1 (ko) 2006-04-17 2006-04-17 프로브 본딩 방법 및 프로브 카드 제조 방법

Publications (1)

Publication Number Publication Date
KR100716434B1 true KR100716434B1 (ko) 2007-05-10

Family

ID=38270251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034597A KR100716434B1 (ko) 2006-04-17 2006-04-17 프로브 본딩 방법 및 프로브 카드 제조 방법

Country Status (7)

Country Link
US (1) US7886957B2 (ko)
JP (1) JP5297200B2 (ko)
KR (1) KR100716434B1 (ko)
CN (1) CN100592487C (ko)
DE (1) DE112007000256T5 (ko)
TW (1) TWI323786B (ko)
WO (1) WO2007119930A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127117B1 (ko) 2010-06-11 2012-03-22 성균관대학교산학협력단 프로브 유닛 및 이를 제조하는 방법
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197257A (ja) * 2009-02-26 2010-09-09 Kyocera Corp プローブカード及びプローブカードの製造方法
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
KR101748583B1 (ko) 2015-08-04 2017-06-21 크루셜머신즈 주식회사 프로브핀 본딩 장치
CN108702862B (zh) * 2016-02-19 2021-03-09 爱法组装材料公司 具有选择性集成焊料的rf屏蔽件
TWI603088B (zh) * 2016-07-25 2017-10-21 Mpi Inc Probe module with cantilever MEMS probe and its manufacturing method
CN112424614A (zh) * 2018-07-18 2021-02-26 日本电产理德股份有限公司 探针、检查治具、检查装置以及探针的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264916A (ja) * 1995-01-31 1996-10-11 Hewlett Packard Co <Hp> 電気的相互接続組立体、はんだバンプ形成方法、電気的接続方法及び合金
JP2001135664A (ja) 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5742483A (en) * 1996-04-10 1998-04-21 International Business Machines Corporation Method for producing circuit board assemblies using surface mount components with finely spaced leads
JPH10294318A (ja) * 1997-04-18 1998-11-04 Toshiba Corp 電子部品
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6409073B1 (en) * 1998-07-15 2002-06-25 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for transfering solder to a device and/or testing the device
US6552555B1 (en) * 1998-11-19 2003-04-22 Custom One Design, Inc. Integrated circuit testing apparatus
JP3294811B2 (ja) * 1999-01-22 2002-06-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6635511B2 (en) * 2001-01-18 2003-10-21 Agilent Technologies, Inc. Integrated ball grid array-pin grid array-flex circuit interposing probe assembly
JPWO2002063681A1 (ja) * 2001-02-08 2004-06-10 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法
US6593545B1 (en) * 2001-08-13 2003-07-15 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package fabrication method
WO2004003551A1 (ja) * 2002-06-28 2004-01-08 Canon Kabushiki Kaisha プローブ担体､プローブ担体の作成方法及びプローブ担体の評価方法及びそれを用いた標的核酸の検出方法
KR20040088947A (ko) 2003-04-14 2004-10-20 원철호 프로브 니들, 프로브 니들의 제조 방법 및 프로브 카드
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
KR20050109331A (ko) 2004-05-13 2005-11-21 매그나칩 반도체 유한회사 프로브 카드
CN101002311A (zh) * 2004-07-28 2007-07-18 Sv探针私人有限公司 用于在基板上形成共面焊盘的方法和装置
US7456092B2 (en) * 2004-10-07 2008-11-25 Palo Alto Research Center Incorporated Self-releasing spring structures and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264916A (ja) * 1995-01-31 1996-10-11 Hewlett Packard Co <Hp> 電気的相互接続組立体、はんだバンプ形成方法、電気的接続方法及び合金
JP2001135664A (ja) 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127117B1 (ko) 2010-06-11 2012-03-22 성균관대학교산학협력단 프로브 유닛 및 이를 제조하는 방법
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder

Also Published As

Publication number Publication date
TW200741214A (en) 2007-11-01
DE112007000256T5 (de) 2008-12-11
US7886957B2 (en) 2011-02-15
JP5297200B2 (ja) 2013-09-25
US20080290139A1 (en) 2008-11-27
WO2007119930A1 (en) 2007-10-25
CN100592487C (zh) 2010-02-24
TWI323786B (en) 2010-04-21
JP2009522573A (ja) 2009-06-11
CN101366108A (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
KR100716434B1 (ko) 프로브 본딩 방법 및 프로브 카드 제조 방법
US7049837B2 (en) Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
TW469671B (en) Contact structure formed by microfabrication process
KR20000075876A (ko) 반도체 장치 및 그 제조방법
JP2006322876A (ja) 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
JP2007171140A (ja) プローブカード、インターポーザおよびインターポーザの製造方法
JP2007240235A (ja) 通電試験用プローブおよびプローブ組立体
JP2009503535A (ja) 垂直型プローブ、その製造方法及びプローブのボンディング方法
JP2009513970A (ja) プローブカード及びその製造方法
KR100830352B1 (ko) 프로브 팁, 프로브 카드, 프로브 팁 제조 방법 및 프로브구조물 제조 방법
JP2715793B2 (ja) 半導体装置及びその製造方法
KR101043141B1 (ko) 정확한 솔더링을 위한 프로브 조립체
TWI434044B (zh) 探針卡及其製作方法
KR100906497B1 (ko) 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
JP2002283049A (ja) コンタクトピンのはんだ付け方法およびコンタクトピン
US20060091535A1 (en) Fine pitch bonding pad layout and method of manufacturing same
JP2003121469A (ja) プローブの製造方法及びプローブカードの製造方法
JP7386139B2 (ja) 配線基板
JP3962264B2 (ja) コンタクトプローブ及びその製造方法
JP2016224026A (ja) プローブ基板及びその製造方法
CN101621889A (zh) 印刷电路板和电子装置
KR101757860B1 (ko) 탐침, 탐침 카드 및 그 제조방법
JP3902438B2 (ja) コンタクトプローブ及びその製造方法
KR101024098B1 (ko) 프로브 본딩 방법
KR100977213B1 (ko) 프로브 본딩용 프로브 유닛의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee