JP3698223B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3698223B2 JP3698223B2 JP26622396A JP26622396A JP3698223B2 JP 3698223 B2 JP3698223 B2 JP 3698223B2 JP 26622396 A JP26622396 A JP 26622396A JP 26622396 A JP26622396 A JP 26622396A JP 3698223 B2 JP3698223 B2 JP 3698223B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- flat plate
- conductive resin
- recess
- concave portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/111—Manufacture and pre-treatment of the bump connector preform
- H01L2224/1111—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特に接点の形成方法、かかる接点の形成を含む半導体装置の製造方法、またかかる半導体装置を含む電子装置の製造方法に関する。
【０００２】
【従来の技術】
一般に、集積回路を形成された半導体チップを回路基板あるいはパッケージ基板上にベアチップとして実装する場合、確実な電気的接続を実現できる手段として、従来より半田バンプを使ったフリップチップ法が広く使われている。
【０００３】
図８（Ａ），（Ｂ）は、かかる従来の半導体チップ１０のプリント回路基板上１２へのフリップチップ法による実装を示す。ただし、図８（Ａ）は半導体チップ１０の底面を示す底面図、また図８（Ｂ）は半導体チップ１０と基板１２との接続を示す拡大断面図である。
【０００４】
図８（Ａ）を参照するに、半導体チップ１０の底面には多数の接続パッド１１が形成され、各々の接続パッド１１上には、基板１２への実装のため、半田バンプ１１Ｃが、図８（Ｂ）に示すように形成される。
図８（Ｂ）を参照するに、半導体チップ１０の接続パッド１１は、チップ１０中に形成された素子と電気的に接続されたＡｌ等よりなる電極１１Ａを含み、前記半田バンプ１１Ｃは、電極１１Ａ上に、バリアメタル１１Ｂを介して形成される。バリアメタル１１ＢはＮｉ，Ｔｉ等の耐熱金属よりなり、電極１１Ａの半田バンプ１１Ｃによる濡れを改善すると同時に、半田バンプ１１Ｃを構成する元素が電極１１Ａに侵入し、断線や短絡等の問題を引き起こすのを阻止する。
【０００５】
図８（Ｂ）に示すように、半導体チップ１０は、基板１２上に、前記半田バンプ１１Ｃを担持する裏面を基板１２に向けた状態で実装され、その結果、各々の接続パッド１１において、前記半田バンプ１１Ｃは基板１２上の対応する配線パターン１２Ａに融着・接続される。
【０００６】
【発明が解決しようとする課題】
しかし、このような半田バンプを使ったフリップチッププロセスでは、先にも説明したように、チップ１０の電極パッド１１Ａ上に耐熱金属よりなるバリアメタル層１１Ｂを形成する必要があるが、かかるバリアメタル層１１Ｂの形成には耐熱金属層の堆積およびパターニング、あるいはメッキ等の工程が必要であり、工程数が増加してしまう問題点が生じる。また、このような構成では、半田バンプからα粒子が放出されることがあり、このような場合バンプ直下のトランジスタが誤動作してしまう問題が生じる。
【０００７】
これに対し、半田バンプを使わないフリップチッププロセスとして、図８（Ｂ）の構成において、半田バンプ１１Ｃのかわりに導電性樹脂バンプを形成する方法が知られている。しかし、このようなチップ１０上の導電性樹脂バンプが全て基板１２上の配線パターン１２Ａに正しくコンタクトするためには、導電性樹脂バンプは正確に同じサイズを有する必要があるが、導電性樹脂バンプをこのように正確に同一サイズに形成するのは困難である。これに伴い、かかる従来の導電性樹脂バンプを使うフリップチッププロセスでは、特に基板１２が反っている場合にコンタクトが不確実になってしまう問題が生じる。
【０００８】
これに対し、従来より、チップ１０上の電極パッド１１Ａに、ワイヤボンディングの技術を使って、先端が尖ったＡｕスタッドを半田バンプのかわりに形成することが提案されている。このような先端が尖ったスタッドを使った場合、スタッドはチップ１０を基板１２上に実装した場合に容易に変形し、このため個々のスタッドの高さがばらついていても、あるいは基板１２が反っていても、一部のスタッドのコンタクトが不良になる問題は回避される。
【０００９】
しかし、このようなＡｕスタッドは、個々の電極パッド１１Ａに、ワイヤボンディングの技術を使って一つ一つ順に形成する必要があり、そのため半導体装置の製造スループットが低下する問題が生じる。また、ワイヤボンディングの際に電極パッド１１Ａに衝撃が加わり、電極パッド直下のトランジスタに損傷を与える可能性がある。
【００１０】
さらに、基板１１上に、先端の尖った円錐形状のＡｇペーストよりなる電極スタッドを、チップ１０上の電極パッド１１Ａに対応するようにスクリーン印刷技術を使って形成し、チップ１０をかかるスタッドを形成された基板１１上に実装する技術が公知である（T. Motomura, et al., IMC 1966 Proceedings, Omiya, April 24 - April 26,1996, pp.86 - 91) 。しかし、このようなスクリーン印刷技術を使う方法は、特殊な印刷スクリーンを必要とし、一般的でない。さらに、実際にかかるＡｇペーストスタッドをスクリーン印刷技術により形成する具体的な方法は開示されていない。
【００１１】
そこで、本発明は、上記の課題を解決した新規で有用な半導体装置、その製造方法、接点の形成方法、および電子装置の製造方法を提供することを概括的課題とする。
本発明のより具体的課題は、バリアメタル層を必要とせず、確実なコンタクトが得られ、しかも安価な半導体装置およびその製造方法、さらにかかる半導体装置を含む電子装置の製造方法を提供することにある。
【００１２】
本発明の他の課題は、バリアメタル層を必要とせず、確実なコンタクトが得られ、しかも安価な接点の形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と；
前記凹部に導電性樹脂を充填する工程と；
前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせする工程と；
前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせる工程と；
前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなり、
前記凹部を形成する工程は、前記平板上の前記先端が尖った凹部に対応する凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とを含むことを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と；
前記凹部に導電性樹脂を充填する工程と；
前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせする工程と；
前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせる工程と；
前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなり、
前記平板を前記半導体チップに重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施す工程を行い、
前記離型処理は、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤の蒸気を付着させる工程を含むことを特徴とする半導体装置の製造方法により、または
請求項３に記載したように、
前記離型剤はシリコーン樹脂あるいはフッ素樹脂よりなることを特徴とする請求項２記載の半導体装置の製造方法により、解決する。
【００１４】
以下、本発明の原理を、図１（Ａ）〜（Ｄ）を参照しながら説明する。
本発明では、図１（Ａ）の工程で、平坦な表面を有する型１に、半導体チップの電極パッドに対応して先端が尖った凹部１Ａを形成し、さらに図１（Ｂ）の工程で、前記型１上に導電性樹脂２を塗布し、例えばスキージ３を型１表面で摺動させる等の工程により、前記凹部１Ａを樹脂２で埋める。その結果、凹部１Ａには導電性樹脂よりなる錐体２Ａが形成される。凹部１Ａは先端が尖っているため、型１表面には錐体２Ａの基部が露出する。
【００１５】
次に、図１（Ｃ）の工程で、前記型１を、半導体チップ４上に、前記樹脂錐体２Ａの基部がチップ４上に形成された電極あるいは配線パターン４Ａに一致するように整合させ、型１とチップ４とを係合させる。さらに図１（Ｃ）の状態で型１および電子装置４を、前記樹脂が硬化するような温度まで加熱し、前記錐体２Ａを硬化させる。
【００１６】
さらに図１（Ｄ）の工程で、前記型１を離型させることにより、半導体チップ４の電極パッド２Ａを覆うように、導電性樹脂の錐体よりなる導電性バンプ２Ａが形成される。
このようにして形成されたバンプ２Ａは先端が尖っているため、例えば半導体チップ４を、図示しない配線基板上にフリップチップ法により実装した場合、錐体の先端部が容易に変形し、かりに基板の反り等によりチップ４上の全ての錐体２Ａが配線基板上の対応する配線パターンに係合しなくとも、単にわずかにチップ４を配線基板に対して押圧するだけで、全ての錐体２Ａについて、確実なコンタクトを実現することができる。
【００１７】
かかる構成によれば、フリップチップ実装に適した導電性バンプを備えた半導体チップあるいはその他の半導体装置を、Ｎｉ等の高融点金属よりなるバリア層を設けることなく、またワイヤボンディングプロセスを行った場合におけるように電極パッド４Ａを介してチップ４内の半導体素子を損傷させる問題を生じることなく形成することができる。しかも、型１は容易に形成でき、このため、前記錐体状の導電性バンプを形成する際にも特殊なスクリーン印刷等の技術は必要ない。すなわち、本発明によれば、半導体チップ上に、錐体状の導電性バンプを、容易に、しかも効率よく、正確に、高い信頼性で形成することが可能になる。
【００１８】
【発明の実施の形態】
図２（Ａ）〜（Ｄ）は、本発明の第１実施例による、フリップチップ実装される半導体装置の製造方法を示す。
図２（Ａ）を参照するに、まず（１００）面方位を有する厚さが１．０ｍｍ、大きさが３０×３０ｍｍのＳｉ単結晶基板２１上に、一辺が８５μｍの正方形開口部を有するレジストパターン（図示せず）をマスクに、ＫＯＨ等のアルカリ性エッチャントを使ったウェットエッチング法により、半導体チップ上の電極パッドに対応した凹部ないしエッチピット２１Ａを形成する。形成される凹部２１ＡはＳｉの（１１１）面により画成され、基板２１表面には四角錐形状のエッチピット基部が露出する。基板２１表面に露出した基部は、典型的には一辺が９０μｍの正方形形状を有する。この場合、凹部２１Ａは６３μｍの深さを有する。
【００１９】
図示の例では、導電性樹脂バンプを形成される半導体チップ２４上には、合計で２０２５個のＡｌ合金あるいはＣｕ合金よりなる電極パッド２４Ａが、４５行４５列のアレイ状に、２１０μｍのピッチで形成される。図２（Ｃ）を参照。各々の電極パッドは、例えば一辺が８０μｍの正方形を有する。
【００２０】
次に、図２（Ｂ）の工程において、図２（Ａ）の構造上にまず１００°Ｃに加熱したシリコーンオイル（ジメチルシロキサン）から発生する蒸気を付着させる等の方法により、薄い離型剤の膜２１’を形成した後、さらにその上にＡｇ等の金属粒子のエポキシ樹脂等の混合物よりなる導電性樹脂２２を塗布する。導電性樹脂２２としては、例えばビスフェノールＦ型エポキシ樹脂（エポキシ当量１７４）２４ｇとフェノールボラック樹脂（水酸基当量１０３）８ｇと、トリフェニルホスフィン０．２４ｇと、鱗片状銀粉末７５ｇをロールミルにて混練したＡｇペーストを使う。
【００２１】
樹脂２２を塗布した後、さらにスキージ２３等の適当な部材をＳｉ基板２１上で摺動させることにより、前記樹脂２２を前記凹部２１Ａ中に押し込む。その結果、前記Ｓｉ基板２１は型として作用し、四角錐状の凹部２１Ａ中には、対応する四角錐状の樹脂バンプ２２Ａが形成される。ただし、図２（Ｂ）の状態では、樹脂バンプ２２Ａは未硬化の状態にある。以下、Ｓｉ基板２１を型２１と称する。
【００２２】
さらに、図２（Ｃ）の工程において、型２１表面に残留するＡｇペーストを、ナイフエッジではぎ取った後、前記凹部２１Ａが導電性樹脂２２で充填された型２１を、型２１の離型剤２１’で覆われた面が、半導体チップ２４の電極パッド２４Ａを担持する面に対面するように配設し、さらに前記凹部２１Ａが前記電極パッド２４に対応するように位置合わせした後、半導体チップ２４と型２１とを係合させる。さらに係合した状態で、半導体チップ２４と型２１とを１８０°Ｃで１時間加熱処理し、前記凹部２１Ａを充填する四角錐状の導電性樹脂２２Ａを硬化させる。
【００２３】
さらに、図２（Ｄ）の工程において、前記型２１と半導体チップ２４とは互いに離型され、その結果、前記チップ２４上の電極パッド２４Ａ上には、先端の尖った四角錐状の導電性樹脂バンプ２２Ａが形成される。離型は、例えば前記型２１とチップ２４との間にナイフエッジを入れて行い、離型の後、チップ２４の表面を、イソプロピルアルコールとキシレンの１：１混合液等よりなる溶剤により洗浄する。このようにして形成された導電性樹脂バンプ２２Ａは、約６０μｍの高さを有し、高さのばらつきは、標準偏差にして２．５μｍ以内に抑えることができる。
【００２４】
図２（Ｄ）の工程において、離型処理は、前記型２１上に離型剤膜２１’を形成しているため、容易に、型２１あるいはチップ２４を損傷させることなく実行できる。
図３は、図２（Ｄ）の工程で得られた半導体チップ２４を、ベアチップとして、電子装置の配線基板２５上に実装した様子を示す。
【００２５】
配線基板２５は例えばビスマレイミド−トリアジン樹脂（いわゆるＢＴ樹脂）よりなるビルドアップ基板であり、図３に示すように、配線パターン２５Ａを担持する。配線パターン２５Ａは、前記チップ２４上の電極パッド２４Ａに対応した、２１０μｍピッチで形成された一辺が８０μｍの電極パッドを含み、前記半導体チップ２４上の導電性樹脂バンプ２２Ａの先端は、配線パターン２５Ａの対応する電極パッドに当接する。その際、バンプ２２Ａの先端は尖っているため、チップ２４を基板２５に軽く押圧するだけで変形し、基板２５上の配線パターン２５Ａと樹脂バンプ２２Ａとが、かりに樹脂バンプ２２Ａの高さが多少不揃いでも、また仮に基板２５が多少反っていても、確実に電気的に接続される。
【００２６】
前記半導体チップ２４を配線基板２５に押圧した状態で、チップ２４と基板２５との間の空隙を樹脂２６により充填することにより、配線基板２５上にベアチップ２４を実装した電子装置を形成することができる。樹脂２６としては、例えばハイソール社より商品名ＦＰ−４５２０として供給されている市販のエポキシ系充填剤を使うことができる。この場合、樹脂の硬化は、例えば１５０°Ｃにおいて１時間行えばよい。
【００２７】
次に、本発明の第２実施例を、図４（Ａ）〜（Ｄ）を参照しながら説明する。本実施例では、図２（Ａ）〜（Ｄ）の工程で使われる型２１として、単結晶Ｓｉ基板のかわりに図２（Ｄ）の離型処理工程でより機械的に安定な金属製の型を使う。
【００２８】
本実施例では、まず図４（Ａ）の工程で、図２（Ａ）に示す凹部２１Ａが形成された単結晶Ｓｉ基板２１を熱酸化した後、前記凹部２１Ａを含む表面上に、まずＮｉの無電解メッキを施して薄い導電層（図示せず）を形成する。さらに、かかる導電層を電極に、Ｎｉの電界メッキを行い、Ｎｉ層３１を形成する。さらに、図４（Ｂ）の工程で、前記Ｎｉ層３１を前記Ｓｉ基板２１から分離させ、前記凹部２１Ａに対応した凸部３１Ａを有する中間型３１を形成する。
【００２９】
さらに図４（Ｃ）の工程で、前記中間型３１上に再びＮｉの電界メッキを行い、厚さが約８０μｍのＮｉ層４１を形成する。さらに、図４（Ｄ）の工程で、前記Ｎｉ層４１を中間型３１から離型させることにより、金属型が形成される。得られた金属型４１上には、前記Ｓｉ基板２１の凹部２１Ａに対応した凹部４１Ａが形成される。
【００３０】
図４（Ｄ）に示した金属型４１を図２（Ａ）〜（Ｄ）の工程で型として使うことにより、半導体チップ２４上に、導電性樹脂よりなる四角錐状のバンプ２２Ａが、先の実施例と同様に、電極パッド２４Ａに対応して形成される。本実施例では、脆いＳｉ基板のかわりに金属型４１を使うことにより、図２（Ｄ）の離型工程を、確実に、しかも迅速に、型を損傷させることなく実行することができる。型４１を使った場合、得られる導電性樹脂バンプ２２Ａの高さは、先の実施例の場合よりもやや低い５５μｍ程度になるが、高さのばらつきは少なく、標準偏差で３．５μｍ以下に抑えることができる。型４１を使う方法では、母型２１から多数の型４１を形成することができるため、半導体装置の製造スループットが向上する。
【００３１】
本実施例では、特に金属型４１の表面に図２（Ｂ）の離型剤層２１’に対応する離型剤層を、ポリテトラフロロエチレン（ＰＴＦＥ）の粉末を分散させたＮｉメッキ液中において無電解メッキを行うことにより形成すると好都合である。このような処理により、前記型４１上の凹部４１Ａを実質的に埋めることなく、前記型４１の表面形状に沿った形状の離型剤層を形成することが出来る。かかる離型剤層は、例えば２μｍの厚さに形成する。
【００３２】
前記第１実施例および第２実施例により得られた半導体装置について、図３に示す配線基板２５上への実装を行い、各々の導電性樹脂バンプ２２Ａにおけるコンタクトの良否を試験したところ、全ての接点で導通が確保されていることが確認された。さらに、かかる構造について、−６５°Ｃから１２５°Ｃの間で熱サイクルを２００回繰り返した後でも、断線や抵抗の増加は見られなかった。
【００３３】
図５は、本発明の第３実施例による型の製造方法を示す。
図５を参照するに、本実施例では、可塑性を有する例えば金属やプラスチック平板５１上に、超硬合金やダイヤモンド等の圧子を押し込み、凹部５１Ａを形成する。かかる方法では、押圧力の制御が概略的であっても、平板５１が塑性変形する際の反発力により、圧痕の大きさは大体一定になる。換言すると、かかる方法により、ほぼ大きさの揃った凹部５１Ａを形成することができ、かかる凹部５１Ａに樹脂を充填することにより、半導体チップ２４上に大きさおよび高さがほぼ揃った導電性樹脂バンプ２２Ａを形成することができる。
【００３４】
さらに、前記圧子５２の代わりに前記図４（Ｂ）の工程で形成される中間型３１を使い、型を、かかる中間型３１によりポリエステルベース上にコーティングした熱あるいは光硬化型樹脂層をプレスすることによって形成することもできる。この場合、プレスの後で樹脂層を加熱あるいは光照射することにより硬化させる。先にも説明したように、このような中間型３１をプレス型に使うことにより、多数の型を安価に形成することができ、半導体装置製造のスループットが向上する。
【００３５】
図６は本発明の第４実施例による電子装置の構成を示す。
本実施例では、半導体チップ２４に導電性樹脂バンプ２２Ａを形成する代わりに、配線基板２５上に、先端の尖った樹脂バンプ２５Ｂを、基板２５上の配線パターン２５Ａに形成された電極パッドに対応して形成し、半導体チップ２４を、前記チップ２４上の電極パッド２４Ａが対応する樹脂バンプ２５Ｂの先端に当接するように配設する。このように、本発明による先端の尖った樹脂バンプは、半導体チップ２４および配線基板２５のいずれに形成してもよい。また、半導体チップ２４の代わりに、別の多層配線基板を基板２５上に同様にして実装することも可能である。
【００３６】
図７は、図２の電子装置の変形例である本発明の第５実施例による電子装置の製造工程を示す。
図７では、図２の電子装置において、半導体チップ２４と配線基板２５とを、チップ２４と基板２５との間の空隙を充填する樹脂層２６により接続する代わりに、基板２５上に、前記配線パターン２５Ａの一部に形成された電極パッド領域を覆うように、未硬化導電性樹脂層２６Ａを塗布し、かかる未硬化樹脂２６Ａを担持した配線パターン２５Ａの電極パッド上に前記先端の尖った導電性樹脂バンプ２２Ａを当接させる。さらに樹脂２６Ａを硬化させることにより、半導体チップ２５と基板２５とは機械的にしっかりと結合され、所望の電子装置が得られる。
【００３７】
図７の工程では、半導体チップ２４と配線基板２５との間を樹脂２６で埋める工程が必要なくなり、チップ２４および基板２５を含む電子装置の製造工程が簡略化される。特に、樹脂２６Ａとして導電性樹脂を使うことにより、確実な電気的コンタクトが保証される。
【００３８】
以上、本発明を好ましい実施例について説明したが、本発明はかかる実施例に限定されるものではなく、本発明の要旨内において様々な変形・変更が可能である。
【００３９】
【発明の効果】
本発明によれば、
半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成し、前記凹部に導電性樹脂を充填し、前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせし、前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせ、前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極バンプ上に、先端が尖った導電性樹脂バンプを形成することにより、半導体チップを、バリアメタル層を形成することなく、基板上に、確実にフリップチップ実装することが可能になる。
【００４０】
また本発明によれば、
前記凹部を形成する工程を、単結晶基板を前記平板として使い、前記単結晶基板主面上に、結晶面で画成された錐体状の凹部を、前記凹部として形成することにより、前記平板上に凹部を、また前記半導体チップ上に錐体状の導電性樹脂バンプを、正確な形状で、正確な大きさに形成することが可能になる。
【００４１】
また本発明の特徴によれば、
前記凹部を形成する工程を、前記平板上の前記凹部に対応する先端が尖った形状の凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とにより実行することにより、前記半導体チップ上に前記導電性樹脂バンプを形成する際の型として、機械的安定性の高い材料を使うことができ、離型処理の際に半導体チップあるいは型が破損する問題を回避できる。これに伴い、半導体装置の製造歩留りが向上する。さらに、かかる中間型を作製することにより、単一の母型から多数の型を作製することが可能になり、半導体装置の製造スループットが向上する。
【００４２】
また本発明によれば、
前記凹部を形成する工程を、前記平板上の前記主面を、先端が尖った治具により押圧することにより実行することにより、前記導電性樹脂バンプを形成する型を、簡単に多数作製することができる。また、かかる工程では、平板を構成する材料の塑性変形に抵抗する力により、形成される凹部は治具を打つ力が多少ばらついても、ほぼ一定の大きさになり、型の作製が容易になる。
【００４３】
また本発明によれば、
前記平板を前記半導体チップに重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施すことにより、前記平板よりなる型を、前記樹脂バンプの硬化の後、前記半導体チップから分離する離型工程が、安全に、半導体チップあるいは型を破損させることなく実行することができる。
【００４４】
また本発明の特徴によれば、
前記離型処理を、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤の蒸気を付着させることにより、前記凹部を離型剤で埋めてしまうことなく、効果的な離型処理が可能である。
【００４５】
また本発明によれば、
前記離型工程を、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に対し、離型剤を分散させたメッキ液によりメッキを行うことにより実行することにより、前記凹部を離型剤で埋めてしまうことなく、効果的な離型処理が可能である。
【００４６】
また本発明によれば、
前記導電性樹脂を充填する工程を、前記導電性樹脂を、前記平板の前記主面上に塗布する工程と、前記主面に対応する形状のエッジを有するスキージを、前記主面上において、前記主面に圧接させながら摺動させ、前記平板上の凹部を前記導電性樹脂で充填する工程と、前記主面上においてナイフエッジを摺動させ、前記主面上に残留する導電性樹脂を除去する工程とにより実行することにより、半導体チップ表面に残留する導電性樹脂による短絡やリーク電流の問題が発生するのを抑止できる。
【００４７】
請求項１１記載の本発明によれば、
前記導電性樹脂として、金属粒子を含む樹脂を使うことにより、市販の容易に入手できる導電性樹脂を使って、導電性樹脂バンプを安価に形成することができる。
【００４８】
また本発明によれば、
さらに、前記導電性樹脂を硬化させる工程の後、前記平板を、前記半導体チップから分離させることにより、ベアチップのフリップチップ実装に適した、先端が尖った導電性樹脂バンプを有する半導体チップが得られる。
【００４９】
また本発明によれば、
半導体チップと配線基板とよりなる電子装置の製造方法において、
半導体装置を、先端の尖った導電性樹脂よりなる電極バンプを有するように製造し、前記半導体装置を、配線パターンを担持する配線基板上において、前記電極バンプが前記配線パターンのうち前記電極バンプに対応する部分に当接するように整合させ接触させ、前記半導体装置と前記配線基板とを整合させた状態で、前記半導体装置と前記配線基板との間の空隙に樹脂を充填し、前記樹脂を硬化させることにより、いわゆるベアチップをフリップチップ実装した電子装置を、高い歩留りで、安価に製造することが可能になる。
【００５０】
また本発明によれば、
前記半導体装置を前記配線基板に整合させ接触させる工程を、前記半導体装置を、前記基板に対して押しつけ、前記電極バンプの先端部を変形させるように実行することにより、仮に個々の導電性樹脂バンプの高さが多少ばらついても、確実な電気的コンタクトが、半導体チップと配線基板との間に保証される。
【００５１】
また本発明によれば、
電子装置上への接点の形成方法において：
先端が尖った凹部を、平板の一の主面上に、電子装置上に形成された電極パッドに対応して形成し、前記凹部に導電性樹脂を充填し、前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記電子装置上に、前記平板の主面が前記電子装置前記電極パッドを担持する面と対面するように、また前記凹部が電子装置上の対応する電極パッドと整合するように位置合わせし、前記平板を、前記電子装置に、前記位置合わせした状態で重ね合わせ、前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成することにより、電子装置上に、フリップチップ実装に適した導電性樹脂バンプを、簡単かつ安価、さらに確実に形成することができる。
【００５２】
また本発明によれば、
前記凹部を形成する工程を、単結晶基板を前記平板として使い、前記単結晶基板主面上に、結晶面で画成された錐体状の凹部を、前記凹部として形成することにより、前記平板上に凹部を、また前記半導体チップ上に錐体状の導電性樹脂バンプを、正確な形状で、正確な大きさに形成することが可能になる。
【００５３】
また本発明によれば、
前記凹部を形成する工程を、前記平板上の前記先端が尖った凹部に対応する凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、さらに前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とにより実行することにより、前記導電性樹脂バンプを形成する際の型として、機械的安定性の高い材料を使うことができ、離型処理の際に半導体チップあるいは型が破損する問題を回避できる。これに伴い、半導体装置を含む電子装置の製造歩留りが向上する。さらに、かかる中間型を作製することにより、単一の母型から多数の型を作製することが可能になり、電子装置の製造スループットが向上する。
【００５４】
また本発明によれば、
前記凹部を形成する工程を、前記平板上の前記主面を先端が尖った治具により押圧する工程により実行することにより、前記導電性樹脂バンプを形成する型を、簡単に多数作製することができる。また、かかる工程では、平板を構成する材料の塑性変形に抵抗する力により、形成される凹部は治具を打つ力が多少ばらついても、ほぼ一定の大きさになり、型の作製が容易になる。
【００５５】
また本発明によれば、
前記平板を前記電子装置に重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施すことにより、前記平板よりなる型を、前記樹脂バンプの硬化の後、前記半導体チップから分離する離型工程が、安全に、半導体チップあるいは型を破損させることなく実行することができる。
【００５６】
また本発明によれば、
前記離型処理を、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤を塗布することにより、前記凹部を離型剤で埋めてしまうことなく、効果的な離型処理が可能である。
【００５７】
また本発明によれば、
前記導電性樹脂を充填する工程を、前記導電性樹脂を、前記平板の前記主面上に塗布する工程と、前記主面に対応する形状のエッジを有するスキージを、前記主面上において、前記主面に圧接させながら摺動させ、前記平板上の凹部を前記導電性樹脂で充填する工程と、前記主面上においてナイフエッジを摺動させ、前記主面上に残留する導電性樹脂を除去する工程とにより実行することにより、半導体チップ表面に残留する導電性樹脂による短絡やリーク電流の問題が発生するのを抑止できる。
【００５８】
また本発明によれば、前記導電性樹脂として、金属粒子と樹脂とよりなる樹脂を使うことにより、市販の容易に入手できる導電性樹脂を使って、導電性樹脂バンプを安価に形成することができる。
また本発明によれば、
半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッド上に形成された電極バンプとよりなる半導体装置において、前記電極バンプを導電性樹脂により、先端が尖った形状に形成することにより、配線基板上へのベアチップのフリップチップ実装に適した半導体装置を安価に製造することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、本発明の原理を説明する図である。
【図２】（Ａ）〜（Ｄ）は、本発明の第１実施例による半導体装置の製造工程を示すー図である。
【図３】本発明の第１実施例による半導体装置を、配線基板上に実装した状態で示す図である。
【図４】（Ａ）〜（Ｄ）は、本発明の第２実施例による半導体装置の製造工程を示す図である。
【図５】本発明の第３実施例による半導体装置の製造工程を示す図である。
【図６】本発明の第４実施例による半導体装置を示す図である。
【図７】本発明の第５実施例による半導体装置の製造工程を示す図である。
【図８】（Ａ），（Ｂ）は、従来のフリップチップ実装される半導体装置を示す図である。
【符号の説明】
１，２１，４１，５１ 型
２１’ 離型剤層
１Ａ，２１Ａ，４１Ａ，５１Ａ 凹部
２，２２ 導電性樹脂
２Ａ，２２Ａ，２５Ｂ 導電性樹脂バンプ
３ スキージ
４，１０，２４ 半導体チップ
１１ 電極
４Ａ，１１Ａ，２４Ａ 電極パッド
１１Ｂ バリアメタル
１１Ｃ 半田バンプ
１２，２５ 配線基板
１２Ａ，２５Ａ 配線パターン
２６ 樹脂
３１ 中間型
３１ 凸部
５２ 治具
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特に接点の形成方法、かかる接点の形成を含む半導体装置の製造方法、またかかる半導体装置を含む電子装置の製造方法に関する。
【０００２】
【従来の技術】
一般に、集積回路を形成された半導体チップを回路基板あるいはパッケージ基板上にベアチップとして実装する場合、確実な電気的接続を実現できる手段として、従来より半田バンプを使ったフリップチップ法が広く使われている。
【０００３】
図８（Ａ），（Ｂ）は、かかる従来の半導体チップ１０のプリント回路基板上１２へのフリップチップ法による実装を示す。ただし、図８（Ａ）は半導体チップ１０の底面を示す底面図、また図８（Ｂ）は半導体チップ１０と基板１２との接続を示す拡大断面図である。
【０００４】
図８（Ａ）を参照するに、半導体チップ１０の底面には多数の接続パッド１１が形成され、各々の接続パッド１１上には、基板１２への実装のため、半田バンプ１１Ｃが、図８（Ｂ）に示すように形成される。
図８（Ｂ）を参照するに、半導体チップ１０の接続パッド１１は、チップ１０中に形成された素子と電気的に接続されたＡｌ等よりなる電極１１Ａを含み、前記半田バンプ１１Ｃは、電極１１Ａ上に、バリアメタル１１Ｂを介して形成される。バリアメタル１１ＢはＮｉ，Ｔｉ等の耐熱金属よりなり、電極１１Ａの半田バンプ１１Ｃによる濡れを改善すると同時に、半田バンプ１１Ｃを構成する元素が電極１１Ａに侵入し、断線や短絡等の問題を引き起こすのを阻止する。
【０００５】
図８（Ｂ）に示すように、半導体チップ１０は、基板１２上に、前記半田バンプ１１Ｃを担持する裏面を基板１２に向けた状態で実装され、その結果、各々の接続パッド１１において、前記半田バンプ１１Ｃは基板１２上の対応する配線パターン１２Ａに融着・接続される。
【０００６】
【発明が解決しようとする課題】
しかし、このような半田バンプを使ったフリップチッププロセスでは、先にも説明したように、チップ１０の電極パッド１１Ａ上に耐熱金属よりなるバリアメタル層１１Ｂを形成する必要があるが、かかるバリアメタル層１１Ｂの形成には耐熱金属層の堆積およびパターニング、あるいはメッキ等の工程が必要であり、工程数が増加してしまう問題点が生じる。また、このような構成では、半田バンプからα粒子が放出されることがあり、このような場合バンプ直下のトランジスタが誤動作してしまう問題が生じる。
【０００７】
これに対し、半田バンプを使わないフリップチッププロセスとして、図８（Ｂ）の構成において、半田バンプ１１Ｃのかわりに導電性樹脂バンプを形成する方法が知られている。しかし、このようなチップ１０上の導電性樹脂バンプが全て基板１２上の配線パターン１２Ａに正しくコンタクトするためには、導電性樹脂バンプは正確に同じサイズを有する必要があるが、導電性樹脂バンプをこのように正確に同一サイズに形成するのは困難である。これに伴い、かかる従来の導電性樹脂バンプを使うフリップチッププロセスでは、特に基板１２が反っている場合にコンタクトが不確実になってしまう問題が生じる。
【０００８】
これに対し、従来より、チップ１０上の電極パッド１１Ａに、ワイヤボンディングの技術を使って、先端が尖ったＡｕスタッドを半田バンプのかわりに形成することが提案されている。このような先端が尖ったスタッドを使った場合、スタッドはチップ１０を基板１２上に実装した場合に容易に変形し、このため個々のスタッドの高さがばらついていても、あるいは基板１２が反っていても、一部のスタッドのコンタクトが不良になる問題は回避される。
【０００９】
しかし、このようなＡｕスタッドは、個々の電極パッド１１Ａに、ワイヤボンディングの技術を使って一つ一つ順に形成する必要があり、そのため半導体装置の製造スループットが低下する問題が生じる。また、ワイヤボンディングの際に電極パッド１１Ａに衝撃が加わり、電極パッド直下のトランジスタに損傷を与える可能性がある。
【００１０】
さらに、基板１１上に、先端の尖った円錐形状のＡｇペーストよりなる電極スタッドを、チップ１０上の電極パッド１１Ａに対応するようにスクリーン印刷技術を使って形成し、チップ１０をかかるスタッドを形成された基板１１上に実装する技術が公知である（T. Motomura, et al., IMC 1966 Proceedings, Omiya, April 24 - April 26,1996, pp.86 - 91) 。しかし、このようなスクリーン印刷技術を使う方法は、特殊な印刷スクリーンを必要とし、一般的でない。さらに、実際にかかるＡｇペーストスタッドをスクリーン印刷技術により形成する具体的な方法は開示されていない。
【００１１】
そこで、本発明は、上記の課題を解決した新規で有用な半導体装置、その製造方法、接点の形成方法、および電子装置の製造方法を提供することを概括的課題とする。
本発明のより具体的課題は、バリアメタル層を必要とせず、確実なコンタクトが得られ、しかも安価な半導体装置およびその製造方法、さらにかかる半導体装置を含む電子装置の製造方法を提供することにある。
【００１２】
本発明の他の課題は、バリアメタル層を必要とせず、確実なコンタクトが得られ、しかも安価な接点の形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と；
前記凹部に導電性樹脂を充填する工程と；
前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせする工程と；
前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせる工程と；
前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなり、
前記凹部を形成する工程は、前記平板上の前記先端が尖った凹部に対応する凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とを含むことを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と；
前記凹部に導電性樹脂を充填する工程と；
前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせする工程と；
前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせる工程と；
前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなり、
前記平板を前記半導体チップに重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施す工程を行い、
前記離型処理は、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤の蒸気を付着させる工程を含むことを特徴とする半導体装置の製造方法により、または
請求項３に記載したように、
前記離型剤はシリコーン樹脂あるいはフッ素樹脂よりなることを特徴とする請求項２記載の半導体装置の製造方法により、解決する。
【００１４】
以下、本発明の原理を、図１（Ａ）〜（Ｄ）を参照しながら説明する。
本発明では、図１（Ａ）の工程で、平坦な表面を有する型１に、半導体チップの電極パッドに対応して先端が尖った凹部１Ａを形成し、さらに図１（Ｂ）の工程で、前記型１上に導電性樹脂２を塗布し、例えばスキージ３を型１表面で摺動させる等の工程により、前記凹部１Ａを樹脂２で埋める。その結果、凹部１Ａには導電性樹脂よりなる錐体２Ａが形成される。凹部１Ａは先端が尖っているため、型１表面には錐体２Ａの基部が露出する。
【００１５】
次に、図１（Ｃ）の工程で、前記型１を、半導体チップ４上に、前記樹脂錐体２Ａの基部がチップ４上に形成された電極あるいは配線パターン４Ａに一致するように整合させ、型１とチップ４とを係合させる。さらに図１（Ｃ）の状態で型１および電子装置４を、前記樹脂が硬化するような温度まで加熱し、前記錐体２Ａを硬化させる。
【００１６】
さらに図１（Ｄ）の工程で、前記型１を離型させることにより、半導体チップ４の電極パッド２Ａを覆うように、導電性樹脂の錐体よりなる導電性バンプ２Ａが形成される。
このようにして形成されたバンプ２Ａは先端が尖っているため、例えば半導体チップ４を、図示しない配線基板上にフリップチップ法により実装した場合、錐体の先端部が容易に変形し、かりに基板の反り等によりチップ４上の全ての錐体２Ａが配線基板上の対応する配線パターンに係合しなくとも、単にわずかにチップ４を配線基板に対して押圧するだけで、全ての錐体２Ａについて、確実なコンタクトを実現することができる。
【００１７】
かかる構成によれば、フリップチップ実装に適した導電性バンプを備えた半導体チップあるいはその他の半導体装置を、Ｎｉ等の高融点金属よりなるバリア層を設けることなく、またワイヤボンディングプロセスを行った場合におけるように電極パッド４Ａを介してチップ４内の半導体素子を損傷させる問題を生じることなく形成することができる。しかも、型１は容易に形成でき、このため、前記錐体状の導電性バンプを形成する際にも特殊なスクリーン印刷等の技術は必要ない。すなわち、本発明によれば、半導体チップ上に、錐体状の導電性バンプを、容易に、しかも効率よく、正確に、高い信頼性で形成することが可能になる。
【００１８】
【発明の実施の形態】
図２（Ａ）〜（Ｄ）は、本発明の第１実施例による、フリップチップ実装される半導体装置の製造方法を示す。
図２（Ａ）を参照するに、まず（１００）面方位を有する厚さが１．０ｍｍ、大きさが３０×３０ｍｍのＳｉ単結晶基板２１上に、一辺が８５μｍの正方形開口部を有するレジストパターン（図示せず）をマスクに、ＫＯＨ等のアルカリ性エッチャントを使ったウェットエッチング法により、半導体チップ上の電極パッドに対応した凹部ないしエッチピット２１Ａを形成する。形成される凹部２１ＡはＳｉの（１１１）面により画成され、基板２１表面には四角錐形状のエッチピット基部が露出する。基板２１表面に露出した基部は、典型的には一辺が９０μｍの正方形形状を有する。この場合、凹部２１Ａは６３μｍの深さを有する。
【００１９】
図示の例では、導電性樹脂バンプを形成される半導体チップ２４上には、合計で２０２５個のＡｌ合金あるいはＣｕ合金よりなる電極パッド２４Ａが、４５行４５列のアレイ状に、２１０μｍのピッチで形成される。図２（Ｃ）を参照。各々の電極パッドは、例えば一辺が８０μｍの正方形を有する。
【００２０】
次に、図２（Ｂ）の工程において、図２（Ａ）の構造上にまず１００°Ｃに加熱したシリコーンオイル（ジメチルシロキサン）から発生する蒸気を付着させる等の方法により、薄い離型剤の膜２１’を形成した後、さらにその上にＡｇ等の金属粒子のエポキシ樹脂等の混合物よりなる導電性樹脂２２を塗布する。導電性樹脂２２としては、例えばビスフェノールＦ型エポキシ樹脂（エポキシ当量１７４）２４ｇとフェノールボラック樹脂（水酸基当量１０３）８ｇと、トリフェニルホスフィン０．２４ｇと、鱗片状銀粉末７５ｇをロールミルにて混練したＡｇペーストを使う。
【００２１】
樹脂２２を塗布した後、さらにスキージ２３等の適当な部材をＳｉ基板２１上で摺動させることにより、前記樹脂２２を前記凹部２１Ａ中に押し込む。その結果、前記Ｓｉ基板２１は型として作用し、四角錐状の凹部２１Ａ中には、対応する四角錐状の樹脂バンプ２２Ａが形成される。ただし、図２（Ｂ）の状態では、樹脂バンプ２２Ａは未硬化の状態にある。以下、Ｓｉ基板２１を型２１と称する。
【００２２】
さらに、図２（Ｃ）の工程において、型２１表面に残留するＡｇペーストを、ナイフエッジではぎ取った後、前記凹部２１Ａが導電性樹脂２２で充填された型２１を、型２１の離型剤２１’で覆われた面が、半導体チップ２４の電極パッド２４Ａを担持する面に対面するように配設し、さらに前記凹部２１Ａが前記電極パッド２４に対応するように位置合わせした後、半導体チップ２４と型２１とを係合させる。さらに係合した状態で、半導体チップ２４と型２１とを１８０°Ｃで１時間加熱処理し、前記凹部２１Ａを充填する四角錐状の導電性樹脂２２Ａを硬化させる。
【００２３】
さらに、図２（Ｄ）の工程において、前記型２１と半導体チップ２４とは互いに離型され、その結果、前記チップ２４上の電極パッド２４Ａ上には、先端の尖った四角錐状の導電性樹脂バンプ２２Ａが形成される。離型は、例えば前記型２１とチップ２４との間にナイフエッジを入れて行い、離型の後、チップ２４の表面を、イソプロピルアルコールとキシレンの１：１混合液等よりなる溶剤により洗浄する。このようにして形成された導電性樹脂バンプ２２Ａは、約６０μｍの高さを有し、高さのばらつきは、標準偏差にして２．５μｍ以内に抑えることができる。
【００２４】
図２（Ｄ）の工程において、離型処理は、前記型２１上に離型剤膜２１’を形成しているため、容易に、型２１あるいはチップ２４を損傷させることなく実行できる。
図３は、図２（Ｄ）の工程で得られた半導体チップ２４を、ベアチップとして、電子装置の配線基板２５上に実装した様子を示す。
【００２５】
配線基板２５は例えばビスマレイミド−トリアジン樹脂（いわゆるＢＴ樹脂）よりなるビルドアップ基板であり、図３に示すように、配線パターン２５Ａを担持する。配線パターン２５Ａは、前記チップ２４上の電極パッド２４Ａに対応した、２１０μｍピッチで形成された一辺が８０μｍの電極パッドを含み、前記半導体チップ２４上の導電性樹脂バンプ２２Ａの先端は、配線パターン２５Ａの対応する電極パッドに当接する。その際、バンプ２２Ａの先端は尖っているため、チップ２４を基板２５に軽く押圧するだけで変形し、基板２５上の配線パターン２５Ａと樹脂バンプ２２Ａとが、かりに樹脂バンプ２２Ａの高さが多少不揃いでも、また仮に基板２５が多少反っていても、確実に電気的に接続される。
【００２６】
前記半導体チップ２４を配線基板２５に押圧した状態で、チップ２４と基板２５との間の空隙を樹脂２６により充填することにより、配線基板２５上にベアチップ２４を実装した電子装置を形成することができる。樹脂２６としては、例えばハイソール社より商品名ＦＰ−４５２０として供給されている市販のエポキシ系充填剤を使うことができる。この場合、樹脂の硬化は、例えば１５０°Ｃにおいて１時間行えばよい。
【００２７】
次に、本発明の第２実施例を、図４（Ａ）〜（Ｄ）を参照しながら説明する。本実施例では、図２（Ａ）〜（Ｄ）の工程で使われる型２１として、単結晶Ｓｉ基板のかわりに図２（Ｄ）の離型処理工程でより機械的に安定な金属製の型を使う。
【００２８】
本実施例では、まず図４（Ａ）の工程で、図２（Ａ）に示す凹部２１Ａが形成された単結晶Ｓｉ基板２１を熱酸化した後、前記凹部２１Ａを含む表面上に、まずＮｉの無電解メッキを施して薄い導電層（図示せず）を形成する。さらに、かかる導電層を電極に、Ｎｉの電界メッキを行い、Ｎｉ層３１を形成する。さらに、図４（Ｂ）の工程で、前記Ｎｉ層３１を前記Ｓｉ基板２１から分離させ、前記凹部２１Ａに対応した凸部３１Ａを有する中間型３１を形成する。
【００２９】
さらに図４（Ｃ）の工程で、前記中間型３１上に再びＮｉの電界メッキを行い、厚さが約８０μｍのＮｉ層４１を形成する。さらに、図４（Ｄ）の工程で、前記Ｎｉ層４１を中間型３１から離型させることにより、金属型が形成される。得られた金属型４１上には、前記Ｓｉ基板２１の凹部２１Ａに対応した凹部４１Ａが形成される。
【００３０】
図４（Ｄ）に示した金属型４１を図２（Ａ）〜（Ｄ）の工程で型として使うことにより、半導体チップ２４上に、導電性樹脂よりなる四角錐状のバンプ２２Ａが、先の実施例と同様に、電極パッド２４Ａに対応して形成される。本実施例では、脆いＳｉ基板のかわりに金属型４１を使うことにより、図２（Ｄ）の離型工程を、確実に、しかも迅速に、型を損傷させることなく実行することができる。型４１を使った場合、得られる導電性樹脂バンプ２２Ａの高さは、先の実施例の場合よりもやや低い５５μｍ程度になるが、高さのばらつきは少なく、標準偏差で３．５μｍ以下に抑えることができる。型４１を使う方法では、母型２１から多数の型４１を形成することができるため、半導体装置の製造スループットが向上する。
【００３１】
本実施例では、特に金属型４１の表面に図２（Ｂ）の離型剤層２１’に対応する離型剤層を、ポリテトラフロロエチレン（ＰＴＦＥ）の粉末を分散させたＮｉメッキ液中において無電解メッキを行うことにより形成すると好都合である。このような処理により、前記型４１上の凹部４１Ａを実質的に埋めることなく、前記型４１の表面形状に沿った形状の離型剤層を形成することが出来る。かかる離型剤層は、例えば２μｍの厚さに形成する。
【００３２】
前記第１実施例および第２実施例により得られた半導体装置について、図３に示す配線基板２５上への実装を行い、各々の導電性樹脂バンプ２２Ａにおけるコンタクトの良否を試験したところ、全ての接点で導通が確保されていることが確認された。さらに、かかる構造について、−６５°Ｃから１２５°Ｃの間で熱サイクルを２００回繰り返した後でも、断線や抵抗の増加は見られなかった。
【００３３】
図５は、本発明の第３実施例による型の製造方法を示す。
図５を参照するに、本実施例では、可塑性を有する例えば金属やプラスチック平板５１上に、超硬合金やダイヤモンド等の圧子を押し込み、凹部５１Ａを形成する。かかる方法では、押圧力の制御が概略的であっても、平板５１が塑性変形する際の反発力により、圧痕の大きさは大体一定になる。換言すると、かかる方法により、ほぼ大きさの揃った凹部５１Ａを形成することができ、かかる凹部５１Ａに樹脂を充填することにより、半導体チップ２４上に大きさおよび高さがほぼ揃った導電性樹脂バンプ２２Ａを形成することができる。
【００３４】
さらに、前記圧子５２の代わりに前記図４（Ｂ）の工程で形成される中間型３１を使い、型を、かかる中間型３１によりポリエステルベース上にコーティングした熱あるいは光硬化型樹脂層をプレスすることによって形成することもできる。この場合、プレスの後で樹脂層を加熱あるいは光照射することにより硬化させる。先にも説明したように、このような中間型３１をプレス型に使うことにより、多数の型を安価に形成することができ、半導体装置製造のスループットが向上する。
【００３５】
図６は本発明の第４実施例による電子装置の構成を示す。
本実施例では、半導体チップ２４に導電性樹脂バンプ２２Ａを形成する代わりに、配線基板２５上に、先端の尖った樹脂バンプ２５Ｂを、基板２５上の配線パターン２５Ａに形成された電極パッドに対応して形成し、半導体チップ２４を、前記チップ２４上の電極パッド２４Ａが対応する樹脂バンプ２５Ｂの先端に当接するように配設する。このように、本発明による先端の尖った樹脂バンプは、半導体チップ２４および配線基板２５のいずれに形成してもよい。また、半導体チップ２４の代わりに、別の多層配線基板を基板２５上に同様にして実装することも可能である。
【００３６】
図７は、図２の電子装置の変形例である本発明の第５実施例による電子装置の製造工程を示す。
図７では、図２の電子装置において、半導体チップ２４と配線基板２５とを、チップ２４と基板２５との間の空隙を充填する樹脂層２６により接続する代わりに、基板２５上に、前記配線パターン２５Ａの一部に形成された電極パッド領域を覆うように、未硬化導電性樹脂層２６Ａを塗布し、かかる未硬化樹脂２６Ａを担持した配線パターン２５Ａの電極パッド上に前記先端の尖った導電性樹脂バンプ２２Ａを当接させる。さらに樹脂２６Ａを硬化させることにより、半導体チップ２５と基板２５とは機械的にしっかりと結合され、所望の電子装置が得られる。
【００３７】
図７の工程では、半導体チップ２４と配線基板２５との間を樹脂２６で埋める工程が必要なくなり、チップ２４および基板２５を含む電子装置の製造工程が簡略化される。特に、樹脂２６Ａとして導電性樹脂を使うことにより、確実な電気的コンタクトが保証される。
【００３８】
以上、本発明を好ましい実施例について説明したが、本発明はかかる実施例に限定されるものではなく、本発明の要旨内において様々な変形・変更が可能である。
【００３９】
【発明の効果】
本発明によれば、
半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成し、前記凹部に導電性樹脂を充填し、前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせし、前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせ、前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極バンプ上に、先端が尖った導電性樹脂バンプを形成することにより、半導体チップを、バリアメタル層を形成することなく、基板上に、確実にフリップチップ実装することが可能になる。
【００４０】
また本発明によれば、
前記凹部を形成する工程を、単結晶基板を前記平板として使い、前記単結晶基板主面上に、結晶面で画成された錐体状の凹部を、前記凹部として形成することにより、前記平板上に凹部を、また前記半導体チップ上に錐体状の導電性樹脂バンプを、正確な形状で、正確な大きさに形成することが可能になる。
【００４１】
また本発明の特徴によれば、
前記凹部を形成する工程を、前記平板上の前記凹部に対応する先端が尖った形状の凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とにより実行することにより、前記半導体チップ上に前記導電性樹脂バンプを形成する際の型として、機械的安定性の高い材料を使うことができ、離型処理の際に半導体チップあるいは型が破損する問題を回避できる。これに伴い、半導体装置の製造歩留りが向上する。さらに、かかる中間型を作製することにより、単一の母型から多数の型を作製することが可能になり、半導体装置の製造スループットが向上する。
【００４２】
また本発明によれば、
前記凹部を形成する工程を、前記平板上の前記主面を、先端が尖った治具により押圧することにより実行することにより、前記導電性樹脂バンプを形成する型を、簡単に多数作製することができる。また、かかる工程では、平板を構成する材料の塑性変形に抵抗する力により、形成される凹部は治具を打つ力が多少ばらついても、ほぼ一定の大きさになり、型の作製が容易になる。
【００４３】
また本発明によれば、
前記平板を前記半導体チップに重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施すことにより、前記平板よりなる型を、前記樹脂バンプの硬化の後、前記半導体チップから分離する離型工程が、安全に、半導体チップあるいは型を破損させることなく実行することができる。
【００４４】
また本発明の特徴によれば、
前記離型処理を、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤の蒸気を付着させることにより、前記凹部を離型剤で埋めてしまうことなく、効果的な離型処理が可能である。
【００４５】
また本発明によれば、
前記離型工程を、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に対し、離型剤を分散させたメッキ液によりメッキを行うことにより実行することにより、前記凹部を離型剤で埋めてしまうことなく、効果的な離型処理が可能である。
【００４６】
また本発明によれば、
前記導電性樹脂を充填する工程を、前記導電性樹脂を、前記平板の前記主面上に塗布する工程と、前記主面に対応する形状のエッジを有するスキージを、前記主面上において、前記主面に圧接させながら摺動させ、前記平板上の凹部を前記導電性樹脂で充填する工程と、前記主面上においてナイフエッジを摺動させ、前記主面上に残留する導電性樹脂を除去する工程とにより実行することにより、半導体チップ表面に残留する導電性樹脂による短絡やリーク電流の問題が発生するのを抑止できる。
【００４７】
請求項１１記載の本発明によれば、
前記導電性樹脂として、金属粒子を含む樹脂を使うことにより、市販の容易に入手できる導電性樹脂を使って、導電性樹脂バンプを安価に形成することができる。
【００４８】
また本発明によれば、
さらに、前記導電性樹脂を硬化させる工程の後、前記平板を、前記半導体チップから分離させることにより、ベアチップのフリップチップ実装に適した、先端が尖った導電性樹脂バンプを有する半導体チップが得られる。
【００４９】
また本発明によれば、
半導体チップと配線基板とよりなる電子装置の製造方法において、
半導体装置を、先端の尖った導電性樹脂よりなる電極バンプを有するように製造し、前記半導体装置を、配線パターンを担持する配線基板上において、前記電極バンプが前記配線パターンのうち前記電極バンプに対応する部分に当接するように整合させ接触させ、前記半導体装置と前記配線基板とを整合させた状態で、前記半導体装置と前記配線基板との間の空隙に樹脂を充填し、前記樹脂を硬化させることにより、いわゆるベアチップをフリップチップ実装した電子装置を、高い歩留りで、安価に製造することが可能になる。
【００５０】
また本発明によれば、
前記半導体装置を前記配線基板に整合させ接触させる工程を、前記半導体装置を、前記基板に対して押しつけ、前記電極バンプの先端部を変形させるように実行することにより、仮に個々の導電性樹脂バンプの高さが多少ばらついても、確実な電気的コンタクトが、半導体チップと配線基板との間に保証される。
【００５１】
また本発明によれば、
電子装置上への接点の形成方法において：
先端が尖った凹部を、平板の一の主面上に、電子装置上に形成された電極パッドに対応して形成し、前記凹部に導電性樹脂を充填し、前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記電子装置上に、前記平板の主面が前記電子装置前記電極パッドを担持する面と対面するように、また前記凹部が電子装置上の対応する電極パッドと整合するように位置合わせし、前記平板を、前記電子装置に、前記位置合わせした状態で重ね合わせ、前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成することにより、電子装置上に、フリップチップ実装に適した導電性樹脂バンプを、簡単かつ安価、さらに確実に形成することができる。
【００５２】
また本発明によれば、
前記凹部を形成する工程を、単結晶基板を前記平板として使い、前記単結晶基板主面上に、結晶面で画成された錐体状の凹部を、前記凹部として形成することにより、前記平板上に凹部を、また前記半導体チップ上に錐体状の導電性樹脂バンプを、正確な形状で、正確な大きさに形成することが可能になる。
【００５３】
また本発明によれば、
前記凹部を形成する工程を、前記平板上の前記先端が尖った凹部に対応する凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、さらに前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とにより実行することにより、前記導電性樹脂バンプを形成する際の型として、機械的安定性の高い材料を使うことができ、離型処理の際に半導体チップあるいは型が破損する問題を回避できる。これに伴い、半導体装置を含む電子装置の製造歩留りが向上する。さらに、かかる中間型を作製することにより、単一の母型から多数の型を作製することが可能になり、電子装置の製造スループットが向上する。
【００５４】
また本発明によれば、
前記凹部を形成する工程を、前記平板上の前記主面を先端が尖った治具により押圧する工程により実行することにより、前記導電性樹脂バンプを形成する型を、簡単に多数作製することができる。また、かかる工程では、平板を構成する材料の塑性変形に抵抗する力により、形成される凹部は治具を打つ力が多少ばらついても、ほぼ一定の大きさになり、型の作製が容易になる。
【００５５】
また本発明によれば、
前記平板を前記電子装置に重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施すことにより、前記平板よりなる型を、前記樹脂バンプの硬化の後、前記半導体チップから分離する離型工程が、安全に、半導体チップあるいは型を破損させることなく実行することができる。
【００５６】
また本発明によれば、
前記離型処理を、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤を塗布することにより、前記凹部を離型剤で埋めてしまうことなく、効果的な離型処理が可能である。
【００５７】
また本発明によれば、
前記導電性樹脂を充填する工程を、前記導電性樹脂を、前記平板の前記主面上に塗布する工程と、前記主面に対応する形状のエッジを有するスキージを、前記主面上において、前記主面に圧接させながら摺動させ、前記平板上の凹部を前記導電性樹脂で充填する工程と、前記主面上においてナイフエッジを摺動させ、前記主面上に残留する導電性樹脂を除去する工程とにより実行することにより、半導体チップ表面に残留する導電性樹脂による短絡やリーク電流の問題が発生するのを抑止できる。
【００５８】
また本発明によれば、前記導電性樹脂として、金属粒子と樹脂とよりなる樹脂を使うことにより、市販の容易に入手できる導電性樹脂を使って、導電性樹脂バンプを安価に形成することができる。
また本発明によれば、
半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッド上に形成された電極バンプとよりなる半導体装置において、前記電極バンプを導電性樹脂により、先端が尖った形状に形成することにより、配線基板上へのベアチップのフリップチップ実装に適した半導体装置を安価に製造することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、本発明の原理を説明する図である。
【図２】（Ａ）〜（Ｄ）は、本発明の第１実施例による半導体装置の製造工程を示すー図である。
【図３】本発明の第１実施例による半導体装置を、配線基板上に実装した状態で示す図である。
【図４】（Ａ）〜（Ｄ）は、本発明の第２実施例による半導体装置の製造工程を示す図である。
【図５】本発明の第３実施例による半導体装置の製造工程を示す図である。
【図６】本発明の第４実施例による半導体装置を示す図である。
【図７】本発明の第５実施例による半導体装置の製造工程を示す図である。
【図８】（Ａ），（Ｂ）は、従来のフリップチップ実装される半導体装置を示す図である。
【符号の説明】
１，２１，４１，５１ 型
２１’ 離型剤層
１Ａ，２１Ａ，４１Ａ，５１Ａ 凹部
２，２２ 導電性樹脂
２Ａ，２２Ａ，２５Ｂ 導電性樹脂バンプ
３ スキージ
４，１０，２４ 半導体チップ
１１ 電極
４Ａ，１１Ａ，２４Ａ 電極パッド
１１Ｂ バリアメタル
１１Ｃ 半田バンプ
１２，２５ 配線基板
１２Ａ，２５Ａ 配線パターン
２６ 樹脂
３１ 中間型
３１ 凸部
５２ 治具
Claims (3)
- 半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と；
前記凹部に導電性樹脂を充填する工程と；
前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせする工程と；
前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせる工程と；
前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなり、
前記凹部を形成する工程は、前記平板上の前記先端が尖った凹部に対応する凹部を形成された母型を形成する工程と、前記母型を媒体上に転写して、前記母型上の凹部に対応する凸部を有する中間型を形成する工程と、前記中間型を前記平板上に転写して、前記平板上に前記先端が尖った凹部を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 半導体チップを含む半導体装置の製造方法において：
先端が尖った凹部を、平板の一の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と；
前記凹部に導電性樹脂を充填する工程と；
前記平板を、前記凹部に導電性樹脂を充填する工程の後、前記半導体チップ上に、前記平板の主面が前記半導体チップの前記電極パッドを担持する面と対面するように、また前記凹部が半導体チップ上の対応する電極パッドと整合するように位置合わせする工程と；
前記平板を、前記半導体チップに、前記位置合わせした状態で重ね合わせる工程と；
前記重ね合わせた状態で、前記導電性樹脂を硬化させ、前記電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなり、
前記平板を前記半導体チップに重ね合わせる工程に先立って、前記平板の前記主面上に離型処理を施す工程を行い、
前記離型処理は、前記凹部に導電性樹脂を充填する工程に先立って、前記平板の主面および前記凹部に離型剤の蒸気を付着させる工程を含むことを特徴とする半導体装置の製造方法。 - 前記離型剤はシリコーン樹脂あるいはフッ素樹脂よりなることを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26622396A JP3698223B2 (ja) | 1996-10-07 | 1996-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26622396A JP3698223B2 (ja) | 1996-10-07 | 1996-10-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112474A JPH10112474A (ja) | 1998-04-28 |
| JP3698223B2 true JP3698223B2 (ja) | 2005-09-21 |
Family
ID=17427983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26622396A Expired - Fee Related JP3698223B2 (ja) | 1996-10-07 | 1996-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3698223B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3808049B2 (ja) * | 2002-03-13 | 2006-08-09 | 三井金属鉱業株式会社 | 半導体装置及びその製造方法 |
| US8119449B2 (en) | 2006-03-14 | 2012-02-21 | Panasonic Corporation | Method of manufacturing an electronic part mounting structure |
| JP5245270B2 (ja) * | 2007-03-28 | 2013-07-24 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP5369403B2 (ja) * | 2007-08-08 | 2013-12-18 | ヤマハ株式会社 | 電子部品の製造方法 |
| CN103779304A (zh) * | 2013-12-30 | 2014-05-07 | 三星半导体(中国)研究开发有限公司 | 焊料连接结构、其制造方法、表面安装结构和安装方法 |
-
1996
- 1996-10-07 JP JP26622396A patent/JP3698223B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10112474A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JPH04234139A (ja) | 半導体チップの基板への直接取付け法 | |
| JP5593018B2 (ja) | コンプライアンスを有する超小型電子アセンブリ | |
| JP2004342903A (ja) | 半導体装置およびその製造方法 | |
| TWI462246B (zh) | 緊密封裝陣列與可撓性電路之互接方法 | |
| KR20020096968A (ko) | 회로 장치의 제조 방법 | |
| JP3698223B2 (ja) | 半導体装置の製造方法 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JP3458715B2 (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| TW511201B (en) | Method for mounting flip chip on circuit board through reliable electrical connections at low contact resistance | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| US20030036220A1 (en) | Printed circuit board having plating conductive layer with bumps and its manufacturing method | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JPH07282878A (ja) | 異方導電性接続部材及びその製造方法 | |
| JP3552660B2 (ja) | 半導体装置の製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JP2004087575A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP2001085558A (ja) | 半導体装置およびその実装方法 | |
| JP3168998B2 (ja) | 素子実装方法及び半導体装置 | |
| KR100426391B1 (ko) | 금속 범프의 제조 방법 | |
| JPH1065322A (ja) | 電気部品に導電バンプを形成する方法 | |
| JP3232805B2 (ja) | バンプ電極の形成方法 | |
| TW202118363A (zh) | 自導電膠微影界定之電子互連件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |