JPH1065322A - 電気部品に導電バンプを形成する方法 - Google Patents

電気部品に導電バンプを形成する方法

Info

Publication number
JPH1065322A
JPH1065322A JP8218902A JP21890296A JPH1065322A JP H1065322 A JPH1065322 A JP H1065322A JP 8218902 A JP8218902 A JP 8218902A JP 21890296 A JP21890296 A JP 21890296A JP H1065322 A JPH1065322 A JP H1065322A
Authority
JP
Japan
Prior art keywords
conductive
bump
conductive bump
wiring board
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8218902A
Other languages
English (en)
Other versions
JP3358946B2 (ja
Inventor
Nobushi Suzuki
悦四 鈴木
Akira Yonezawa
章 米沢
Toshio Okuno
敏雄 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOUSHIYOU TEC KK
Yamaichi Electronics Co Ltd
Original Assignee
SOUSHIYOU TEC KK
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOUSHIYOU TEC KK, Yamaichi Electronics Co Ltd filed Critical SOUSHIYOU TEC KK
Priority to JP21890296A priority Critical patent/JP3358946B2/ja
Publication of JPH1065322A publication Critical patent/JPH1065322A/ja
Application granted granted Critical
Publication of JP3358946B2 publication Critical patent/JP3358946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】配線板のリード又はIC等の半導体部品の外部
接点の所定位置に所要形状の均一な導電バンプを高精度
に付有せしめることができ、ICの外部接点や配線板に
おけるリードの微小ピッチ化に有効に対処でき、又微小
ピッチの多数の導電バンプを一括して簡単に付有せしめ
ることができるようにする。 【解決手段】表面で開口する多数の凹所1bを有する型
1を用い、該凹所1b内で導電バンプ3を成形し、該導
電バンプ3を凹所1bの開口面において電気部品に転着
する電気部品に導電バンプを形成する方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は配線板やIC等の
電気部品に他の電気部品と電気的に接続するための導電
バンプを形成する方法に関する。
【0002】
【従来の技術】従来、例えば配線板に上記導電バンプを
形成する場合、図1Aに示すように、リード4を有する
配線板1の表面にホトレジスト層2を形成し、該ホトレ
ジスト層2に形成された孔3の内底にリード4の極部を
露出させ、該リード4の露出部表面に孔内において導電
金属(導電バンプ)5を電解にてメッキ成長させ、図1
Bに示すように上記ホトレジスト層2を除去する方法
(方法Aと呼ぶ)や、リードの所定位置に導電ペースト
を印刷して上記導電バンプを形成する方法等が採られて
いた。
【0003】
【発明が解決しようとする課題】然しながら、方法Aで
は配線板1に導電バンプを形成する個所が制限される。
即ち、ホトレジスト層を形成でき且つ電解メッキのため
の電源供給の可能な個所となる。一般にホトレジスト層
は感光性フィルムをラミネート(密着)することで行な
うが、その密着性を向上するため少なくとも配線板1の
導電バンプ形成部分を密着性向上のための酸処理や表面
粗化等の前処理が必要になる。従って、そのプロセスも
複雑となる。従って又このプロセスを経るため、上記導
電バンプを配線板を含めた電気部品の所定位置に精度良
く設けることが難しい。更に印刷法による導電バンプ形
成では特に高い精度は望めない。即ち上記何れの方法も
導電バンプを均一の大きさにして所要形状(先端が尖っ
た形状等)を付与することが困難で、バンプの設置位置
と高さ、大きさ等にバラツキを生じ、形状付与の自由度
に欠ける問題を有していた。
【0004】
【課題を解決するための手段】本発明は上記導電バンプ
を配置すべき位置と大きさと形状を付与した凹所を有す
る型を用い、該凹所内で導電バンプを成形し、該凹所内
の導電バンプを凹所開口面において電気部品に転着する
方法を採る。
【0005】上記導電バンプを必要とする電気部品はリ
ードフレームや配線回路基板である。リードフレームは
フレキシブルな絶縁シート、例えば合成樹脂フィルムの
表面に多数のリードが微小ピッチで並列して延在してお
り、このリード端を液晶部品の電極に加圧接触させ、検
査装置と接続する接続媒体として用いられる。
【0006】上記リードフレームにおけるリード端に上
記導電バンプを形成し、この導電バンプを以って電極に
対する加圧接触力を向上せしめる。電気部品は上記リー
ドフレームの他、配線回路基板やIC等である。
【0007】配線回路基板にはIC等の電気部品を搭載
するが、この配線回路基板表面に形成された回路用リー
ドの所定位置に予め多数の導電バンプを設けて置き、こ
のバンプにIC等の外部接点を融着する実装方法が行な
われている。又は上記ICに多数の導電バンプを設けて
置き、これを配線回路基板のリード群の所定位置に融着
し、同基板にICを搭載する方法、又はICに設けた導
電バンプをソケットのコンタクトに接触する方法が行な
われている。
【0008】上記導電バンプは型の凹所内で成形され、
上記各電気部品に転着されるのである。適例として 上
記導電バンプは凹所内でメッキ成長させた導電金属によ
り成形する。又凹所内に導電ペーストを充填して上記導
電バンプを成形し、上記電気部品への転着を行なう。
【0009】上記各例において、上記導電金属で形成し
た型の凹所内表面に型を組成する金属の酸化被膜を形成
し、この金属酸化被膜を凹所により成形された導電バン
プの離形材として上記電気部品への転着を容易にする例
を含む。
【0010】
【発明の実施の形態】最初に上記導電バンプをメッキ成
長により形成する例を図2に基いて説明する。図2Aに
示すように、導電金属板1aの表面に、該表面で開口す
る凹所1bを多数形成したバンプ成形型1を準備する。
この型1は例えばステンレススチールから成る。
【0011】上記バンプ成形型1の表面をメッキレジス
ト層2で覆い、該メッキレジスト層2には上記凹所1b
と対応する多数の孔2aを形成する。
【0012】次で図2Bに示すように、上記凹所1b内
において導電金属をメッキ成長させ、該メッキ成長され
た導電金属により凹所1bの形状に応じた導電バンプ3
を成形する。
【0013】この導電バンプ3は凹所1bの開口面まで
満たすようにメッキ成長させるか、又は図2Bに示すよ
うに、メッキレジスト2の孔2aで制限しつつ、該孔2
a内に達する高さにメッキ成長せしめる。
【0014】次で図2Cに示すように、上記型1の表面
に配線板4を重ね、重合面に加圧力を与えつつ加熱し、
上記導電バンプ3を配線板4のリード4aに融着し、図
2Eに示すように型1を離脱する。よって導電バンプ3
を配線板4のリード4aに転着する。
【0015】図2Cにおける加圧と加熱は、図2C′に
示すようにヒータ5を内蔵するヒータブロック6を形成
し、該ヒータブロック6を配線板2の上面に重ねて、型
1の表面に重ねられた同配線板2を型1に向け加圧しつ
つ、ヒータ5により加熱することにより上記導電バンプ
3を配線板4のリード4aの表面に融着し、転着する。
【0016】又は図2Dに示すように、上記図2Bのメ
ッキレジスト2を除去して、型1の凹所1b内に該凹所
を満たしつつ、その開口面において露出する導電バンプ
3を成形し(図示の例においては凹所1bの開口面から
突出する導電バンプ3が成形される)、このようにメッ
キレジスト2を除去した後図2Cの工程を行なってもよ
い。
【0017】上記配線板4のリード4aの表面には予め
ハンダ11を設置し、このハンダ11を上記加熱により
溶融しつつ導電バンプ3をリード4aに融着する方法を
採ることができる。又導電バンプ側に半田メッキを行い
リード4aに融着する方法を採ることもできる。又型1
の凹所1bから導電バンプ3を離反し易くする手段とし
て、換言すると型1の凹所1bから配線板4等の電気部
品の導体部への転着を容易にする手段として、上記凹所
1bの内表面に型1を形成する金属による金属酸化被膜
12を形成して置く。この金属酸化被膜12によって導
電バンプ3は型1から離反し易くなり、配線板4等の電
気部品への転着が確実になされる。或いは凹所1bの内
面にテフロン等の離型剤をコートし、同様な効果を得る
ことができる。
【0018】斯くして図2Eに示すように、配線板4の
表面に形成されたリード4aの表面に導電バンプ3を強
固に付着し、この導電バンプ3を相手側電気部品との加
圧接触に供する。上記配線板4とはリードフレーム又は
配線回路基板の何れかである。
【0019】図3A、Bに示すように、上記リードフレ
ーム7は可撓性を有する絶縁シート、例えば合成樹脂フ
ィルムの表面に微小ピッチで並列して延在する多数のリ
ード7aを有し、図2の方法によって該リード7aの端
部表面に上記導電バンプ3を強固に結合せしめる。
【0020】上記リードフレーム7は図3Bに示すよう
に、液晶部品8の電極8aに加圧接触して検査装置等と
の接触媒体として機能し、上記導電バンプ3は液晶部品
等の接触対象との加圧接触手段となる。
【0021】図3Bにおいて、9は上記フレキシブルリ
ードフレームの端部を液晶部品8等の接触対象に押圧す
る押え治具であり、該押え治具9の加圧により、リード
フレーム7の端部を撓ませつつ、上記導電バンプ3を電
極8aに加圧接触せしめる。
【0022】又上記配線板4が電気回路を形成した配線
回路基板である場合には、電気回路を形成するリード表
面の導電バンプ3は上記リードフレーム7と同様、相手
側電気部品との加圧接触に供されるか、又は図4A、B
に示すように、IC10を配線回路基板20たる配線板
4に搭載する場合に、上記配線板4のリード4a表面に
形成した導電バンプ3をIC10の外部接点に融着す
る。
【0023】本発明の他例として、上記図2の配線板4
をIC10に置き換えることができる。即ち、図2に示
した方法によって図5に示すIC10に上記導電バンプ
3を形成できる。
【0024】上記IC10はその下面に薄箔の電極10
aを有し、この電極10aの表面に上記図2に示す方法
によって導電バンプ3を形成し、この導電バンプ3を配
線板等のリード又はソケットのコンタクトとの加圧接触
に供するか、又は図4A、Bに示すように、IC10に
付有せしめた導電バンプ3を配線板4たる配線回路基板
20のリード表面に融着し、これにより配線回路基板に
IC10を実装する。上記IC10はその他の半導体部
品に置き換えることができる。
【0025】上記の通り型1はバンプの成形型と転写板
としての機能を有する。
【0026】上記型1に形成された凹所1bはバンプ3
に先端が尖った形状を付与する。或いは凹所1bによっ
てバンプ3を台形又は半球形に成形したり、これらバン
プ3の表面に突起を形成することが可能である。
【0027】図2は導電バンプ3を型1の凹所1b内で
導電金属をメッキ成長させ成形した例を示したが、図6
A,Bに示すように、他例として型1の凹所1b内に導
電ペースト16を充填し導電バンプ3を成形することが
できる。
【0028】又は図7A,Bに示すように半田等の導電
金属粉末19を型1の凹所1b内に充填し、これを加熱
溶融させることにより導電バンプ3を成形することがで
きる。
【0029】図6A,B、図7A,Bの例は何れも型1
を導電金属で形成するほか、絶縁材で形成することがで
きる。
【0030】図6A乃至Fは上記導電ペースト16を用
いて導電バンプ3を成形し、これをエッチング酸線用導
電金属板13に転着する実施形態例を示している。
【0031】図6Aに示すように、バンプ成形型1の凹
所1bが開口する表面に保護膜14を形成し、該保護膜
14に設けた孔14aと凹所1bとを対向せしめる。
【0032】そして、掻き板15等を用いて保護膜14
の外表面に導電ペースト16を引き伸ばしつつ、孔14
aを通して凹所1b内に導ペースト16を押し込み導電
バンプ3を成形する。
【0033】次で図6Bに示すように上記凹所1b内に
充填された導電ペースト16の硬化を促した後上記保護
膜14を除去する。斯くして多数の導電バンプ3を持っ
た転写板を兼ねる型1が得られる。
【0034】図6Aにおいて導電ペースト16を凹所1
bに充填しつつ保護膜14の孔14aを満たす高さに充
填することにより、導電バンプ3は図6Bに示すように
保護膜14の厚みに相当する分だけ凹所1bの開口面か
ら突出した高さに成形することができる。
【0035】次に図6Cに示すように、上記図6Bの型
1の凹所1bが開口する表面にエッチング配線用導電金
属板13を重ね、導電金属板13を型1に押し付けるよ
うに加圧しつつ加熱を与えることにより、導電バンプ3
を導電金属板13に転着し、図6Dに示すように型1を
離脱せしめる。上記導電金属板13は例えば銅箔であ
る。
【0036】斯くして型1により位置と形状と大きさと
高さが与えられた多数の導電バンプ3を表面に強固に付
着したエッチング配線用導電金属板13が得られる。
【0037】次に図6Eに示すように、例えば熱可塑性
樹脂フィルムから成る絶縁シート17の一方の表面に上
記導電バンプ3を有するエッチング配線用導電金属板1
3を重ねると共に、同他方の表面に導電バンプ3を有し
ないエッチング配線用導電金属板18を重ね、換言する
と導電金属板13,18の間に絶縁シート17を介在す
るように三者を重ね合わせ、加圧と加熱を与える。
【0038】これにより絶縁シート17は軟化又は溶融
し、導電バンプ3は該シート17を貫いて先端部を反対
側に重ねられた導電金属板18に圧着される。好ましく
は加熱と加圧時間を選択することにより導電バンプ3を
軟化又は溶融させて上記圧着を行ない、導電金属板1
3,18を絶縁シート17に貼り合わせ積層体にする。
【0039】図6Fに示すように、導電バンプ3は先端
部が圧縮変形されて上記圧着接続構造を形成し圧縮変形
により接合面積を増大し、接合強度を向上しつつ接続の
信頼性を高める。斯くして絶縁シート17の両面にエッ
チング配線用導電金属板(例えば両者共に銅箔)13,
18が一体に密着され且つ両者13,18が導電バンプ
3を介して接続された両面配線基板形成用の積層板が得
られる。
【0040】即ち、図示を省略するが、図6Fに示す上
記導電金属板(銅箔)13,18に既知のエッチング処
理を施すことにより、所要パターンの回路を持った両面
配線回路基板20が得られる。この両面配線回路基板は
このままの状態で回路基板としての使用に供するか、又
はこれを多層配線回路基板形成要素として用いる。
【0041】上記導電バンプ3は先端が比較的尖った形
状にし、絶縁シート17の貫通並びに導電金属板18へ
の圧着接続と圧縮変形を確保できるようにする。
【0042】上記各実施形態例に述べた型1の凹所1b
内に剥離材を塗布し導電バンプ3の型1からの剥離と、
電気部品への転着を容易にすることができる。
【0043】
【発明の効果】本発明によれば、配線板のリード又はI
C等の半導体部品の外部接点の所定位置に均一な導電バ
ンプを高精度に付有せしめることができる。
【0044】上記導電バンプの形状や位置、高さ、大き
さ等は型の凹所によって適正に定まり、又適用目的に応
じた形状を自由に与えることができる。
【0045】又ICの外部接点や配線板におけるリード
の微小ピッチ化に有効に対処でき、微小ピッチの多数の
導電バンプを一括して簡単に付有せしめることができ、
コストダウンを達成できる。
【図面の簡単な説明】
【図1】A,Bは従来の配線板に導電バンプを付有せし
める例を工程順に示す断面図。
【図2】A乃至Eは本発明におけるメッキ成長によって
成形した導電バンプを配線板に付有せしめる例を工程順
に説明する断面図。
【図3】Aは導電バンプを付有させたリードフレームの
斜視図、Bは該リードフレームと液晶部品の加圧接触状
態を示す断面図。
【図4】Aは導電バンプを介して配線回路基板にIC等
の半導体部品を実装した状態を示す斜視図、Bは同断面
図。
【図5】IC等の半導体部品に導電バンプを付有せしめ
た状態を示す側面図。
【図6】A,Bは型の凹所に導電ペーストを充填して導
電バンプを成形する例を工程順に示し、C乃至Fは上記
導電バンプにより両面配線回路基板を形成する方法を工
程順に示す断面図。
【図7】A,Bは型の凹所に導電金属の粉末を充填し溶
融して導電バンプを成形する例を工程順に示す断面図。
【符号の説明】
1 型 1a 導電金属板 1b 凹所 3 導電バンプ 4 配線板 4a リード 7 リードフレーム 10 IC 13,18 エッチング配線用導電金属板 16 導電ペースト 17 絶縁シート 19 導電金属の粉末 20 両面配線回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥野 敏雄 神奈川県横浜市港北区綱島東4丁目8番29 号 株式会社双晶テック内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】表面で開口する多数の凹所を有する型を用
    い、該凹所内で導電バンプを成形し、該導電バンプを凹
    所の開口面において電気部品に転着することを特徴とす
    る電気部品に導電バンプを形成する方法。
  2. 【請求項2】上記電気部品が配線板であり、該配線板の
    リード表面に上記導電バンプを転着することを特徴とす
    る請求項1記載の電気部品に導電バンプを形成する方
    法。
  3. 【請求項3】上記電気部品がIC等の半導体部品であ
    り、該半導体部品の外部接点に上記導電バンプを転着す
    ることを特徴とする請求項1記載の電気部品に導電バン
    プを形成する方法。
  4. 【請求項4】上記電気部品がエッチング配線用導電板で
    あり、該エッチング配線用導電板のリードを形成する位
    置に上記バンプを転着することを特徴とする請求項1記
    載の電気部品に導電バンプを形成する方法。
  5. 【請求項5】上記導電バンプは凹所内でメッキ成長させ
    た金属により成形することを特徴とする請求項1記載の
    電気部品に導電バンプを形成する方法。
  6. 【請求項6】上記導電バンプは凹所内に導電ペーストを
    充填し成形することを特徴とする請求項1記載の電気部
    品に導電バンプを形成する方法。
JP21890296A 1996-08-20 1996-08-20 配線板に導電バンプを形成する方法 Expired - Fee Related JP3358946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21890296A JP3358946B2 (ja) 1996-08-20 1996-08-20 配線板に導電バンプを形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21890296A JP3358946B2 (ja) 1996-08-20 1996-08-20 配線板に導電バンプを形成する方法

Publications (2)

Publication Number Publication Date
JPH1065322A true JPH1065322A (ja) 1998-03-06
JP3358946B2 JP3358946B2 (ja) 2002-12-24

Family

ID=16727110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21890296A Expired - Fee Related JP3358946B2 (ja) 1996-08-20 1996-08-20 配線板に導電バンプを形成する方法

Country Status (1)

Country Link
JP (1) JP3358946B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016167A (ko) * 2001-08-20 2003-02-26 닛뽄덴끼 가부시끼가이샤 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
JP2008091494A (ja) * 2006-09-29 2008-04-17 Dainippon Printing Co Ltd 導電性バンプの形成方法
WO2013153578A1 (ja) * 2012-04-12 2013-10-17 株式会社Leap 電気鋳造部品の製造方法
CN111634008A (zh) * 2020-05-30 2020-09-08 江苏冠之星管道系统有限公司 塑料电熔管件电热丝热熔装配布置法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016167A (ko) * 2001-08-20 2003-02-26 닛뽄덴끼 가부시끼가이샤 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
JP2008091494A (ja) * 2006-09-29 2008-04-17 Dainippon Printing Co Ltd 導電性バンプの形成方法
WO2013153578A1 (ja) * 2012-04-12 2013-10-17 株式会社Leap 電気鋳造部品の製造方法
JPWO2013153578A1 (ja) * 2012-04-12 2015-12-17 株式会社Leap 電気鋳造部品の製造方法
CN111634008A (zh) * 2020-05-30 2020-09-08 江苏冠之星管道系统有限公司 塑料电熔管件电热丝热熔装配布置法

Also Published As

Publication number Publication date
JP3358946B2 (ja) 2002-12-24

Similar Documents

Publication Publication Date Title
TWI222201B (en) Method of producing multilayered circuit board for semiconductor device
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
US7514636B2 (en) Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
EP0558325B1 (en) Raised feature on substrate for flip chip interconnection
US20030068906A1 (en) Connection components with anisotropic conductive material interconnection
JP4055768B2 (ja) 多層回路基板の製造方法
JPH10256416A (ja) 配線基板における導電バンプの構造
JPH11163207A (ja) 半導体チップ搭載用基板の製造法および半導体装置
JP2876292B2 (ja) コネクタおよびコネクタの製造方法
EP1148540A2 (en) Method and device for attaching a semiconductor chip to a chip carrier
JPH1065322A (ja) 電気部品に導電バンプを形成する方法
JP2001052780A (ja) 電気コネクタおよびその製造方法
JP2004153000A (ja) プリント基板の製造方法およびそれにより製造されるプリント基板
JP3698223B2 (ja) 半導体装置の製造方法
JPH0935614A (ja) チップ型フューズおよびその製造法
JP2954559B2 (ja) 配線基板の電極構造
JP3948317B2 (ja) 熱伝導性基板の製造方法
JP2006179833A (ja) 配線基板およびその製造方法
JP2008235665A (ja) フレキシブル基板およびその製造方法
JP2004119464A (ja) 半田バンプ付き配線基板およびその製造方法
JP2004087575A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
KR100583977B1 (ko) 인쇄회로기판의 제조방법
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees