JPH0935614A - チップ型フューズおよびその製造法 - Google Patents

チップ型フューズおよびその製造法

Info

Publication number
JPH0935614A
JPH0935614A JP18260095A JP18260095A JPH0935614A JP H0935614 A JPH0935614 A JP H0935614A JP 18260095 A JP18260095 A JP 18260095A JP 18260095 A JP18260095 A JP 18260095A JP H0935614 A JPH0935614 A JP H0935614A
Authority
JP
Japan
Prior art keywords
holes
thermosetting resin
etching
etching resist
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18260095A
Other languages
English (en)
Inventor
Tadashi Tamura
匡史 田村
Minoru Taniguchi
穣 谷口
Takashi Watanabe
隆史 渡辺
Fumio Suzuki
文夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP18260095A priority Critical patent/JPH0935614A/ja
Publication of JPH0935614A publication Critical patent/JPH0935614A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fuses (AREA)

Abstract

(57)【要約】 【課題】素子の溶断特性と成形精度に優れたチップヒュ
ーズと、そのようなチップ型ヒューズを効率的に製造す
る方法を提供すること。 【解決手段】電流制限素子の上下を囲む空隙を有するチ
ップフューズと、このようなチップ型フューズを製造す
るために、貫通孔を設けた絶縁基板に銅箔を貼り、回路
加工して、貫通孔を設けた絶縁基板を貼り、絶縁保護を
行なう方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ型フューズ
とその製造法に関する。
【0002】
【従来の技術】ヒューズは、電子機器の過電流保護素子
として、従来から、電源回路等に多く使用されている。
この過電流保護装置には、ヒューズに限らず、サイリス
タやトランジスタを用いた電子スイッチを使用すること
もあるが、回路部品が増加し、あるいは、その保護回路
によって消費される電力も、機器が小型化され、電池で
動作されるものについては、大変な負担となるものであ
る。したがって、基板上に、ヒューズをはんだ付けした
り、あるいは、ヒューズ止め具をはんだ付けしたりして
使用していたが、どんなに小型化されても、ヒューズの
搭載に占める面積が大きく、小型化のネックとなってい
た。
【0003】そこで、特開昭60−143544号公報
にも開示されているように、セラミック基体に、第1層
に銀または銀−パラジウム、第2層にニッケル層、第3
層にはんだまたは錫の3層の導電層を形成し、はんだ付
け時の溶断特性を向上したものが知られている。また、
この公報には、導電層表面をシリコン樹脂等の不燃性樹
脂で被覆することも開示されている。
【0004】絶縁基板の端面において、ほぼ半円筒形状
に窪みを有する構造は、実公昭55−2565号公報
に、チップ状抵抗素子の電極を構成するために用いるこ
とが知られている。
【0005】
【発明が解決しようとする課題】ところで、セラミック
基体に、ヒューズ素子を設けたものは、セラミック基体
の熱抵抗が小さく、例え、前記特開昭60−14354
4号公報に開示されているように、不燃性の樹脂で、ヒ
ューズ素子を覆ったとしても、放熱性が高く、周囲の温
度によって、溶断する電流値がばらつくことが多いとい
う課題がある。
【0006】また、ヒューズ素子の形状は、特開昭63
−141233号公報に開示されているように、印刷ま
たはめっきによって行われていたが、このヒューズ素子
の成形精度、特に、厚さの制御を行うことが、困難であ
り、ヒューズ素子の抵抗値のばらつきを30%以内に納
めることは困難であった。
【0007】次に、実公昭55−2565号公報に、チ
ップ状抵抗素子の電極を構成する方法が知られている
が、セラミック基体上にヒューズ素子を設け、その上部
に凹部を設けたものは、ヒューズ素子底面部に位置した
セラミック基体の熱抵抗が低く、溶断時の発熱によりヒ
ューズ素子外表面の温度が過剰に上昇すること、溶断時
に溶断残査がセラミック基体上に残り、絶縁劣化を起す
等の課題がある。また、抵抗値が一定なら溶断する電流
値が高くなり、溶断電流が一定ならヒューズ抵抗が高く
なるという課題がある。
【0008】本発明は、素子の溶断特性と成形精度に優
れたチップヒューズと、そのようなチップ型ヒューズを
効率的に製造する方法を提供することを目的とするもの
である。
【0009】
【課題を解決するための手段】本発明のチップ型ヒュー
ズは、電流制限回路と、電流制限回路に接続された端子
部と、電流制限素子の上下を囲む空隙と、空隙を有する
絶縁材料と、その空隙を有する絶縁材料を囲む保護皮膜
とからなり、前記電流制限回路、空隙を有する絶縁材
料、および保護皮膜が層状に形成され、端子部が全体の
端部に設けられたことを特徴とする。
【0010】このようなチップ型フューズを製造するに
は、図3(a)に示すように、絶縁板11の片面に熱硬
化性樹脂の接着層12を設けた後、一定間隔で複数の貫
通孔13を設けた絶縁基板1の熱硬化性樹脂の接着層1
2の上に、銅箔6を加熱加圧して凹部を有する成形体7
を作成した後、図3(b)及び(b1)に示すように、
この成形体7の凹部を含む全面にエッチングレジスト1
8を設け、エッチングレジスト18から露出した銅をエ
ッチング除去して所望のパターン61を形成し、別途、
絶縁板21の片面に熱硬化性樹脂の接着層22を設けた
後、図3(c)に示すように、前記貫通孔13と同じ間
隔で複数の貫通孔23を設けた絶縁基板2の熱硬化性樹
脂の接着層22が、前記パターン61と接するように、
かつ、前記貫通孔13と貫通孔23とがほぼ重なるよう
に重ねた後、図3(d)に示すように、保護皮膜となる
絶縁板31の片面に熱硬化性樹脂の接着層32を設け他
方の面に銅箔36を設けた絶縁基板3を2枚、接着層3
2が内側となるように前記絶縁板11および21の上に
重ね、加熱加圧して積層一体化し、図3(e)及び(e
1)に示すように、前記貫通孔13、23とは異なる箇
所で、端子部を形成する箇所に複数の貫通孔43を設
け、その銅箔36の表面および貫通孔43の内壁を金属
化し、さらにエッチングレジスト28を設け、図3
(f)に示すように、エッチングレジスト28から露出
した銅をエッチング除去して所望のパターン62を形成
した後、その貫通孔43のほぼ中心から切断することに
よって可能である。
【0011】また、一定間隔で複数の貫通孔13を設け
た半硬化状の熱硬化性樹脂層102の上に、銅箔6を加
熱加圧して凹部を有する成形体7を作成した後、この成
形体7の凹部を含む全面にエッチングレジスト18を設
け、エッチングレジスト18から露出した銅をエッチン
グ除去して所望のパターン61を形成し、別途、前記貫
通孔13と同じ間隔で複数の貫通孔23を設けた半硬化
状の熱硬化性樹脂層102が、前記パターン61と接す
るように、かつ、前記貫通孔13と貫通孔23とがほぼ
重なるように重ねた後、保護皮膜となる半硬化状の熱硬
化性樹脂102の一方の面に銅箔36を設けた絶縁基板
3を2枚、半硬化状の熱硬化性樹脂102が内側となる
ように前記半硬化状の熱硬化性樹脂11および21の上
に重ね、加熱加圧して積層一体化し、前記貫通孔13、
23とは異なる箇所で、端子部を形成する箇所に複数の
貫通孔43を設け、その銅箔36の表面および貫通孔4
3の内壁を金属化し、さらにエッチングレジスト28を
設け、エッチングレジスト28から露出した銅をエッチ
ング除去して所望のパターン62を形成した後、その貫
通孔43のほぼ中心から切断することによっても製造す
ることができる。
【0012】
【発明の実施の形態】本発明に用いる、有機系絶縁基板
は、樹脂と強化繊維からなるベースと、その表面に設け
た熱硬化性樹脂層とからなるものを用いることが好まし
く、このベースに用いる樹脂は、エポキシ樹脂、フェノ
ール樹脂、ポリイミド樹脂、ビスマレイミド樹脂から選
択されたものであり、強化繊維は、ガラス布、ガラス
紙、アミド布、アミド紙、から選択されたものであるこ
とが好ましい。
【0013】また、熱硬化性樹脂は、シリコン樹脂、エ
ポキシ樹脂、ビスマレイミド樹脂、あるいはポリイミド
系樹脂を用いることが好ましい。
【0014】
【実施例】
実施例1 エポキシ樹脂ガラス布基材積層板(日立化成工業株式会
社製、商品名MCL−E679)の片面に、熱硬化性樹
脂(日立化成工業株式会社製、商品名GF−3500)
をラミネーターで仮圧着し、さらにN/Cマシン(日立
精工株式会社製、商品名MARK−100)を用いて貫
通孔明けを行い、次いでその上面に銅箔(日本電解株式
会社製、商品名YGR−12)を重ね、真空プレスを使
用して、圧力294×104Pa(30kgf/c
2)、温度175℃、保持時間60分の条件で、加熱
加圧して積層一体化し、次いで化学研磨を行い、また、
その銅箔表面に厚さ25μmの紫外線硬化型レジストフ
ィルム(日立化成工業株式会社製、商品名H−K42
5)をラミネーターで圧着し、さらにその上面にポジ型
マスクを置き、紫外線露光装置で配線パターンを焼き付
けた。次いで、炭酸ナトリウム水溶液で現像し、さらに
硫酸電気銅めっきを施した後、水酸化ナトリウム水溶液
を用いてレジストを剥離した後、電着レジストを用い
て、紫外線硬化型レジストを電着形成し、さらにその上
面にネガ型マスクを置き、紫外線露光装置で感光した
後、炭酸ナトリウム水溶液で現像し、次いで、塩化第二
鉄エッチング装置にて、パターン形成を行った。
【0015】エポキシ樹脂ガラス布基材積層板(日立化
成工業株式会社製、商品名MCL−E679)の片面
に、熱硬化性樹脂(日立化成工業株式会社製、商品名G
F−3500)をラミネーターで仮圧着し、さらにN/
Cドリルマシンを用いて貫通孔明けを行った。
【0016】エポキシ樹脂ガラス布基材片面銅張積層板
(日立化成工業株式会社製、商品名MCL−E679)
の片面に、熱硬化性樹脂(日立化成工業株式会社製、商
品名GF−3500)をラミネーターで仮圧着し、さら
にN/Cドリルマシンを用いて貫通孔明けを行った。
【0017】次いで、上記で得た材料に予め設けたピン
ラミネーション用ガイド孔を、ピンラミ治具によって位
置合わせし、重ねて、次いで真空プレスを用いて、圧力
294×104Pa(30kgf/cm2)、温度17
5℃、保持時間60分の条件で加圧、加熱して積層し
た。
【0018】次に、上記で得た積層板に、予め設けたパ
ターンガイドをX線単軸孔明け機により基準ガイド孔明
けを行い、次いでガイドを基準にN/Cドリルマシンを
用いて貫通孔明けを行った後、さらに、貫通孔及び銅箔
表面に硫酸銅電気めっきを施し、次いで化学研磨を行
い、さらに紫外線硬化型レジストフィルム(日立化成工
業株式会社製、商品名H−K425)を用いて、ラミネ
ーターにて加熱、加圧、さらにその上面にポジ型マスク
を置き、紫外線露光装置で配線パターンを焼き付けた。
次いで、炭酸ナトリウム水溶液で現像し、さらに電気は
んだめっきを施した後、水酸化ナトリウム水溶液を用い
てレジスト剥離した後、アルカリエッチングにてパター
ン形成を行った。
【0019】このようにして作成した、チップ型ヒュー
ズ基板を、孔の個所及びヒューズ素子単位となるよう
に、ダイアモンドカッターで切断し、図6に示すような
チップ型フューズを得た。このチップ型ヒューズは、ヒ
ューズ素子の導体巾が約0.08mmで、抵抗値が約1
00mΩであった。また、その抵抗値のばらつきは、1
0%以内であり溶断時間も、2Aで、20秒であり、同
じ電流値での溶断時間は、いずれも5秒から30秒以内
であった。
【0020】
【発明の効果】以上に説明したように、本発明によっ
て、溶断特性及びヒューズ素子の成形精度に優れたチッ
プ型ヒューズと、そのようなチップ型ヒューズを効率的
に製造する方法を提供することができた。
【図面の簡単な説明】
【図1】(a)は本発明の一実施例を説明するための分
解断面図であり、(b)は断面図である。
【図2】(a)は本発明の他の実施例を説明するための
分解断面図であり、(b)は断面図である。
【図3】(a)〜(f)は、本発明の一実施例を説明す
るための各工程における断面図であり、(b1)は
(b)の上面図であり、(e1)は(e)の上面図であ
る。
【符号の説明】
1.絶縁基板 11.絶縁板 12.熱硬化性樹脂の接着層 13.貫通孔13 18.エッチングレジスト 102.半硬化状
の熱硬化性樹脂 21.絶縁板 22.熱硬化性樹
脂の接着層 23.貫通孔 28.エッチング
レジスト 3.絶縁基板 31.絶縁板 32.接着層 36.銅箔 43.貫通孔 6.銅箔 61.パターン 62.パターン 7.凹部を有する成形体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 文夫 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】電流制限回路と、電流制限回路に接続され
    た端子部と、電流制限素子の上下を囲む空隙と、空隙を
    有する絶縁材料と、その空隙を有する絶縁材料を囲む保
    護皮膜とからなり、前記電流制限回路、空隙を有する絶
    縁材料、および保護皮膜が層状に形成され、端子部が全
    体の端部に設けられたことを特徴とするチップ型フュー
    ズ。
  2. 【請求項2】絶縁板(11)の片面に熱硬化性樹脂の接着層
    (12)を設けた後、一定間隔で複数の貫通孔(13)を設けた
    絶縁基板(1)の熱硬化性樹脂の接着層(12)の上に、銅箔
    (6)を加熱加圧して凹部を有する成形体(7)を作成した
    後、この成形体(7)の凹部を含む全面にエッチングレジ
    スト(18)を設け、エッチングレジスト(18)から露出した
    銅をエッチング除去して所望のパターン(61)を形成し、
    別途、絶縁板(21)の片面に熱硬化性樹脂の接着層(22)を
    設けた後、前記貫通孔(13)と同じ間隔で複数の貫通孔(2
    3)を設けた絶縁基板(2)の熱硬化性樹脂の接着層(22)
    が、前記パターン(61)と接するように、かつ、前記貫通
    孔(13)と貫通孔(23)とがほぼ重なるように重ねた後、保
    護皮膜となる絶縁板(31)の片面に熱硬化性樹脂の接着層
    (32)を設け他方の面に銅箔(36)を設けた絶縁基板(3)を
    2枚、接着層(32)が内側となるように前記絶縁板(11)お
    よび(21)の上に重ね、加熱加圧して積層一体化し、前記
    貫通孔(13)、(23)とは異なる箇所で、端子部を形成する
    箇所に複数の貫通孔(43)を設け、その銅箔(36)の表面お
    よび貫通孔(43)の内壁を金属化し、さらにエッチングレ
    ジスト(28)を設け、エッチングレジスト(28)から露出し
    た銅をエッチング除去して所望のパターン(62)を形成し
    た後、その貫通孔(43)のほぼ中心から切断することを特
    徴とするチップ型フューズの製造法。
  3. 【請求項3】一定間隔で複数の貫通孔(13)を設けた半硬
    化状の熱硬化性樹脂層(102)の上に、銅箔(6)を加熱加圧
    して凹部を有する成形体(7)を作成した後、この成形体
    (7)の凹部を含む全面にエッチングレジスト(18)
    を設け、エッチングレジスト(18)から露出した銅をエッ
    チング除去して所望のパターン(61)を形成し、別途、前
    記貫通孔(13)と同じ間隔で複数の貫通孔(23)を設けた半
    硬化状の熱硬化性樹脂層(102)が、前記パターン(61)と
    接するように、かつ、前記貫通孔(13)と貫通孔(23)とが
    ほぼ重なるように重ねた後、保護皮膜となる半硬化状の
    熱硬化性樹脂(102)の一方の面に銅箔(36)を設けた絶縁
    基板(3)を2枚、半硬化状の熱硬化性樹脂(102)が内側と
    なるように前記半硬化状の熱硬化性樹脂(11)および(21)
    の上に重ね、加熱加圧して積層一体化し、前記貫通孔(1
    3)、(23)とは異なる箇所で、端子部を形成する箇所に複
    数の貫通孔(43)を設け、その銅箔(36)の表面および貫通
    孔(43)の内壁を金属化し、さらにエッチングレジスト(2
    8)を設け、エッチングレジスト(28)から露出した銅をエ
    ッチング除去して所望のパターン(62)を形成した後、そ
    の貫通孔(43)のほぼ中心から切断することを特徴とする
    チップ型フューズの製造法。
JP18260095A 1995-07-19 1995-07-19 チップ型フューズおよびその製造法 Pending JPH0935614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18260095A JPH0935614A (ja) 1995-07-19 1995-07-19 チップ型フューズおよびその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18260095A JPH0935614A (ja) 1995-07-19 1995-07-19 チップ型フューズおよびその製造法

Publications (1)

Publication Number Publication Date
JPH0935614A true JPH0935614A (ja) 1997-02-07

Family

ID=16121129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18260095A Pending JPH0935614A (ja) 1995-07-19 1995-07-19 チップ型フューズおよびその製造法

Country Status (1)

Country Link
JP (1) JPH0935614A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11120853A (ja) * 1997-10-16 1999-04-30 Nippon Technica Kk 電源用サーマルプロテクタ
JP2006237008A (ja) * 2005-02-24 2006-09-07 Cooper Technol Co 低抵抗ヒューズおよび低抵抗ヒューズを製造する方法
KR100893500B1 (ko) * 2008-03-21 2009-04-15 오리셀 주식회사 다공성 물질 구조를 가지는 마이크로 칩 퓨즈 및 그의 제조 방법
WO2009104279A1 (ja) * 2008-02-18 2009-08-27 釜屋電機株式会社 チップヒューズ及びその製造方法
DE102010026091A1 (de) * 2010-07-05 2012-01-05 Hung-Chih Chiu Überstromsicherung
JP2012018945A (ja) * 2010-07-06 2012-01-26 hong-zhi Qiu 過電流保護素子
WO2020136261A1 (de) * 2018-12-27 2020-07-02 Schurter Ag Verfahren zur herstellung einer schmelzsicherung

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11120853A (ja) * 1997-10-16 1999-04-30 Nippon Technica Kk 電源用サーマルプロテクタ
JP2006237008A (ja) * 2005-02-24 2006-09-07 Cooper Technol Co 低抵抗ヒューズおよび低抵抗ヒューズを製造する方法
WO2009104279A1 (ja) * 2008-02-18 2009-08-27 釜屋電機株式会社 チップヒューズ及びその製造方法
KR100893500B1 (ko) * 2008-03-21 2009-04-15 오리셀 주식회사 다공성 물질 구조를 가지는 마이크로 칩 퓨즈 및 그의 제조 방법
DE102010026091A1 (de) * 2010-07-05 2012-01-05 Hung-Chih Chiu Überstromsicherung
DE102010026091B4 (de) * 2010-07-05 2017-02-02 Hung-Chih Chiu Überstromsicherung
JP2012018945A (ja) * 2010-07-06 2012-01-26 hong-zhi Qiu 過電流保護素子
WO2020136261A1 (de) * 2018-12-27 2020-07-02 Schurter Ag Verfahren zur herstellung einer schmelzsicherung
US11410826B2 (en) 2018-12-27 2022-08-09 Schurter Ag Method for the production of a fuse

Similar Documents

Publication Publication Date Title
US5914649A (en) Chip fuse and process for production thereof
US20060014403A1 (en) Connecting structure of circuit board and method for manufacturing the same
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
US7279365B2 (en) Method of manufacturing heat conductive substrate
JP2016066705A (ja) プリント配線板およびその製造方法
EP2664222B1 (en) Method of making an electronic device having a liquid crystal polymer solder mask
JPH0935614A (ja) チップ型フューズおよびその製造法
JP2009152496A (ja) プリント配線板の製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP2010028028A (ja) 多層プリント配線板とその製造方法
JP5083906B2 (ja) 配線基板の製造方法
JP3948317B2 (ja) 熱伝導性基板の製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JPH10269927A (ja) チップフューズおよびその製造法
CN102573333A (zh) 制造印刷布线板的方法、印刷布线板和电子设备
JP2000133943A (ja) 多層基板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP3888210B2 (ja) フィルムキャリアの製造方法
JP2004087957A (ja) 部品内蔵プリント配線板、およびその部品内蔵プリント配線板の製造方法
JPH0992939A (ja) 電流保護素子モジュールおよびその製造法
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JPH1065322A (ja) 電気部品に導電バンプを形成する方法
JPH07235756A (ja) 回路基板及びその製造方法
JP2005259730A (ja) 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法
JP2012209588A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050728

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060112