JPH10256416A - 配線基板における導電バンプの構造 - Google Patents

配線基板における導電バンプの構造

Info

Publication number
JPH10256416A
JPH10256416A JP9051951A JP5195197A JPH10256416A JP H10256416 A JPH10256416 A JP H10256416A JP 9051951 A JP9051951 A JP 9051951A JP 5195197 A JP5195197 A JP 5195197A JP H10256416 A JPH10256416 A JP H10256416A
Authority
JP
Japan
Prior art keywords
bump
conductive
insulating base
forming
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9051951A
Other languages
English (en)
Other versions
JP2934202B2 (ja
Inventor
Nobushi Suzuki
悦四 鈴木
Akira Yonezawa
章 米沢
Toshio Okuno
敏雄 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOUSHIYOU TEC KK
Yamaichi Electronics Co Ltd
Original Assignee
SOUSHIYOU TEC KK
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOUSHIYOU TEC KK, Yamaichi Electronics Co Ltd filed Critical SOUSHIYOU TEC KK
Priority to JP9051951A priority Critical patent/JP2934202B2/ja
Priority to US09/079,857 priority patent/US6351885B2/en
Publication of JPH10256416A publication Critical patent/JPH10256416A/ja
Application granted granted Critical
Publication of JP2934202B2 publication Critical patent/JP2934202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】配線基板上に配線パターンを形成する際に、該
配線パターンを形成する導電リードの一部で導電バンプ
を均一に形成し、配線パターンを狭ピッチで高密度に形
成できる技術を活用して導電バンプを狭ピッチに形成で
きるようにする。 【解決手段】絶縁ベース２の表面に配線パターンを有す
る配線基板１において、上記絶縁ベース２の極部を絶縁
ベース２表面より隆起させて突起を形成し、該突起の表
面を上記配線パターンを形成するリード３の一部で覆っ
て導電バンプ３ａを形成する配線基板における導電バン
プの構造。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はＩＣ等の電子部品
との接触又は接続に用いる配線基板、殊に上記接触又は
接続に供される配線基板における導電バンプの構造に関
する。
【０００２】本願明細書において、接触とは接離の自由
な自由接触面を以っての電気的接続、接続とはハンダ等
を以って接離不能に結合する電気的接続を意味する。
【０００３】
【従来の技術】従来ＩＣ等の電子部品を配線基板に搭載
し電気的に接続する場合、上記配線基板の表面に配線パ
ターンを形成しつつ、この配線パターンを形成するリー
ドの表面に導電ペースト等の異金属を盛り上げて導電バ
ンプを形成し、この導電バンプに上記電子部品の端子を
接触又は接続する方法が採られている。
【０００４】又配線基板と配線基板の電気的接続におい
ても、同様に一方の配線基板の配線パターンを形成する
リードの表面に上記導電バンプを形成し、この導電バン
プを以って上記他の配線基板のリード端に形成された端
子と接触又は接続させる方法が採られている。
【０００５】
【発明が解決しようとする課題】然しながら、配線基板
の導電リード上にハンダペースト等の異金属を盛り上げ
て導電バンプを形成する方法は、その形成法の複雑さ
や、位置精度の確保が難しいことや、導電バンプの高さ
の形状のバラツキ等、克服すべき問題点が多く、端子ピ
ッチの狭小化に対応する有効な手段でもあるにも拘ら
ず、これらの問題点がその実用化を妨げている。
【０００６】
【課題を解決するための手段】本発明は上記問題点を適
切に解決し、その実用化を促進する配線基板における導
電バンプの構造を提供するものである。
【０００７】即ち、従来例は回路基板の導電リード上に
異金属を盛り上げてバンプを形成しているが、本発明で
は配線基板上にリードを形成する過程において、該リー
ドの一部で導電バンプを形成するようにしたものであ
る。
【０００８】具体的には、絶縁ベースの所定位置に、該
ベース表面より隆起する絶縁突起を形成して置き、この
突起の表面を覆うように上記リードを延在させ、この突
起及びこの突起を覆うリード部分で導電バンプを形成す
るようにしたものである。
【０００９】又は他の具体例として上記リードを形成す
る際に、該リードの一部を極部的に山形に付形し、これ
を絶縁ベースに密着することによって、山形に付形され
た突起と絶縁ベース間に空洞を持つ導電バンプを形成し
たものである。
【００１０】何れの例も配線基板上に配線リードを狭ピ
ッチで配線することができる技術を利用して、導電バン
プを狭ピッチで付設することができると共に、形状付与
や高さ付与に関しても容易且つ均一に設定することがで
きる。
【００１１】
【発明の実施の形態】図１に示すように、配線基板１は
配線パターンを有し、この配線パターンは絶縁ベース２
の表面に一体に密着して延在せるリード３によって形成
され、このリード３の一端をＩＣ４の搭載領域に集中
し、このリード一端で導電バンプ３ａを形成し、このバ
ンプ３ａを上記ＩＣ４の表面に密着されたパッド（端
子）５との接触又は接続に供する。
【００１２】上記導電バンプ３ａの形成手段として、図
２Ａ、図３Ａ，Ｂに示すように、絶縁ベース２の極部を
該絶縁ベース表面より隆起させて絶縁突起６を形成し、
この突起６の表面を上記リード３の一部で覆って、即ち
リード３を上記突起６を覆うように配線し、リード３の
端部に導電バンプ３ａを形成する。
【００１３】この導電バンプ３ａは絶縁ベース２の表面
にリード３を形成する技術によって形成されるバンプで
あり、このバンプ３ａはリード３の一部を山形に付形す
る場合の空洞を、絶縁ベース２を極部的に隆起させて形
成した突起６で埋め、バックアップしたバンプ構造であ
る。
【００１４】上記導電バンプ３ａは例えば図４に示すリ
ード形成法によって実現できる。
【００１５】図４Ａに示すように、ＳＵＳに代表される
金属板から成る、表面において開口する山形のバンプ成
形用凹所７を設けた転写板８を準備する。
【００１６】次に図４Ｂに示すように上記転写板８の表
面に導電膜１０を一体に積層する。この導電膜１０は上
記転写板８の全表面を覆いつつ、バンプ成形用凹所７の
存在部において凹所７の内底面に密着して山形に付形さ
れ、導電バンプ３ａを形成すると共に、この導電バンプ
３ａの内側に凹所７を形成する。
【００１７】次に図４Ｃに示すように、導電膜１０の表
面に絶縁層を成層し、均一な厚みの絶縁ベース２を形成
する。
【００１８】この絶縁層、即ち絶縁ベース２の一部は凹
所７内に充填されて、絶縁ベース２の極部を隆起した絶
縁突起６を成形し、この突起６の表面に一体に密着して
覆う導電バンプ３ａを形成する。
【００１９】次に図４Ｄに示すように、転写板８から絶
縁ベース２を脱型し、次で図４Ｅに示すように、上記脱
型された絶縁ベース２の表面の導電膜１０にエッチング
処理を施して配線パターンを形成する。よってこの配線
パターンを形成するリード３の一部で覆うバンプ３ａを
形成したものである。換言するとリード端部又はリード
の延在長の途中に上記突起６をリード３の一部で覆うバ
ンプ３ａを形成したものである。
【００２０】図５は図２Ａ、図３Ａ，Ｂに示すバンプ３
ａを形成するための他の方法を示している。
【００２１】図５Ａに示すように、ＳＵＳに代表される
金属板から成る、表面において開口する山形のバンプ成
形用凹所７を設けた転写板８を準備する。
【００２２】次に図５Ｂに示すように、転写板８の表面
にホトレジストを塗布、又はホトレジストをラミネート
し、露光と現像の工程によりパターニングし、レジスト
パターン１１を形成する。
【００２３】次に図５Ｃに示すように、メッキ工法によ
り上記レジストパターン１１間において転写板８の表面
に配線パターン（リード３）をメッキ成長せしめる。
【００２４】上記メッキ成長されたリード３はその端部
又は延在長の途中が、上記バンプ成形用凹所７の存在部
において同凹所７の内底面に一体に密着して山形に付形
され導電バンプ３ａを形成しつつ、この導電バンプ３ａ
の内面側に凹所７を形成する。
【００２５】次に図５Ｄに示すように、上記配線パター
ンの表面を覆うように絶縁層を成層し、均一な厚みの絶
縁ベース２を形成する。この絶縁層、即ち絶縁ベース２
の一部は上記バンプ成形用凹所７内に充填されて、絶縁
ベース２の極部を隆起した絶縁突起６を成形する。よっ
てこの絶縁突起６の表面に一体に密着し、同表面を覆う
導電バンプ３ａを形成する。
【００２６】次に図５Ｅに示すように転写板８から絶縁
ベース２を脱型することによって、図２Ａ、図３Ａ，Ｂ
に示す導電バンプ構造を持った配線基板１を得る。
【００２７】更に図６は上記導電バンプ３ａを絶縁突起
６でバックアップした構造を持つ配線基板の他の製造法
を示す。
【００２８】図６Ａに示すように、前記と同様のバンプ
成形用凹所７を持つ金属製の転写板８を用意し、この転
写板８に銅箔等の導電膜１４と、絶縁ベース２とを、導
電膜１４を間にして重ね、この重ね合せ体を真空熱プレ
ス機等を用いて熱圧着して一体積層構造にすると同時
に、絶縁ベース２の一部と導電膜１４の一部をバンプ成
形用凹所７内に一緒に押し込み、次で脱型することによ
り、図６Ｂに示すようなバンプ付基板を得ることができ
る。
【００２９】上記熱圧着に際して上記絶縁ベース２の極
部と導電膜１４の極部をバンプ成形用凹所７内へ一緒に
押し込むことにより、前記絶縁突起６を凹所７にて山形
に成形すると同時に、上記導電膜１４の極部を同凹所７
にて山形に成形して導電バンプ３ａを形成し、両者３
ａ，６を一体に密着しつつ導電バンプ３ａを絶縁突起６
でバックアップしたバンプ構造を得る。
【００３０】次に図４Ｅと同様に、上記導電膜１４にホ
トエッチングプロセス等でパターニングし配線パターン
を形成する。
【００３１】図６に示す実施形態例においては、絶縁ベ
ース２及び導電膜１４の極部を上記バンプ成形用凹所７
内へ隙間なく確実に押し込ませる手段として、図６Ａに
示すように、絶縁ベース２の表面、即ち凹所７とは反対
側の表面に絶縁バンプ１５を設けて置き、この絶縁バン
プ１５を前記熱圧着により平らに圧縮することによりベ
ースの一部を凹所７内へ緊密に充填し健全なる絶縁突起
６を成形することができる。
【００３２】導電バンプ３ａの形状が小さく、狭ピッチ
である場合には、上記の如くベース２よりも比較的硬い
絶縁材から成るバンプ１５を絶縁ベース２上に印刷等に
より付成して熱プレスすると、絶縁バンプ１５が絶縁ベ
ース２及び導電膜１４を凹所７内に押し込む効果が良好
に得られ、導電バンプ３ａを凹所７の内面に倣わせて所
定の形状に健全に成形できる。
【００３３】一適例として上記導電パンプ３ａを絶縁突
起６でバックアップするバンプ構造を持つ配線基板１に
おいては、上記絶縁ベース２の素材としてゴム系の材料
を用いる。これにより導電バンプ３ａをゴム系の材料か
ら成る絶縁突起６でバックアップするバンプ構造を形成
でき、図１に示すように、導電バンプ３ａを他の配線基
板やＩＣ等の電子部品に接触させる場合、導電バンプ３
ａに適当な弾力を付与し、接触圧を高めることができ
る。
【００３４】上記図４、図５、図６により得られた配線
基板１は絶縁ベース２の極部を同ベース表面より隆起さ
せて突起６を形成し、配線パターンを形成する際にこの
突起６の表面をリード３の一部で覆って導電バンプ３ａ
を形成した構造を持つ。
【００３５】図２Ａ、図３Ａ、図４、図５、図６におい
ては、絶縁ベース２の配線パターンを施した側と反対側
の表面に別の配線パターンを形成することを妨げない。
この場合両配線パターンは絶縁ベース２を通して互いに
電気的に接続することができる。
【００３６】次に、図３Ｂ及び図７Ａ，Ｂは絶縁ベース
２の表面に配線パターンを有する配線基板１において、
上記配線パターンを形成するリード３の一部でバンプ３
ａを形成し、該バンプ３ａ内に空洞１２を形成した配線
基板における導電バンプの構造を示している。
【００３７】上記リード３を形成する際に、該リード３
の一部を極部的に山形に付形し、これを絶縁ベース２に
密着することによって、山形に付形された上記突起によ
り該突起と絶縁ベース間に空洞１２を持つ導電バンプ３
ａを形成したものである。
【００３８】上記導電バンプ３ａは空洞１２によってバ
ックアップされており、この空洞１２は導電バンプ３ａ
に弾性を付与し、ＩＣ４等の電子部品の端子５との接触
圧を向上する手段となる。この空洞１２による弾性的接
触圧を確実に得るため、上記絶縁ベース２に空洞１２内
へ通ずる抜気孔１３を同ベース２の厚み方向に貫設する
ことができる。
【００３９】次に上記空洞１２によってバックアップさ
れた導電バンプ３ａを形成する方法の一例を図８に基づ
いて説明する。
【００４０】図８Ａに示すように、ＳＵＳに代表される
金属板から成る、表面において開口する山形のバンプ成
形用凹所７を設けた転写板８を準備する。
【００４１】次に図８Ｂに示すように上記転写板８の表
面に導電膜１０を一体に積層する。この導電膜１０は上
記転写板８の全表面を覆いつつ、バンプ成形用凹所７の
存在部において凹所７の内底面に密着して山形に付形さ
れ、導電バンプ３ａを形成すると共に、この導電バンプ
３ａの内側に凹所７を形成する。
【００４２】次に図８Ｃに示すように、導電膜１０の表
面に絶縁ベース２を一体に積層する。この絶縁ベース２
の積層によって上記凹所７を密閉し空洞１２を形成す
る。
【００４３】次に図８Ｄに示すように、転写板８から絶
縁ベース２を脱型し、次で図８Ｅに示すように、上記脱
型された絶縁ベース２の表面の導電膜１０にエッチング
処理を施して配線パターンを形成する。よってこの配線
パターンを形成するリード３の一部、例えばリード端部
又はリードの延在長の途中に空洞１２によってバックア
ップされたバンプ３ａを形成したものである。
【００４４】次に図４、図５、図６、図８に示した転写
板８にバンプ成形用凹所７を形成する方法を図１０、図
１１に基づいて説明する。
【００４５】前記した導電バンプ３ａの形状は高さ１０
〜５０μｍ、底辺２０〜１００μｍ、バンプ間ピッチが
３０〜２００μｍ程度と、非常に微細で狭ピッチである
ことが多い。検査用パンプとしてはバンプ形状として略
円錐形であることが望ましく、その形状とピッチは均一
で高精度であることが求められる。
【００４６】而して、このような凹所７を転写板８に形
成する方法として、図１０、図１１Ａ，Ｂに示すよう
に、円錐形又は略円錐形の工具先１７を持った超硬金属
製の工具１６を転写板８の表面に垂直に打ち込み、圧痕
を設ける。この圧痕は工具先１７の形状に応じた円錐形
又は截頭円錐形であり、上記バンプ成形用凹所７として
供される。
【００４７】図１０は上記工具先１７の形状を円錐形に
し同形状の凹所７を成形した場合を示している。
【００４８】又図１１Ａ，Ｂは上記工具先１７の形状を
截頭円錐形にし、図１１Ａはその頂面をフラットにし、
図１１Ｂはその頂面に尖った先端を有する複数の歯形１
８を形成した場合を示す。又図１１Ｃは三角柱形の工具
先１７を持つ工具１６を用いて、同形の凹所７を成形し
た場合を示す。従ってこの凹所７によって成形された導
電バンプ３ａは三角柱形を呈し、その尖った陵線をＩＣ
４等の電子部品の端子６との接触又は接続に供する。
【００４９】図３に示すように導電バンプ３ａを絶縁突
起６でバックアップするバンプ構造、或いは図７に示す
ように導電バンプ３ａを空洞１２でバックアップするバ
ンプ構造の何れにおいても、図９に示すように導電バン
プ３ａのみを他のリード３部分よりも硬質のＮｉ、Ｃｒ
等の金属にて形成することができる。
【００５０】その形成法は、図４Ｂ、図５Ｃ、図６Ａ、
図８Ｂの導電膜１０，１４或いはリード３のメッキ加工
に先立って、凹所７の内面に硬質金属から成る導電バン
プ３ａを成形して置き、次で上記銅又は銅合金等から成
る軟質の導電膜１０，１４の成層又はリード３のメッキ
成長を行なえば良い。この場合、図９に示すように銅又
は銅合金から成るリードの一部（導電バンプ３ａ）を硬
質金属で形成するか、又はリード３の一部を凹所７によ
り山形に付形して導電バンプ３ａを成形しつつ、この導
電バンプ３ａの表面を該バンプよりも硬質の導電金属で
覆い複合構造とすることができる。これらは図４、図
５、図６、図８の製造法の実施態様によって実現でき
る。
【００５１】以上述べた配線基板としては、絶縁ベース
２の表面に多数のリード３を並列して設け、この各リー
ド３の端部に上記各バンプ構造を持つ導電バンプ３ａを
設け、この導電バンプ３ａを液晶表示器等の電子部品の
端子（電極パッド）に加圧接触させる場合を包含するも
のである。
【００５２】
【発明の効果】本発明によれば、配線基板上に配線パタ
ーンを形成する際に、該配線パターンを形成する導電リ
ードの一部で導電バンプを形成することができ、配線パ
ターンを狭ピッチで高密度に形成できる技術を活用して
導電バンプを狭ピッチに形成できる。
【００５３】又配線パターンを形成する既知の技術の適
用により、この配線パターンを形成する際に、このパタ
ーン形成面の極部にバンプ成形用凹所を設ける等の手法
を付加するのみで、導電バンプを均一な形状且つピッチ
で高精度に設けることができる。
【図面の簡単な説明】
【図１】本発明に係る配線基板にＩＣ等の電子部品を搭
載した場合を示す斜視図である。
【図２】Ａは上記図１の配線基板の断面図であり、導電
バンプを絶縁突起でバックアップしたバンプ構造を示
し、Ｂは同断面図であり、導電バンプを空洞によってバ
ックアップしたバンプ構造を示す。
【図３】Ａは図２Ａの拡大断面図、Ｂは同拡大平面図で
ある。
【図４】Ａ乃至Ｅは図２Ａに示すバンプ構造を持つ配線
基板の製造法の第１例を工程順に示す断面図である。
【図５】Ａ乃至Ｅは図２Ａに示すバンプ構造を持つ配線
基板の製造法の第２例を工程順に示す断面図である。
【図６】Ａ，Ｂは図２Ａに示すバンプ構造を持つ配線基
板の製造法の第３例を示す断面図である。
【図７】Ａは導電バンプを中空構造にして空洞によりバ
ックアップしたバンプ構造を示す配線基板の断面図、Ｂ
は同平面図である。
【図８】Ａ乃至Ｅは図７に示す配線基板の製造法の一例
を、工程順に示す断面図である。
【図９】導電バンプを硬質金属で形成した例を示す同バ
ンプ部分の拡大断面図である。
【図１０】転写板に上記導電バンプ成形用凹所を加工す
る工具を示す断面図である。
【図１１】Ａ，Ｂは転写板に上記導電バンプ成形用凹所
を加工する工具の他の例を示す側面図、Ｃは更に他例を
示す同斜視図である。
【符号の説明】
１ 配線基板 ２ 絶縁ベース ３ リード ３ａ 導電バンプ ４ ＩＣ ６ 絶縁突起 １２ 空洞
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥野 敏雄 神奈川県横浜市港北区綱島東４丁目８番29 号 株式会社双晶テック内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】絶縁ベースの表面に配線パターンを有する
    配線基板において、上記絶縁ベースの極部を絶縁ベース
    表面より隆起させて突起を形成し、該突起の表面を上記
    配線パターンを形成するリードの一部で覆って導電バン
    プを形成している配線基板における導電バンプの構造。
  2. 【請求項２】絶縁ベースの表面に配線パターンを有する
    配線基板において、上記配線パターンを形成するリード
    の一部でバンプを形成し、該バンプ内に空洞を形成して
    いることを特徴とする配線基板における導電バンプの構
    造。
JP9051951A 1997-03-06 1997-03-06 配線基板における導電バンプの形成方法 Expired - Fee Related JP2934202B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9051951A JP2934202B2 (ja) 1997-03-06 1997-03-06 配線基板における導電バンプの形成方法
US09/079,857 US6351885B2 (en) 1997-03-06 1998-05-15 Method of making conductive bump on wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9051951A JP2934202B2 (ja) 1997-03-06 1997-03-06 配線基板における導電バンプの形成方法

Publications (2)

Publication Number Publication Date
JPH10256416A true JPH10256416A (ja) 1998-09-25
JP2934202B2 JP2934202B2 (ja) 1999-08-16

Family

ID=12901195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9051951A Expired - Fee Related JP2934202B2 (ja) 1997-03-06 1997-03-06 配線基板における導電バンプの形成方法

Country Status (2)

Country Link
US (1) US6351885B2 (ja)
JP (1) JP2934202B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) * 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) * 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US20060097911A1 (en) * 2002-07-03 2006-05-11 Quelis Id Systems Inc. Wire positioning and mechanical attachment for a radio-frequency indentification device
JP2004221502A (ja) * 2003-01-17 2004-08-05 Nec Electronics Corp バンプ電極付き配線基板及びその製造方法
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
WO2006017078A2 (en) * 2004-07-07 2006-02-16 Cascade Microtech, Inc. Probe head having a membrane suspended probe
WO2005065258A2 (en) 2003-12-24 2005-07-21 Cascade Microtech, Inc. Active wafer probe
WO2006031646A2 (en) 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
KR100817054B1 (ko) * 2006-07-13 2008-03-26 삼성전자주식회사 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
KR101542478B1 (ko) * 2007-08-15 2015-08-06 테세라, 인코포레이티드 도전성 포스트를 갖는 상호접속 소자의 제조 방법
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
US10170444B2 (en) * 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL275995A (ja) * 1961-08-28
JPH07105420B2 (ja) 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
US5207887A (en) * 1991-08-30 1993-05-04 Hughes Aircraft Company Semi-additive circuitry with raised features using formed mandrels
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
US5245135A (en) * 1992-04-20 1993-09-14 Hughes Aircraft Company Stackable high density interconnection mechanism (SHIM)
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
PT782765E (pt) * 1994-09-23 2000-12-29 Imec Inter Uni Micro Electr Embalagem matricial com saliencias de polimero
US6085414A (en) * 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US6166333A (en) 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers

Also Published As

Publication number Publication date
JP2934202B2 (ja) 1999-08-16
US20010015012A1 (en) 2001-08-23
US6351885B2 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
JP2934202B2 (ja) 配線基板における導電バンプの形成方法
JP3638771B2 (ja) 半導体装置
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
KR950015856A (ko) 이방성 도전막, 그 제조방법 및 그것을 사용하는 컨넥터
US4466181A (en) Method for mounting conjoined devices
KR101124547B1 (ko) 반도체 패키지의 제조 방법
JP4045648B2 (ja) 半導体装置
US4835859A (en) Method of forming a contact bump
JP2936769B2 (ja) 半導体装置用リードフレーム
JPH11111761A (ja) 半導体チップ部品の実装体
JPH0878422A (ja) ボール状外部電極形成方法
JP2699951B2 (ja) 電子部品の接続構造及び製造方法
JP3358946B2 (ja) 配線板に導電バンプを形成する方法
JP4077666B2 (ja) コンタクトプローブの製造方法
JP2954559B2 (ja) 配線基板の電極構造
JP2997465B1 (ja) 配線基板における導電バンプの形成方法
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2782870B2 (ja) リードフレーム
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JP3770794B2 (ja) 接続構造体の製造方法
JP2002090388A (ja) リードの接点構造
JPS6347157B2 (ja)
JP3936060B2 (ja) グリッドアレイの製造方法
JP3401891B2 (ja) リードフレームの製造方法
JP2002223066A (ja) 半田ペースト塗布用スクリーン、およびこれを用いた半田ペースト塗布方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees