JPH02136770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02136770A JPH02136770A JP63289994A JP28999488A JPH02136770A JP H02136770 A JPH02136770 A JP H02136770A JP 63289994 A JP63289994 A JP 63289994A JP 28999488 A JP28999488 A JP 28999488A JP H02136770 A JPH02136770 A JP H02136770A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- control signal
- terminal
- logical circuit
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 abstract description 9
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000000415 inactivating effect Effects 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- ULFUTCYGWMQVIO-PCVRPHSVSA-N [(6s,8r,9s,10r,13s,14s,17r)-17-acetyl-6,10,13-trimethyl-3-oxo-2,6,7,8,9,11,12,14,15,16-decahydro-1h-cyclopenta[a]phenanthren-17-yl] acetate;[(8r,9s,13s,14s,17s)-3-hydroxy-13-methyl-6,7,8,9,11,12,14,15,16,17-decahydrocyclopenta[a]phenanthren-17-yl] pentano Chemical compound C1CC2=CC(O)=CC=C2[C@@H]2[C@@H]1[C@@H]1CC[C@H](OC(=O)CCCC)[C@@]1(C)CC2.C([C@@]12C)CC(=O)C=C1[C@@H](C)C[C@@H]1[C@@H]2CC[C@]2(C)[C@@](OC(C)=O)(C(C)=O)CC[C@H]21 ULFUTCYGWMQVIO-PCVRPHSVSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子のパッケージに係わり、複数個の
半導体素子より構成する論理回路に於いて、半導体素子
単位の機能を検査するための機構に関する。
半導体素子より構成する論理回路に於いて、半導体素子
単位の機能を検査するための機構に関する。
論理回路の大規模化に伴ない、全論理回路を一括して診
断、検査することが困難になってきている。このため、
論理素子単位に機能検査を実施するインサーキットテス
ト法が普及してきているが、インサーキット法では被検
査対象以外の論理素子を不活性にする手段が必要となる
。この点に関し、特開昭５９−６５５３号公報には、論
理回路素子の人出力を活性化／不活性化する制御を信号
切換機能により行える特定信号端子を持つ論理回路素子
のインサーキットテストに於いては、該特定信号端子そ
れ自身と該特定信号端子に抵抗を介して接続した端子と
を用意し、上記抵抗を介した端子より該論理回路素子を
不活性にする信号レベルを連続的に入力しておき、該論
理回路素子を活性化させる必要の生じたときに、該特定
信号端子それ自身に、活性化させる信号レベルを入力す
る方法が述べられている。
断、検査することが困難になってきている。このため、
論理素子単位に機能検査を実施するインサーキットテス
ト法が普及してきているが、インサーキット法では被検
査対象以外の論理素子を不活性にする手段が必要となる
。この点に関し、特開昭５９−６５５３号公報には、論
理回路素子の人出力を活性化／不活性化する制御を信号
切換機能により行える特定信号端子を持つ論理回路素子
のインサーキットテストに於いては、該特定信号端子そ
れ自身と該特定信号端子に抵抗を介して接続した端子と
を用意し、上記抵抗を介した端子より該論理回路素子を
不活性にする信号レベルを連続的に入力しておき、該論
理回路素子を活性化させる必要の生じたときに、該特定
信号端子それ自身に、活性化させる信号レベルを入力す
る方法が述べられている。
上記従来技術は論理素子を検査するときに有利な論理回
路について示したもので、複数の論理素子を搭載したプ
リント基板に対して適用する場合には基板に抵抗器を独
立部品として取り付け、上記論理回路を作成するのが普
通である。この様に抵抗器を外付けするため、プリント
基板上の部品の割付けの対称性が低下し、さらに論理配
線が多くなるという問題があった。
路について示したもので、複数の論理素子を搭載したプ
リント基板に対して適用する場合には基板に抵抗器を独
立部品として取り付け、上記論理回路を作成するのが普
通である。この様に抵抗器を外付けするため、プリント
基板上の部品の割付けの対称性が低下し、さらに論理配
線が多くなるという問題があった。
本発明の目的はパッケージされた論理回路素子の端子と
して、論理回路の一部または全部の入出力を活性化／不
活性化する信号端子と該信号と抵抗器を介して接続する
信号端子をすくなくとも一対以上持つ構成とすることで
、複数個の論理回路素子よりなる論理回路のインサーキ
ットテストにおける部品の削減とそれに付随する部品配
列の対称性の維持及び検査のための論理配線を削減する
ことにある。
して、論理回路の一部または全部の入出力を活性化／不
活性化する信号端子と該信号と抵抗器を介して接続する
信号端子をすくなくとも一対以上持つ構成とすることで
、複数個の論理回路素子よりなる論理回路のインサーキ
ットテストにおける部品の削減とそれに付随する部品配
列の対称性の維持及び検査のための論理配線を削減する
ことにある。
上記目的を達成するために、半導体チップまたは半導体
パッケージ内に抵抗器と導体配線を設け、論理回路の活
性化／不活性化を可能とする制御信号端子と上記抵抗器
を介して取り出した信号端子を対にして取り出したもの
である。
パッケージ内に抵抗器と導体配線を設け、論理回路の活
性化／不活性化を可能とする制御信号端子と上記抵抗器
を介して取り出した信号端子を対にして取り出したもの
である。
〔実施例〕
以下１本発明の一実施例を第１図により説明する。第１
図はフリップチップＬＳｉｌをセラミック配線板よりな
る半導体パッケージ５に実装した状態を示している１本
実施例では抵抗器２を半導体チップ内に拡散法等で作製
し、ＬＳｉのバンプとして、論理回路を活性化／不活性
化するための制御信号３とこの制御信号３と抵抗器を介
して接続した信号４を取り出したことを特徴としている
・第２図は、抵抗器２を半導体パッケージ５内に厚膜抵
抗または薄膜抵抗として作製したもので、論理回路を活
性化／不活性化する制御信号を半導体パッケージ内で分
岐させ、信号端子３，４を引き出しており、信号端子４
は抵抗２を介して信号端子３に接続している。
図はフリップチップＬＳｉｌをセラミック配線板よりな
る半導体パッケージ５に実装した状態を示している１本
実施例では抵抗器２を半導体チップ内に拡散法等で作製
し、ＬＳｉのバンプとして、論理回路を活性化／不活性
化するための制御信号３とこの制御信号３と抵抗器を介
して接続した信号４を取り出したことを特徴としている
・第２図は、抵抗器２を半導体パッケージ５内に厚膜抵
抗または薄膜抵抗として作製したもので、論理回路を活
性化／不活性化する制御信号を半導体パッケージ内で分
岐させ、信号端子３，４を引き出しており、信号端子４
は抵抗２を介して信号端子３に接続している。
第１図、第２図の様に半導体パッケージより信号端子３
．４を取り出しておくと、複数個のＬＳｉより構成され
る論理回路の機能テストにおいて信号３，４の信号レベ
ルを変化させるだけで個別のＬＳｉを活性化できる効果
があり、このとき外部に独立部品としての抵抗器を搭載
する必要がない。また抵抗器回りの配線が不要となるた
め、複数個のＬ Ｓ ｉを搭載するボード内の配線数を
減することが出来る。
．４を取り出しておくと、複数個のＬＳｉより構成され
る論理回路の機能テストにおいて信号３，４の信号レベ
ルを変化させるだけで個別のＬＳｉを活性化できる効果
があり、このとき外部に独立部品としての抵抗器を搭載
する必要がない。また抵抗器回りの配線が不要となるた
め、複数個のＬ Ｓ ｉを搭載するボード内の配線数を
減することが出来る。
本発明によれば、論理回路素子の入出力を活性化／不活
性化を可能とする制御信号端子と該制御信号に抵抗器を
介して接続する信号端子を対にして持つので、複数個の
論理回路素子よりなる論理回路を論理回路素子単位で機
能テストするための回路を形成するための抵抗器を不要
とする効果がある。また独立部品としての抵抗器が不要
であるため、実装密度を向上が計れ、論理回路素子の配
列の対称性を良くすることが出来る。さらに抵抗器回り
の配線を不要とすることができる。
性化を可能とする制御信号端子と該制御信号に抵抗器を
介して接続する信号端子を対にして持つので、複数個の
論理回路素子よりなる論理回路を論理回路素子単位で機
能テストするための回路を形成するための抵抗器を不要
とする効果がある。また独立部品としての抵抗器が不要
であるため、実装密度を向上が計れ、論理回路素子の配
列の対称性を良くすることが出来る。さらに抵抗器回り
の配線を不要とすることができる。
第１図は本発明の一実施例である半導体チップ内に抵抗
器を作製した半導体装置の断面図、第２図は半導体パッ
ケージ内に抵抗器を作製した半導体装置の断面図である
。 １・・・半導体チップ、２・・・抵抗器、３・・・論理
回路を活性化／不活性化するための制御信号端子。 ４・・・論理回路を活性化／不活性化するための制御信
号に抵抗を介して引き出した信号端子、５・・・半導体
のパッケージ、６・・・一般信号端子あるいは電源端子
、７・・・半導体チップとパッケージとの接続部、８・
・・半導体パッケージ内配線。
器を作製した半導体装置の断面図、第２図は半導体パッ
ケージ内に抵抗器を作製した半導体装置の断面図である
。 １・・・半導体チップ、２・・・抵抗器、３・・・論理
回路を活性化／不活性化するための制御信号端子。 ４・・・論理回路を活性化／不活性化するための制御信
号に抵抗を介して引き出した信号端子、５・・・半導体
のパッケージ、６・・・一般信号端子あるいは電源端子
、７・・・半導体チップとパッケージとの接続部、８・
・・半導体パッケージ内配線。
Claims (1)
- １、論理素子と該論理素子の一部あるいは全部の入出力
端子のイネイブル／ディセイブル制御を可能とする制御
信号端子を有する半導体装置に於いて、前記制御信号と
抵抗器を介して接続する独立な分岐信号端子を有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289994A JPH02136770A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289994A JPH02136770A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02136770A true JPH02136770A (ja) | 1990-05-25 |
Family
ID=17750405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289994A Pending JPH02136770A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02136770A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129856A (ja) * | 2009-11-16 | 2011-06-30 | Aica Kogyo Co Ltd | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 |
-
1988
- 1988-11-18 JP JP63289994A patent/JPH02136770A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129856A (ja) * | 2009-11-16 | 2011-06-30 | Aica Kogyo Co Ltd | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894605A (en) | Method and on-chip apparatus for continuity testing | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| US4441075A (en) | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection | |
| US4812678A (en) | Easily testable semiconductor LSI device | |
| US6163867A (en) | Input-output pad testing using bi-directional pads | |
| KR970707708A (ko) | 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device) | |
| JPS5826171B2 (ja) | 集積回路モジユ−ル | |
| JP2007287770A (ja) | 半導体集積回路 | |
| KR960026524A (ko) | 프로브 시험용 전원 패드를 가지는 반도체 칩 및 반도체 웨이퍼 | |
| US20020095631A1 (en) | Input/output continuity test mode circuit | |
| JPH02136770A (ja) | 半導体装置 | |
| JPH06232295A (ja) | 集積回路 | |
| JPH06222109A (ja) | 集積回路 | |
| JP2558819B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPS58143545A (ja) | 試験回路を備えた集積回路 | |
| JPH0282547A (ja) | 半導体ウェハー | |
| JP2558818B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPH02141813A (ja) | 半導体装置 | |
| JPS63164456A (ja) | 半導体集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JPS6417460A (en) | Semiconductor logic integrated circuit device | |
| JPH02128462A (ja) | 半導体集積回路装置 |