JPS6265435A - ウエハ−試験装置 - Google Patents
ウエハ−試験装置Info
- Publication number
- JPS6265435A JPS6265435A JP60207474A JP20747485A JPS6265435A JP S6265435 A JPS6265435 A JP S6265435A JP 60207474 A JP60207474 A JP 60207474A JP 20747485 A JP20747485 A JP 20747485A JP S6265435 A JPS6265435 A JP S6265435A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test station
- insert ring
- connecting sections
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
テストステーションとプローブカードとの間に介在する
パフォーマンスポード、コンタクトリングなどの接続部
が、上記テストステーションと一体化されたウェハー試
験装置の構造にする。
パフォーマンスポード、コンタクトリングなどの接続部
が、上記テストステーションと一体化されたウェハー試
験装置の構造にする。
そうすると、試験の信顛性が一層向上する。
［産業上の利用分野］
本発明はウェハー試験装置に係り、そのうち特に、プロ
ーブ・テストヘッドに関する。
ーブ・テストヘッドに関する。
従来、ＩＣなどの半導体装置は、半導体ウェハー上に多
数の素子が形成され、これを個々のチップに分割する前
に、プローブ（探針）を接触させて、それらの素子の電
気的特性の良否を判別しており、これをウェハーのプロ
ーブテストと呼んでいる。
数の素子が形成され、これを個々のチップに分割する前
に、プローブ（探針）を接触させて、それらの素子の電
気的特性の良否を判別しており、これをウェハーのプロ
ーブテストと呼んでいる。
これは、ウェハー状態で予めプローブテストを行なって
おけば、不良チップをパッケージに組み込む工数とパッ
ケージ等の材料が節約されるからで、このようなプロー
ブテストを経ると、半導体装置製品は殆ど１００％に近
い収率が得られる。そのため、ウェハーのプローブテス
ト、即ち、ウェハー試験は出来るだけ精度の高いことが
望まれている。
おけば、不良チップをパッケージに組み込む工数とパッ
ケージ等の材料が節約されるからで、このようなプロー
ブテストを経ると、半導体装置製品は殆ど１００％に近
い収率が得られる。そのため、ウェハーのプローブテス
ト、即ち、ウェハー試験は出来るだけ精度の高いことが
望まれている。
［従来の技術］
第２図（ａｌは従来のプローブ・テストヘッドの構造概
要を示しており、１はテストステーション、２はパフォ
ーマンスポード、３はコンタクトリング。
要を示しており、１はテストステーション、２はパフォ
ーマンスポード、３はコンタクトリング。
４はインサートリング、５はプローブカード、６はウェ
ハー、７は可動ステージ、８はブローバ架台である。
ハー、７は可動ステージ、８はブローバ架台である。
このプローブカード５はＩＣの品種によって取り替える
必要があり、その交換時には、インサートリング４をプ
ローバ架台８から外して行なわ孔る。また、ウェハー６
は可動ステージ７に取付けされており、ウェハー内の１
チツプの試験が終了すると、可動ステージが移動し、次
のチップにプローブが接触して、試験が続行される。
必要があり、その交換時には、インサートリング４をプ
ローバ架台８から外して行なわ孔る。また、ウェハー６
は可動ステージ７に取付けされており、ウェハー内の１
チツプの試験が終了すると、可動ステージが移動し、次
のチップにプローブが接触して、試験が続行される。
テストステーション１はパフォーマンスポード２、コン
タクトリング３．インサートリング４を介してプローブ
カード５に接続し、プローブカード５のプローブ５１を
通じてウェハーの電極と接続されている。且つ、これら
のテストステーション１からプローブカード５に至る機
器はすべて中央が空洞になっており、その空洞上より顕
微鏡で観察できる構造になっている。更に、テストステ
ーション１などはアーム等で着脱できる構造であり、他
方でテストステーション１はコンピュータとワイヤーで
接続されて、そのコンピュータによって試験が制御され
ている。尚、第２図にはコンピュータやアームなどは図
示していない。
タクトリング３．インサートリング４を介してプローブ
カード５に接続し、プローブカード５のプローブ５１を
通じてウェハーの電極と接続されている。且つ、これら
のテストステーション１からプローブカード５に至る機
器はすべて中央が空洞になっており、その空洞上より顕
微鏡で観察できる構造になっている。更に、テストステ
ーション１などはアーム等で着脱できる構造であり、他
方でテストステーション１はコンピュータとワイヤーで
接続されて、そのコンピュータによって試験が制御され
ている。尚、第２図にはコンピュータやアームなどは図
示していない。
［発明が解決しようとする問題点］
ところで、このような従来のテストヘッドは非常に接触
点の多い構造で、インピーダンスマツチングがとれにに
く、正しい試験特性が得られない問題がある。且つ、接
触点の信頼性も十分なものとは云えない。
点の多い構造で、インピーダンスマツチングがとれにに
く、正しい試験特性が得られない問題がある。且つ、接
触点の信頼性も十分なものとは云えない。
第２図（ｂ）は、それを説明するための第２図（ａ）の
分解図を示しており、図のように、テストステーション
１とパフォーマンスポード２の間には、テストステーシ
ョン１側の接着電極１１とパフォーマンスポード２側の
ポゴピン（弾力性ある凸状ピン） ２１との接触点があ
り、パフォーマンスポード２とコンタクトリング３の間
には、パフォーマンスポード２例の接着電極２２とコン
タクトリング３側の比較的大きなポゴピン３１との接触
点がある。更に、コンタクトリング３とインサートリン
グ４の間には、コンタクトリング３のポゴピン３２とイ
ンサートリング４の接着電極４１との接触点があり、ま
た、インサートリング４とプローブカード５の間には、
インサートリング４のポゴピン４２とプローブカード５
の接着電極５２との接触点があって、合計で４個所の接
触点が介在している。
分解図を示しており、図のように、テストステーション
１とパフォーマンスポード２の間には、テストステーシ
ョン１側の接着電極１１とパフォーマンスポード２側の
ポゴピン（弾力性ある凸状ピン） ２１との接触点があ
り、パフォーマンスポード２とコンタクトリング３の間
には、パフォーマンスポード２例の接着電極２２とコン
タクトリング３側の比較的大きなポゴピン３１との接触
点がある。更に、コンタクトリング３とインサートリン
グ４の間には、コンタクトリング３のポゴピン３２とイ
ンサートリング４の接着電極４１との接触点があり、ま
た、インサートリング４とプローブカード５の間には、
インサートリング４のポゴピン４２とプローブカード５
の接着電極５２との接触点があって、合計で４個所の接
触点が介在している。
且つ、１個所の接触点には１００個前後の接点があり、
このように多数の接点を有すると、その信頼性は十分で
はなく、リード線も長くなって、インピーダンスがマツ
チングし難い。 一本発明は、これらの問題点を解消
させたウェハー試験装置のテストヘッドを提案するもの
である。
このように多数の接点を有すると、その信頼性は十分で
はなく、リード線も長くなって、インピーダンスがマツ
チングし難い。 一本発明は、これらの問題点を解消
させたウェハー試験装置のテストヘッドを提案するもの
である。
［問題点を解決するための手段］
その問題は、プローブカードに接続する接続部を一体化
したテストステーションを設けたウェハー試験装置によ
って解決される。
したテストステーションを設けたウェハー試験装置によ
って解決される。
［作用］
即ち、本発明は従来の４個所の接触点を１個所だけにし
て、接点の減少とリード線の短縮を図る。
て、接点の減少とリード線の短縮を図る。
そうすれば、インピーダンスのマツチングもとれ易く、
且つ、接触点の信頼性も高められる。
且つ、接触点の信頼性も高められる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌは本発明にかかるテストヘッドの概要図を
示しており、１０は接続部を含んだテストステーション
、２０はインサートリングで、その他の第２図と同一部
材には、第２図と同一記号が付けである。
示しており、１０は接続部を含んだテストステーション
、２０はインサートリングで、その他の第２図と同一部
材には、第２図と同一記号が付けである。
第１図（ｂ）はそれを分解した図で、１０１はテストス
テーション１０に設けたポゴピン、２０１はそのインサ
ートリング２０に設けた接着電極、２０２はインサート
リング２０に設けたポゴピン（従来のポゴピン４２に相
当する）である。
テーション１０に設けたポゴピン、２０１はそのインサ
ートリング２０に設けた接着電極、２０２はインサート
リング２０に設けたポゴピン（従来のポゴピン４２に相
当する）である。
且つ、本例は従来のインサートリング４に比べて、その
内部のリード線を著しく短縮した構造にしている。
内部のリード線を著しく短縮した構造にしている。
このようにすれば、従来の４つの接触点が２つに半減し
、而も、そうすることによって、従来のテストステーシ
ランとその接続部に比べてリード線が短かくなり、イン
ピーダンスのマツチングも容易になる。
、而も、そうすることによって、従来のテストステーシ
ランとその接続部に比べてリード線が短かくなり、イン
ピーダンスのマツチングも容易になる。
なお、本発明にかかるテストステーション１０は、従来
のインサートリング４をも含んだ外形となっているため
、その着脱は上下垂直移動によっておこなう方式が好都
合になる。
のインサートリング４をも含んだ外形となっているため
、その着脱は上下垂直移動によっておこなう方式が好都
合になる。
［発明の効果］
以上の説明から明らかなように、本発明によれば接触点
が減少し、リード線が短かくなって、インピーダンスの
マツチングが容易になり、試験の信鯨性が高められる。
が減少し、リード線が短かくなって、インピーダンスの
マツチングが容易になり、試験の信鯨性が高められる。
従って、ＩＣの品質向上。
低コスト化に役立つものである。
第１図は本発明にかかるテストヘッドの概要図、同図［
ａ）は全体の構造図、同図（ｂ）はその分解図、第２図
は従来のテストヘッドの概要図、同図（ａｌは全体の構
造図、同図（ｂ）はその分解図である。 図において、 １はテストステーション、 ２はパフォーマンスポード、 ３はコンタクトリング、 ４はインサートリング、 ５はプローブカード、 ６はウェハー、 ７は可動ステージ、 ８はプローバ架台、 １０は本発明にかかるテストステーション、２０は本発
明にかかるインサートリングント茫θ月に幌・さテスＩ
−へ、、ドめ眉隈劣五２１１１図 従沫ｎデストヘソトー／１末提学イコ ＩＩ ２ 図
ａ）は全体の構造図、同図（ｂ）はその分解図、第２図
は従来のテストヘッドの概要図、同図（ａｌは全体の構
造図、同図（ｂ）はその分解図である。 図において、 １はテストステーション、 ２はパフォーマンスポード、 ３はコンタクトリング、 ４はインサートリング、 ５はプローブカード、 ６はウェハー、 ７は可動ステージ、 ８はプローバ架台、 １０は本発明にかかるテストステーション、２０は本発
明にかかるインサートリングント茫θ月に幌・さテスＩ
−へ、、ドめ眉隈劣五２１１１図 従沫ｎデストヘソトー／１末提学イコ ＩＩ ２ 図
Claims (1)
- プローブカードに接続する接続部を一体化したテストス
テーションを設けたことを特徴とするウェハー試験装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207474A JPS6265435A (ja) | 1985-09-18 | 1985-09-18 | ウエハ−試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207474A JPS6265435A (ja) | 1985-09-18 | 1985-09-18 | ウエハ−試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265435A true JPS6265435A (ja) | 1987-03-24 |
Family
ID=16540350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60207474A Pending JPS6265435A (ja) | 1985-09-18 | 1985-09-18 | ウエハ−試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448439A (en) * | 1987-08-18 | 1989-02-22 | Tokyo Electron Ltd | Mounting structure of probing card |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952541A (ja) * | 1982-09-20 | 1984-03-27 | 富士電機総合研究所 | 電磁式粉砕混合等処理装置 |
-
1985
- 1985-09-18 JP JP60207474A patent/JPS6265435A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952541A (ja) * | 1982-09-20 | 1984-03-27 | 富士電機総合研究所 | 電磁式粉砕混合等処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448439A (en) * | 1987-08-18 | 1989-02-22 | Tokyo Electron Ltd | Mounting structure of probing card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518914A (en) | Testing apparatus of semiconductor wafers | |
| US5905382A (en) | Universal wafer carrier for wafer level die burn-in | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| US6734688B1 (en) | Low compliance tester interface | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| JPS6265435A (ja) | ウエハ−試験装置 | |
| KR20010050313A (ko) | 반도체 기판 시험장치 | |
| JP2000349128A (ja) | プローバ装置のプローバ側とテスタ側との接続方法及びその構造 | |
| JPS5934997Y2 (ja) | 高速プロ−バテスト装置 | |
| JPH08236693A (ja) | マルチ・チップ・モジュール | |
| JPS6325573A (ja) | 集積回路のテストボ−ド | |
| JPH0758168A (ja) | プローブ装置 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPH0980116A (ja) | 半導体チップ用ソケット | |
| JPH05315411A (ja) | テストヘッド | |
| JPH0574897A (ja) | 半導体デバイスの検査装置 | |
| JPS6329538A (ja) | プロ−ブ装置 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPH04307749A (ja) | プローブカード | |
| JPH04217337A (ja) | 半導体集積回路試験装置 | |
| JPH02180046A (ja) | 半導体ウェハー | |
| JPH0284748A (ja) | 半導体ウェハー | |
| JPS6376341A (ja) | 半導体装置の試験装置 | |
| JPH03109749A (ja) | 集積回路装置の試験方法 | |
| JPH04109645A (ja) | 半導体プロービング試験装置 |