JPS6376341A - 半導体装置の試験装置 - Google Patents
半導体装置の試験装置Info
- Publication number
- JPS6376341A JPS6376341A JP21816586A JP21816586A JPS6376341A JP S6376341 A JPS6376341 A JP S6376341A JP 21816586 A JP21816586 A JP 21816586A JP 21816586 A JP21816586 A JP 21816586A JP S6376341 A JPS6376341 A JP S6376341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test
- pins
- row
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000000523 sample Substances 0.000 claims abstract description 28
- 239000011159 matrix material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000011990 functional testing Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はマトリックス状の突出した？ＩＤのピンを有す
る半導体装置の試験装置であって、試験プレートに、上
記半導体装置の複数のピンに電気的に接触するショート
部材を取り付けることにより、マトリックス状の突出し
た複数のピンを有する半導体装置の試験を簡単で確実に
行うことを可能とする。
る半導体装置の試験装置であって、試験プレートに、上
記半導体装置の複数のピンに電気的に接触するショート
部材を取り付けることにより、マトリックス状の突出し
た複数のピンを有する半導体装置の試験を簡単で確実に
行うことを可能とする。
本発明は半導体装置の試験装置に関し、特に、マトリッ
クス状の突出した複数のピンを有する半導体装置の試験
装置に関する。
クス状の突出した複数のピンを有する半導体装置の試験
装置に関する。
近年、半導体装置は高集積度化が進み、それに伴って半
導体装置の端子数も増加している。
導体装置の端子数も増加している。
ところで、半導体装置の試験は、まず、ウェハ上に形成
された複数のチップに対してＤＣ試験および機能試験が
行われる。ＤＣ試験は、半導体装置の複数のピンの間に
おいて、設計以外の遮断個所や短絡個所が無いかどうか
を試験するものである。また、機能試験は、通常、上記
ＤＣ試験を満足したチップだけに対して行われるもので
、チップが設計通りの機能を有するかどうかを試験する
ものである。
された複数のチップに対してＤＣ試験および機能試験が
行われる。ＤＣ試験は、半導体装置の複数のピンの間に
おいて、設計以外の遮断個所や短絡個所が無いかどうか
を試験するものである。また、機能試験は、通常、上記
ＤＣ試験を満足したチップだけに対して行われるもので
、チップが設計通りの機能を有するかどうかを試験する
ものである。
従来、上記したような半導体装置の高集積度化に対応し
て複数のピンが設けられた半導体装置の試験装置、特に
、マトリックス状の複数のピンを有する半導体装置（チ
ップ）を試験する装置は実用的なものが存在しなかった
。
て複数のピンが設けられた半導体装置の試験装置、特に
、マトリックス状の複数のピンを有する半導体装置（チ
ップ）を試験する装置は実用的なものが存在しなかった
。
このような半導体装置の試験装置の一例としては、試験
プレートにプローブ針を半導体装置のマトリックス状の
ピンに対応するように、同様なマトリックス状に配設し
、それらのプローブ針を半導体装置の複数のピンにそれ
ぞれ対応して接触させ、該半導体装置のＤＣ試験および
機能試験を行う半導体装置の試験装置が提案されている
。
プレートにプローブ針を半導体装置のマトリックス状の
ピンに対応するように、同様なマトリックス状に配設し
、それらのプローブ針を半導体装置の複数のピンにそれ
ぞれ対応して接触させ、該半導体装置のＤＣ試験および
機能試験を行う半導体装置の試験装置が提案されている
。
上述した従来の半導体装置の試験装置、例えば、試験プ
レートにプローブ針をマトリックス状に配設した試験装
置は、それらのマトリックス状に配置されたプローブ針
を対応する半導体装置のピンに完全に接触させるための
位置決めが難しく、また、全てのプローブ針を完全に接
触させることができない欠点を有している。さらに、半
導体装置の複数のピンに対応するようにプローブ針をマ
トリックス状に配設すると、隣接するプローブ針間の間
隔は極めて狭くなるため、試験プレートに上記のような
マトリックス状のプローブ針を正確に配設することは困
難であり、そのような試験装置は実用化されていない。
レートにプローブ針をマトリックス状に配設した試験装
置は、それらのマトリックス状に配置されたプローブ針
を対応する半導体装置のピンに完全に接触させるための
位置決めが難しく、また、全てのプローブ針を完全に接
触させることができない欠点を有している。さらに、半
導体装置の複数のピンに対応するようにプローブ針をマ
トリックス状に配設すると、隣接するプローブ針間の間
隔は極めて狭くなるため、試験プレートに上記のような
マトリックス状のプローブ針を正確に配設することは困
難であり、そのような試験装置は実用化されていない。
本発明は、上述した従来形の半導体装置の試験装置に鑑
み、試験プレートに、上記半導体装置の複数のピンに電
気的に接触するショート部材を取り付けることにより、
マトリックス状の突出した複数のピンを有する半導体装
置の試験を筒車で確実に行うことを目的とする。
み、試験プレートに、上記半導体装置の複数のピンに電
気的に接触するショート部材を取り付けることにより、
マトリックス状の突出した複数のピンを有する半導体装
置の試験を筒車で確実に行うことを目的とする。
第１図は本発明に係る半導体装置の試験装置の原理を説
明するための図である。
明するための図である。
本発明によれば、マトリックス状の突出した複数のピン
３を有する半導体装置４の試験装置であって、試験プレ
ート１と、該試験プレート１に取りつけられ、前記半導
体装置の複数のピン３に電気的に接触するショート部材
２と、を具備する半導体装置の試験装置が提供される。
３を有する半導体装置４の試験装置であって、試験プレ
ート１と、該試験プレート１に取りつけられ、前記半導
体装置の複数のピン３に電気的に接触するショート部材
２と、を具備する半導体装置の試験装置が提供される。
上述した構成を有する本発明の半導体装置の試験装置に
よれば、半導体装置４のマトリックス状の突出した複数
のピン３は、試験プレート１に取りつけられたショート
部材２で電気的に接触され、このショート部材２を用い
て半導体装置４の試験を行うことになる。
よれば、半導体装置４のマトリックス状の突出した複数
のピン３は、試験プレート１に取りつけられたショート
部材２で電気的に接触され、このショート部材２を用い
て半導体装置４の試験を行うことになる。
以下、図面を参照して本発明に係る半導体装置の試験装
置の一実施例を説明する。
置の一実施例を説明する。
第２図は半導体装置に設けられた複数のピンの様子を示
す図であり、第３図は本発明の半導体装置の試験装置の
一実施例を示す概略図である。
す図であり、第３図は本発明の半導体装置の試験装置の
一実施例を示す概略図である。
本発明の対象となる半導体装置は、第２図に示されるよ
うなマトリックス状の突出した複数のピン３を有する半
導体装置４であり、例えば、ＣＣＢ方式によって実装さ
れるような半導体装置である。すなわち、チップ（半導
体装置）４の接続用個所（ピン）３がチップ４の外周だ
けでなく、チップの内周にもマトリックス状に設けられ
、そして、これらの接続用個所３がチップ４の表面から
突出している半導体装置である。上述したＣＣＢ方式は
、チップ４上に複数のはんだ等のバンプ・ボール（ピン
）３をマトリックス状に形成し、このマトリックス状の
複数のバンプ・ボール３の上に接続端子を有するパッケ
ージ（図示しない）を載置し、そして、加熱によりバン
プ・ボール３を溶融してチップをパッケージ内に実装す
る方式である。このＣＣＢ方式は、高集積度化に伴って
複数のピンが設けられた半導体装置をパッケージに実装
する方法として有効なものであるが、本発明の半導体装
置の試験装置は、特に、ＣＣＢ方式で実装されるような
半導体装置の試験に適したものである。
うなマトリックス状の突出した複数のピン３を有する半
導体装置４であり、例えば、ＣＣＢ方式によって実装さ
れるような半導体装置である。すなわち、チップ（半導
体装置）４の接続用個所（ピン）３がチップ４の外周だ
けでなく、チップの内周にもマトリックス状に設けられ
、そして、これらの接続用個所３がチップ４の表面から
突出している半導体装置である。上述したＣＣＢ方式は
、チップ４上に複数のはんだ等のバンプ・ボール（ピン
）３をマトリックス状に形成し、このマトリックス状の
複数のバンプ・ボール３の上に接続端子を有するパッケ
ージ（図示しない）を載置し、そして、加熱によりバン
プ・ボール３を溶融してチップをパッケージ内に実装す
る方式である。このＣＣＢ方式は、高集積度化に伴って
複数のピンが設けられた半導体装置をパッケージに実装
する方法として有効なものであるが、本発明の半導体装
置の試験装置は、特に、ＣＣＢ方式で実装されるような
半導体装置の試験に適したものである。
本発明の半導体装置の試験装置は、第３図に示されるよ
うに、概略、試験プレート１と、ショート部材２と、プ
ローブ針５と、を具備している。
うに、概略、試験プレート１と、ショート部材２と、プ
ローブ針５と、を具備している。
第３図の実施例において、ショート部材２は、試験プレ
ート１に２つ取り付けられている。これら２つのショー
ト部材２ａおよび２ｂは、それぞれ連結部材６ａおよび
６ｂによって試験プレート１に弾力的に取り付けられて
いて、チップ４の複数のバンプ・ボール３に確実に接触
するようになされている。これらのショート部材２ａお
よび２ｂは金属等の電気的な良導体で形成され、また、
各ショート部材２ａおよび２ｂにはプローブ針５と同様
な配線が行われていて、例えば、ＤＣ試験の一方の電極
として使用できるようになされている。
ート１に２つ取り付けられている。これら２つのショー
ト部材２ａおよび２ｂは、それぞれ連結部材６ａおよび
６ｂによって試験プレート１に弾力的に取り付けられて
いて、チップ４の複数のバンプ・ボール３に確実に接触
するようになされている。これらのショート部材２ａお
よび２ｂは金属等の電気的な良導体で形成され、また、
各ショート部材２ａおよび２ｂにはプローブ針５と同様
な配線が行われていて、例えば、ＤＣ試験の一方の電極
として使用できるようになされている。
連結部材６ａおよび６ｂは、上下方向に移動可能とされ
ていて、必要に応じてチップ４の複数のバンプ・ボール
３に接触または非接触を選択できるようになされている
。これにより、ショート部材２ａと２ｂとの間の試験、
ショート部材２ａまたは２ｂとプローブ針５との間の試
験、および、各々のプローブ針５による試験等を選択し
て行うことができるようになされている。
ていて、必要に応じてチップ４の複数のバンプ・ボール
３に接触または非接触を選択できるようになされている
。これにより、ショート部材２ａと２ｂとの間の試験、
ショート部材２ａまたは２ｂとプローブ針５との間の試
験、および、各々のプローブ針５による試験等を選択し
て行うことができるようになされている。
プローブ針５はチップ４におけるバンプ・ボール３の縦
または横の一列に対応するように並べられている。ここ
で、例えば、プローブ針５が縦のバンプ・ボール３に対
応する列に並べられているときには、試験プレートｌが
上下方向に移動する間にチップ４（ウェハ）をバンプ・
ボール３の一列分だけ横方向に移動させ、縦一列のプロ
ーブ針５をバンプ・ボール３の隣接する縦の列に順次接
触させてチップ４の試験を行うものである。そして、例
えば、プローブ針５が接触しているバンプ・ボール３ａ
とショート部材２ａおよび２ｂが接触しているバンプ・
ボール３との間のＤＣ試験を行うことになる。このよう
に、プローブ針５をバンプ・ボール３の縦または横の一
列に対応するように並べて設け、チップ４を移動させて
やれば、全てのバンプ・ボール３に対してＤＣ試験を始
め各種の試験を行うことができる。
または横の一列に対応するように並べられている。ここ
で、例えば、プローブ針５が縦のバンプ・ボール３に対
応する列に並べられているときには、試験プレートｌが
上下方向に移動する間にチップ４（ウェハ）をバンプ・
ボール３の一列分だけ横方向に移動させ、縦一列のプロ
ーブ針５をバンプ・ボール３の隣接する縦の列に順次接
触させてチップ４の試験を行うものである。そして、例
えば、プローブ針５が接触しているバンプ・ボール３ａ
とショート部材２ａおよび２ｂが接触しているバンプ・
ボール３との間のＤＣ試験を行うことになる。このよう
に、プローブ針５をバンプ・ボール３の縦または横の一
列に対応するように並べて設け、チップ４を移動させて
やれば、全てのバンプ・ボール３に対してＤＣ試験を始
め各種の試験を行うことができる。
ここで、一列に並べられたプローブ針５に対応するよう
に、チップ４に一列に機能試験専用のバンプ・ボール３
ａを設けておけば、この一列に並べたバンプ・ボール３
ａだけにプローブ針５を接触させることによって、チッ
プ４の機能試験を行うことができる。
に、チップ４に一列に機能試験専用のバンプ・ボール３
ａを設けておけば、この一列に並べたバンプ・ボール３
ａだけにプローブ針５を接触させることによって、チッ
プ４の機能試験を行うことができる。
上記実施例において、試験プレート１には、ショート部
材２ａおよび２ｂの２つのショート部材が設けられ、ま
た、プローブ針５はバンプ・ボール３の縦または横の一
列に対応するように並べて設けられているが、本発明の
試験装置はこれに限定されるものではなく、例えば、シ
ョート部材２を１つだけ設け、また、プローブ針５を１
本だけ設けてもよい。さらに、試験プレート１に複数の
ショート部材２を設け、これら複数のショート部材２の
間における試験を行うようにすることもできる。
材２ａおよび２ｂの２つのショート部材が設けられ、ま
た、プローブ針５はバンプ・ボール３の縦または横の一
列に対応するように並べて設けられているが、本発明の
試験装置はこれに限定されるものではなく、例えば、シ
ョート部材２を１つだけ設け、また、プローブ針５を１
本だけ設けてもよい。さらに、試験プレート１に複数の
ショート部材２を設け、これら複数のショート部材２の
間における試験を行うようにすることもできる。
以上、詳述したように、本発明に係る半導体装置の試験
装置は、試験プレートに、上記半導体装置の複数のピン
に電気的に接触するショート部材を取り付けることによ
り、マトリックス状の突出した複数のピンを有する半導
体装置の試験を簡単で確実に行うことができる。
装置は、試験プレートに、上記半導体装置の複数のピン
に電気的に接触するショート部材を取り付けることによ
り、マトリックス状の突出した複数のピンを有する半導
体装置の試験を簡単で確実に行うことができる。
第１図は本発明に係る半導体装置の試験装置の原理を説
明するための図、 第２図は半導体装置の複数のピンの様子を示す図、 第３図は本発明の半導体装置の試験装置の一実施例を示
す概略図である。 １・・・試験プレート、 ２．２ａ、２ｂ・・・ショート部材、 ３．３ａ・・・ビン（バンプ・ボール）、４・・・半導
体装置（チップ）、 ５・・・プローブ針、 ６ａ、６ｂ・・・連結部材。
明するための図、 第２図は半導体装置の複数のピンの様子を示す図、 第３図は本発明の半導体装置の試験装置の一実施例を示
す概略図である。 １・・・試験プレート、 ２．２ａ、２ｂ・・・ショート部材、 ３．３ａ・・・ビン（バンプ・ボール）、４・・・半導
体装置（チップ）、 ５・・・プローブ針、 ６ａ、６ｂ・・・連結部材。
Claims (1)
- 【特許請求の範囲】 １、マトリックス状の突出した複数のピン（３）を有す
る半導体装置（４）の試験装置であって、試験プレート
（１）と、 該試験プレート（１）に取りつけられ、前記半導体装置
の複数のピン（３）に電気的に接触するショート部材（
２）と、 を具備する半導体装置の試験装置。 ２、前記試験プレート（１）に設けられた少なくとも１
本のプローブ針を前記半導体装置のピンに接触させて試
験を行うようになっている特許請求の範囲第１項に記載
の装置。 ３、前記プローブ針は一列に並べて設けられ、該一列に
並べられたプローブ針が半導体装置のピンの一列毎を順
次移動して試験を行うようになっている特許請求の範囲
第２項に記載の装置。 ４、前記ショート部材は、前記試験プレートに弾持され
ている特許請求の範囲第１項に記載の装置。 ５、前記ショート部材は、前記半導体装置の複数のピン
から遮断可能とされている特許請求の範囲第１項に記載
の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21816586A JPH0691134B2 (ja) | 1986-09-18 | 1986-09-18 | 半導体装置の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21816586A JPH0691134B2 (ja) | 1986-09-18 | 1986-09-18 | 半導体装置の試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6376341A true JPS6376341A (ja) | 1988-04-06 |
| JPH0691134B2 JPH0691134B2 (ja) | 1994-11-14 |
Family
ID=16715646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21816586A Expired - Lifetime JPH0691134B2 (ja) | 1986-09-18 | 1986-09-18 | 半導体装置の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691134B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249114B1 (en) | 1997-08-25 | 2001-06-19 | Nec Corporation | Electronic component continuity inspection method and apparatus |
-
1986
- 1986-09-18 JP JP21816586A patent/JPH0691134B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249114B1 (en) | 1997-08-25 | 2001-06-19 | Nec Corporation | Electronic component continuity inspection method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691134B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663654A (en) | Universal wafer carrier for wafer level die burn-in | |
| JP2003506667A (ja) | セグメントコンタクタ | |
| US7768283B1 (en) | Universal socketless test fixture | |
| KR20010093661A (ko) | 반도체 디바이스 검사장치의 전기적 접촉방법 및 장치 | |
| JP3586106B2 (ja) | Ｉｃ試験装置用プローブカード | |
| KR20100069300A (ko) | 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법 | |
| JPS6376341A (ja) | 半導体装置の試験装置 | |
| JPS612338A (ja) | 検査装置 | |
| JP4097003B2 (ja) | 半導体チップ用パッケージの良否検査方法及びその装置 | |
| JP2576233Y2 (ja) | Ｉｃ試験装置のテストヘッドと試料との接続機構 | |
| JP2000055936A (ja) | コンタクタ | |
| JP2005019343A (ja) | 接続端子配列部材及びそれを用いたｉｃソケット | |
| JPH0725722Y2 (ja) | 電子部品用ソケット | |
| JPH0341466Y2 (ja) | ||
| JPH11185912A (ja) | 半導体測定用治具 | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JPH04326539A (ja) | プローブ装置 | |
| JPH022957A (ja) | プリント配線試験用プローズ装置 | |
| JP2609860B2 (ja) | プリント基板検査治具用ピン | |
| JPH0992754A (ja) | 半導体パッケージ基板、半導体パッケージ基板の検査装置及び検査方法 | |
| JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
| JPS62122228A (ja) | 配線基板検査方法 | |
| JPH0341464Y2 (ja) | ||
| JPH11102764A (ja) | アダプターボード | |
| JPH09298223A (ja) | Ｉｃ試験装置及びこれに用いるプローブカード |