JPH0341466Y2 - - Google Patents
Info
- Publication number
- JPH0341466Y2 JPH0341466Y2 JP17955386U JP17955386U JPH0341466Y2 JP H0341466 Y2 JPH0341466 Y2 JP H0341466Y2 JP 17955386 U JP17955386 U JP 17955386U JP 17955386 U JP17955386 U JP 17955386U JP H0341466 Y2 JPH0341466 Y2 JP H0341466Y2
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- probe
- conductive
- elements
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000523 sample Substances 0.000 claims description 86
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000007689 inspection Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案はプローブカードに関し、詳しくは半導
体ウエハに於ける各半導体素子の電気的特性試験
に用いられるプローブカードに関するものであ
る。
体ウエハに於ける各半導体素子の電気的特性試験
に用いられるプローブカードに関するものであ
る。
従来の技術
IC及びトランジスタ等の半導体装置の製造に
おける特性検査は、まず多数の半導体素子を形成
した半導体ウエハの状態で行われる。このとき、
上記半導体素子を順次特性検査して、その測定結
果が不良と出たものにはウエハ表面の不良ペレツ
ト区画に適宜の手段で不良マークを付し、上記半
導体ウエハを細分割して半導体ペレツトを得、こ
の半導体ペレツト上の不良マークを光学的に識別
して選別し良品のみを後工程であるペレツトマウ
ント工程に供給する。
おける特性検査は、まず多数の半導体素子を形成
した半導体ウエハの状態で行われる。このとき、
上記半導体素子を順次特性検査して、その測定結
果が不良と出たものにはウエハ表面の不良ペレツ
ト区画に適宜の手段で不良マークを付し、上記半
導体ウエハを細分割して半導体ペレツトを得、こ
の半導体ペレツト上の不良マークを光学的に識別
して選別し良品のみを後工程であるペレツトマウ
ント工程に供給する。
上記半導体ウエハ検査装置の従来例を第３図乃
至第７図を参照しながら説明する。同図に於い
て、１は半導体ウエハ（以下、単にウエハと称
す）で、多数の半導体素子２を形成している。３
は上記ウエハ１を真空吸引手段等の適宜な手段で
保持する可動ステージで、上下方向、水平なXY
方向及び水平面でのθ方向で間欠動してウエハ１
における所望の素子領域２，２…を検査ポジシヨ
ンに移送し位置決めする。４は上記可動ステージ
３の上方定位置に配置されたプローブカード、５
はこのプローブカード４を支持するソケツト、６
は特性検査回路である。上記プローブカード４は
例えば第４図及び第５図に示すように中央に窓孔
７を有し、この窓孔７から下方のウエハ１へ向け
て複数本の導電性測子８，８…が、その各々の下
端が１つの素子２表面の電極パツド９，９…に対
応する配列で突出するように取付けられている。
各導電性測子８，８…はプローブカード４上に形
成された配線パターン１０，１０…により導出さ
れ、ソケツト５を介して特性検査回路６に電気的
に接続される。
至第７図を参照しながら説明する。同図に於い
て、１は半導体ウエハ（以下、単にウエハと称
す）で、多数の半導体素子２を形成している。３
は上記ウエハ１を真空吸引手段等の適宜な手段で
保持する可動ステージで、上下方向、水平なXY
方向及び水平面でのθ方向で間欠動してウエハ１
における所望の素子領域２，２…を検査ポジシヨ
ンに移送し位置決めする。４は上記可動ステージ
３の上方定位置に配置されたプローブカード、５
はこのプローブカード４を支持するソケツト、６
は特性検査回路である。上記プローブカード４は
例えば第４図及び第５図に示すように中央に窓孔
７を有し、この窓孔７から下方のウエハ１へ向け
て複数本の導電性測子８，８…が、その各々の下
端が１つの素子２表面の電極パツド９，９…に対
応する配列で突出するように取付けられている。
各導電性測子８，８…はプローブカード４上に形
成された配線パターン１０，１０…により導出さ
れ、ソケツト５を介して特性検査回路６に電気的
に接続される。
上記ウエハ１の各素子２，２…を特性検査する
に際しては、先ず可動ステージ３を間欠動させて
所望の素子２を検査ポジシヨンに移送し、プロー
ブカード４の各導電性測子８，８…の下端を上記
素子２の電極パツド９，９…に接触させて特性検
査を行う。
に際しては、先ず可動ステージ３を間欠動させて
所望の素子２を検査ポジシヨンに移送し、プロー
ブカード４の各導電性測子８，８…の下端を上記
素子２の電極パツド９，９…に接触させて特性検
査を行う。
ところで、上記特性検査ではウエハ１の各素子
２，２…は順次処理されるので作業性が著しく低
かつた。そこで、複数の素子２，２…を一括して
特性検査するプローブカードが提案されている。
このプローブカードは例えば、第６図及び第７図
に示すように複数（図では４個）の素子２，２に
対応する領域の電極パツド９，９…に接触する第
１の導電性測子１１，１１が窓孔１２から下方へ
突出するように複数本支持された第１のプローブ
カード１３と、上記第１の導電性測子１１，１１
…の内側に配設され、上記素子２，２…の内側領
域の電極パツド９，９…に接触する第２の導電性
測子１４，１４…が窓孔１５から突出するように
複数本支持された第２のプローブカード１６とを
互いに上下２段に固定配置した構造のものであ
る。上記第１・２の導電性測子１１，１４…は
夫々のプローブカード１３，１６上に形成された
配線パターン１７，１８…により導出され、ソケ
ツト１９を介して特性検査回路に電気的に接続さ
れる。
２，２…は順次処理されるので作業性が著しく低
かつた。そこで、複数の素子２，２…を一括して
特性検査するプローブカードが提案されている。
このプローブカードは例えば、第６図及び第７図
に示すように複数（図では４個）の素子２，２に
対応する領域の電極パツド９，９…に接触する第
１の導電性測子１１，１１が窓孔１２から下方へ
突出するように複数本支持された第１のプローブ
カード１３と、上記第１の導電性測子１１，１１
…の内側に配設され、上記素子２，２…の内側領
域の電極パツド９，９…に接触する第２の導電性
測子１４，１４…が窓孔１５から突出するように
複数本支持された第２のプローブカード１６とを
互いに上下２段に固定配置した構造のものであ
る。上記第１・２の導電性測子１１，１４…は
夫々のプローブカード１３，１６上に形成された
配線パターン１７，１８…により導出され、ソケ
ツト１９を介して特性検査回路に電気的に接続さ
れる。
考案が解決しようとする問題点
ところで、上記２段式のプローブカード２０に
於いて、第１のプローブカード１３の第１の導電
性測子１１と第２のプローブカード１６の第２の
導電性測子１４の位置合わせや接触圧を均一にす
る等の調整が難しかつた。また、１本の第１の導
電性測子の不具合でプローブカード全体を交換し
なければならないのでコスト高となる問題点があ
つた。
於いて、第１のプローブカード１３の第１の導電
性測子１１と第２のプローブカード１６の第２の
導電性測子１４の位置合わせや接触圧を均一にす
る等の調整が難しかつた。また、１本の第１の導
電性測子の不具合でプローブカード全体を交換し
なければならないのでコスト高となる問題点があ
つた。
問題点を解決するための手段
本考案は上記問題点に鑑みて提案されたもの
で、この問題点を解決するための技術的手段は半
導体ウエハに多数個一括して形成された複数の半
導体素子の電極パツドに接触する第１の導電性測
子が複数本支持された第１のプローブカードと、
該第１のプローブカードの上方に配置され、上記
第１の導電性測子の内側に配設される第２の導電
性測子が複数本支持された第２のプローブカード
とで構成されたプローブカードに於いて、上記第
２のプローブカードを第１のプローブカードに対
して水平面のＸ・Ｙ方向及び上下方向に移動可能
に配設したことを特徴とするプローブカードであ
る。
で、この問題点を解決するための技術的手段は半
導体ウエハに多数個一括して形成された複数の半
導体素子の電極パツドに接触する第１の導電性測
子が複数本支持された第１のプローブカードと、
該第１のプローブカードの上方に配置され、上記
第１の導電性測子の内側に配設される第２の導電
性測子が複数本支持された第２のプローブカード
とで構成されたプローブカードに於いて、上記第
２のプローブカードを第１のプローブカードに対
して水平面のＸ・Ｙ方向及び上下方向に移動可能
に配設したことを特徴とするプローブカードであ
る。
作 用
本考案では、第２のプローブカードを第１のプ
ローブカードに対して水平面内のＸ・Ｙ方向及び
上下方向に移動可能に配設したので、第１・２の
プローブカードの位置合わせ等の微調整が可能と
なる。また、夫々のプローブカードを独立させて
配設するので、プローブカード単独での交換が可
能となる。
ローブカードに対して水平面内のＸ・Ｙ方向及び
上下方向に移動可能に配設したので、第１・２の
プローブカードの位置合わせ等の微調整が可能と
なる。また、夫々のプローブカードを独立させて
配設するので、プローブカード単独での交換が可
能となる。
実施例
本考案に係るプローブカードの一実施例を第１
図及び第２図を参照しながら説明する。但し、第
６図及び第７図と同一部分には同一参照符号を付
して説明は省略する。本考案の特徴は第２のプロ
ーブカードを第１のプローブカードに対して水平
面内のＸ・Ｙ方向及び上下方向に移動可能に配設
したことである。即ち、同図に於いて、２１は複
数の素子２，２…に対応する電極パツド９，９…
に接触する第１の導電性測子２２，２２…が窓孔
２３から下方へ突出するように複数本支持された
第１のプローブカードで、その一端はソケツト２
４を介してヒンジ２５に回転自在に取り付けられ
る。２６は上記第１のプローブカード２１に装着
されたＸ−Ｙテーブル等のＸ・Ｙ駆動機構、２７
は該Ｘ・Ｙ駆動機構２６に装着された昇降機構、
２８は素子２，２…の内側領域の電極パツド９，
９…に接触する第２の導電性測子２９，２９…が
窓孔３０から下方へ突出するように複数本支持さ
れた第２のプローブカードで、その一端はソケツ
ト３１を介してヒンジ３２に回動自在に取り付け
られる。また、上記第２のプローブカード２８は
ヒンジ３２を介して昇降機構２７に一体的に取り
付けられて、第１のプローブカード２１に対して
水平面内のＸ・Ｙ方向及び上下方向に微調整可能
に配設される。３３は特性検査回路で、第１・２
の導電性測子２２，２９…は夫々のプローブカー
ド２１，２８上に形成された配線パターン３４，
３５…により導出され、ソケツト２４，３１を介
してこの特性検査回路３３に電気的に接続され
る。
図及び第２図を参照しながら説明する。但し、第
６図及び第７図と同一部分には同一参照符号を付
して説明は省略する。本考案の特徴は第２のプロ
ーブカードを第１のプローブカードに対して水平
面内のＸ・Ｙ方向及び上下方向に移動可能に配設
したことである。即ち、同図に於いて、２１は複
数の素子２，２…に対応する電極パツド９，９…
に接触する第１の導電性測子２２，２２…が窓孔
２３から下方へ突出するように複数本支持された
第１のプローブカードで、その一端はソケツト２
４を介してヒンジ２５に回転自在に取り付けられ
る。２６は上記第１のプローブカード２１に装着
されたＸ−Ｙテーブル等のＸ・Ｙ駆動機構、２７
は該Ｘ・Ｙ駆動機構２６に装着された昇降機構、
２８は素子２，２…の内側領域の電極パツド９，
９…に接触する第２の導電性測子２９，２９…が
窓孔３０から下方へ突出するように複数本支持さ
れた第２のプローブカードで、その一端はソケツ
ト３１を介してヒンジ３２に回動自在に取り付け
られる。また、上記第２のプローブカード２８は
ヒンジ３２を介して昇降機構２７に一体的に取り
付けられて、第１のプローブカード２１に対して
水平面内のＸ・Ｙ方向及び上下方向に微調整可能
に配設される。３３は特性検査回路で、第１・２
の導電性測子２２，２９…は夫々のプローブカー
ド２１，２８上に形成された配線パターン３４，
３５…により導出され、ソケツト２４，３１を介
してこの特性検査回路３３に電気的に接続され
る。
上述するように構成されたプローブカード３４
では、先ず第１のプローブカード２１の第１の導
電性測子２２，２２…が所望の素子２，２…の外
側領域の電極パツド９，９…に正確に、而も均一
な接触圧で接触するように可動ステージ３を水平
面内のＸ・Ｙ方向、θ方向及び上下方向に間欠動
させて所望素子２，２…を検査ポジシヨンに移送
して位置決めする。次に、この状態で第２のプロ
ーブカード２８の第２の導電性測子２９，２９…
が所望の素子２，２…の内側領域の電極パツド
９，９…に正確に、而も上記第１の導電性測子２
２，２２…と同一の接触圧で接触するように第２
のプローブカード２８を第１のプローブカード２
１に対して水平面内のＸ・Ｙ方向及び上下方向に
微調整して位置決めする。そして、このようにし
て第１・２のプローブカード２１，２８を夫々単
独に位置決めし、複数の素子２，２…の特性検査
を一括して行う。
では、先ず第１のプローブカード２１の第１の導
電性測子２２，２２…が所望の素子２，２…の外
側領域の電極パツド９，９…に正確に、而も均一
な接触圧で接触するように可動ステージ３を水平
面内のＸ・Ｙ方向、θ方向及び上下方向に間欠動
させて所望素子２，２…を検査ポジシヨンに移送
して位置決めする。次に、この状態で第２のプロ
ーブカード２８の第２の導電性測子２９，２９…
が所望の素子２，２…の内側領域の電極パツド
９，９…に正確に、而も上記第１の導電性測子２
２，２２…と同一の接触圧で接触するように第２
のプローブカード２８を第１のプローブカード２
１に対して水平面内のＸ・Ｙ方向及び上下方向に
微調整して位置決めする。そして、このようにし
て第１・２のプローブカード２１，２８を夫々単
独に位置決めし、複数の素子２，２…の特性検査
を一括して行う。
考案の効果
本考案によれば、第１のプローブカードの第１
の導電性測子と第２のプローブカードの第２の導
電性測子との位置合せや電極パツドに対する接触
圧を均一にする等の微調整が容易となると共に、
夫々のプローブカードが独立して配設されるので
夫々の測子の不具合は夫々のプローブカードを単
独に交換することで解消されメインテナンス的に
非常に有利である。
の導電性測子と第２のプローブカードの第２の導
電性測子との位置合せや電極パツドに対する接触
圧を均一にする等の微調整が容易となると共に、
夫々のプローブカードが独立して配設されるので
夫々の測子の不具合は夫々のプローブカードを単
独に交換することで解消されメインテナンス的に
非常に有利である。
第１図は本考案に係るプローブカードを示す一
部断面部分を含む正面図、第２図は第１図の要部
拡大平面図、第３図は従来の半導体ウエハ検査装
置を示す平面図、第４図は第３図の要部拡大平面
図、第５図は第４図の一部断面部分を含む正面
図、第６図は従来の２段式プローブカードを示す
平面図、第７図は第６図の一部断面部分を含む正
面図である。 １……半導体ウエハ（ウエハ）、２……半導体
素子、９……電極パツド、２１……第１のプロー
ブカード、２２……第１の導電性測子、２８……
第２のプローブカード、２９……第２の導電性測
子、３４……プローブカード。
部断面部分を含む正面図、第２図は第１図の要部
拡大平面図、第３図は従来の半導体ウエハ検査装
置を示す平面図、第４図は第３図の要部拡大平面
図、第５図は第４図の一部断面部分を含む正面
図、第６図は従来の２段式プローブカードを示す
平面図、第７図は第６図の一部断面部分を含む正
面図である。 １……半導体ウエハ（ウエハ）、２……半導体
素子、９……電極パツド、２１……第１のプロー
ブカード、２２……第１の導電性測子、２８……
第２のプローブカード、２９……第２の導電性測
子、３４……プローブカード。
Claims (1)
- 【実用新案登録請求の範囲】 多数の半導体素子が一括して形成された半導体
ウエハ上の電極パツドに接触する第１の導電性測
子が複数本支持された第１のプローブカードと、
該第１のプローブカードの上方に配置され、上記
第１の導電性測子の内側に配設される第２の導電
性測子が複数本支持された第２のプローブカード
とで構成されたプローブカードに於いて、 上記第２のプローブカードを第１のプローブカ
ードに対して水平面内のＸ・Ｙ方向及び上下方向
に移動可能に配設したことを特徴とするプローブ
カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17955386U JPH0341466Y2 (ja) | 1986-11-20 | 1986-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17955386U JPH0341466Y2 (ja) | 1986-11-20 | 1986-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384946U JPS6384946U (ja) | 1988-06-03 |
| JPH0341466Y2 true JPH0341466Y2 (ja) | 1991-08-30 |
Family
ID=31122716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17955386U Expired JPH0341466Y2 (ja) | 1986-11-20 | 1986-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0341466Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018154941A1 (ja) * | 2017-02-22 | 2018-08-30 | 新東工業株式会社 | テストシステム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794808B2 (ja) * | 2001-04-04 | 2011-10-19 | 富士通セミコンダクター株式会社 | 半導体装置用コンタクタ装置及び半導体装置の試験方法 |
-
1986
- 1986-11-20 JP JP17955386U patent/JPH0341466Y2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018154941A1 (ja) * | 2017-02-22 | 2018-08-30 | 新東工業株式会社 | テストシステム |
| JPWO2018154941A1 (ja) * | 2017-02-22 | 2019-12-12 | 新東工業株式会社 | テストシステム |
| US11125814B2 (en) | 2017-02-22 | 2021-09-21 | Sintokogio, Ltd. | Test system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6384946U (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412329A (en) | Probe card | |
| US4975638A (en) | Test probe assembly for testing integrated circuit devices | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JPH07321170A (ja) | Ｉｃ回路試験用プローブ集成体 | |
| JPH0517705B2 (ja) | ||
| KR101181639B1 (ko) | 프로브 카드를 평탄화하는 장치 및 상기 장치를 사용하는방법 | |
| KR20100069300A (ko) | 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법 | |
| JPH0341466Y2 (ja) | ||
| JP3586106B2 (ja) | Ｉｃ試験装置用プローブカード | |
| US6864697B1 (en) | Flip-over alignment station for probe needle adjustment | |
| KR100269953B1 (ko) | 반도체칩검사용소켓장치 | |
| JPH06123746A (ja) | プローブカード | |
| GB2177253A (en) | Electrical interconnection arrangement | |
| JPH07229949A (ja) | Ｉｃ測定治具 | |
| JPH04364054A (ja) | 検査装置およびその方法 | |
| JPH0129589Y2 (ja) | ||
| JPH06201750A (ja) | 配線基板の検査装置 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 | |
| JPH1068757A (ja) | Ｍｃｍ検査治具 | |
| JPH03290940A (ja) | プロービングマシンのウエハ載置台 | |
| JP2000241450A (ja) | コンタクタ | |
| JPH11163059A (ja) | 集積回路用半導体薄板検査装置およびその検査方法 | |
| JPS6376341A (ja) | 半導体装置の試験装置 | |
| JPH0433353A (ja) | Ｉｃチップの試験装置 | |
| JPH069134U (ja) | 斜め直線状のプローブを備えたプローブ基板 |