JPH0720150A - プローブカード及びこれを用いた試験装置 - Google Patents

プローブカード及びこれを用いた試験装置

Info

Publication number
JPH0720150A
JPH0720150A JP16284293A JP16284293A JPH0720150A JP H0720150 A JPH0720150 A JP H0720150A JP 16284293 A JP16284293 A JP 16284293A JP 16284293 A JP16284293 A JP 16284293A JP H0720150 A JPH0720150 A JP H0720150A
Authority
JP
Japan
Prior art keywords
wafer
probe card
test
electrode
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16284293A
Other languages
English (en)
Inventor
Kyohei Tamaki
京平 玉木
Nobuo Iijima
宣夫 飯島
Takao Ono
貴雄 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16284293A priority Critical patent/JPH0720150A/ja
Publication of JPH0720150A publication Critical patent/JPH0720150A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明は半導体基板の試験を行うオートプロ
ーバに使用されるプローブカードに関し、ウエハごと又
は複数のチップ単位を一括して試験を行うことを目的と
する。 【構成】 プローブカード21を、ウエ上の複数個又は
総ての半導体チップ上の電極部に対応するパッド23が
形成された基板22に、該パッドに金線24の一端を接
続し、球形状の先端部24aを表出させてゴム25を形
成する構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板の試験を行
うオートプローバに使用されるプローブカードに関す
る。
【0002】近年、オートプローバは半導体デバイスの
評価、検査工程の自動化に利用されており、半導体基板
の電極パッドとの接触にプローブカードが使用される。
そして、半導体デバイスの高密度化、微小化により半導
体基板の電極パッドが小さくなる傾向にあり、プローブ
ピンを高密度に配設する必要がある。
【0003】
【従来の技術】図7に、従来のプローブカードの構成図
を示す。図7において、プローブカード11は、中央部
が四角形状に穿孔された薄板12に、複数本のコンタク
トプローブ13が配設され、絶縁樹脂14により固定さ
れたものである。このコンタクトプローブ13の配設
は、ウエハに複数形成された試験される半導体チップ1
5上のパッド16の配置、数に対応されている。
【0004】この各コンタクトプローブ13は、例えば
タングステンでその先端幅70μmで形成され、半導体
チップ15上のパッド16の密度にもよるが、最小12
0μm ピッチで並設される。
【0005】また、上述の半導体チップ15の温度試験
を行う場合、ステージ17を加熱することにより、ウエ
ハ(半導体チップ15)を加熱して行うもので、この条
件下でウエハ上のチップ15ごとにプローブカード11
を移動させて試験を行う。
【0006】
【発明が解決しようとする課題】しかし、上述のよう
に、プローブカード11を半導体チップ15ごとのパッ
ド16上に接触させて試験を行うことから長時間を要す
るという問題がある。これは、半導体チップ15単位で
はなくウエハ単位でプローブカード11による試験を行
うのが望ましいが、該プローブカード11のコンタクト
プローブ13を、ウエハ全体の半導体チップ15上のパ
ッド16の総てに対応させて配置させることが困難なた
めである。
【0007】また、半導体チップの高密度化に伴って、
パッドピッチが短縮してきており、可能な限りコンタク
トプローブ13のピッチを狭めて対処しているが、配列
されたコンタクトプローブ13によるパッド16へのコ
ンタクトが困難になるという問題がある。
【0008】そこで、本発明は上記課題に鑑みなされた
もので、ウエハごと又は複数のチップ単位を一括して試
験を行うプローブカードを提供することを目的とする。
【0009】
【課題を解決するための手段】上記課題は、ウエハに形
成された複数の半導体チップ上の所定数の電極部に、そ
れぞれ電気的導通させて特性試験を行うためのプローブ
カードにおいて、前記ウエハ上の複数個又は総ての前記
半導体チップの前記特性試験を行う回路パターンを備
え、該回路パターン上に該半導体チップの必要とされる
総ての前記電極部の位置に対応するパッドが形成された
基板と、該パッドに一端が接続され、他端が該総ての電
極部に接触される線部材と、該基板上であって、該線部
材の該電極部に接触する他端を表出させて形成される弾
性部材と、を有する構成とすることにより解決される。
【0010】
【作用】上述のように、基板はウエハに形成された複数
個又は総ての半導体チップの特性試験を行うための回路
パターンを備えており、該回路パターン上に該ウエハ上
の総ての電極部に対応するパッドが形成される。このパ
ッドには線部材の一端が接続され、該基板上に該線部材
の他端を表出させて弾性部材が形成される。この線部材
の他端が半導体チップ上の電極部に当接する。
【0011】すなわち、線部材でプローブを構成してお
り、該線部材の可撓性質を弾性部材により支持し、かつ
接触時に加えられる圧力を緩和させる。
【0012】このようにプローブを線部材で構成可能で
あることから、半導体チップの高密度化に伴う電極部ピ
ッチの短縮に対応可能になると共に、ウエハ上の複数個
又は総ての半導体チップの総ての電極部に対応させて形
成可能となる。すなわち、ウエハごと又は複数のチップ
単位を一括して試験を行うことが可能になるものであ
る。
【0013】
【実施例】図1に、本発明の一実施例の構成図を示す。
図1(A)は平面図、図1(B)は側部断面図、図1
(C)は図1(B)の部分拡大図である。
【0014】図1(A)〜(C)において、プローブカ
ード21は、ウエハ上に形成された総ての半導体チップ
の電気的特性試験を行うための回路パターン(図示せ
ず)を有する基板22を備え、四辺に外部装置との入出
力のための端子部22aを有する。この基板22は、例
えばSi(シリコン)基板、セラミック基板、又はプリ
ント基板等である。
【0015】また、基板22はその回路パターン上に、
例えば50〜60μm 四方のパッド23が、試験を行う
ウエハ上の複数個又は総ての半導体チップにおける電極
部の数及び位置を対応させて、形成される。
【0016】パッド23上には、プローブの役割をなす
線部材として数十μm 径の金線24の一端が接続される
もので、この接続は通常のワイヤボンディング工程で行
われる。そして、金線24の他端の各端部24aがトー
チ等により球形状に形成される。なお、金線26に代え
て、アルミニウム(Al)線若しくは銅(Cu)線を用
いてもよく、又はタングステンを用いてもよい。
【0017】また、基板22上に、金線24の先端部2
4aを表出させて絶縁性の弾性部材であるゴム25が形
成される。このゴム25が金線24の可撓性質を支持す
ると共に、後述するウエハの電極部と当接するときの圧
力を緩和する役割を果たす。なお、弾性部材として、ゴ
ムに代えて弾性の樹脂を用いてもよい。
【0018】そして、基板22が端子部22aを延出さ
せて保持体26に被包される。保持体26の四隅には、
ウエハへの当接時における位置決めのためのピン26a
が形成される。
【0019】次に、図2に、本発明の一適用例の構成図
を示す。図2は試験装置31を示したもので、位置決め
手段であるマニュピレータ(又はXYθテーブル)32
の支持部32a上に、例えば半導体チップが複数形成さ
れたウエハ33を被測定物として載置させる。
【0020】このマニュピレータ32における支持部3
2aの先端付近には、固着手段であるチャック部34,
及び該チャック部34の外周に一体で形成される固定手
段であるセットブロック35が貫通状態で配置され、セ
ットブロック35はベース36に固定される。
【0021】支持部32a内にはウエハ33を吸着する
ための孔32bが形成されて図示しないバキュームに連
結され、またチャック部34が複数の孔34aが形成さ
れてバキュームに連結される。セットブロック35に
は、図1(B)に示すピン26aに対応する嵌合孔35
aが形成される。マニュピレータ32は、支持部32a
を水平面上のXYθに移動させると共に、縦方向(Z方
向)に昇降させる。
【0022】また、ウエハ33が載置される上方に、カ
メラ37が位置するようにベース36より支柱38を介
して取り付けられる。
【0023】このような試験装置31は、まず、支持部
32a上にウエハ33が載置され、孔32bを介して吸
着固定される。そして、カメラ37でモニタ確認しなが
ら、ウエハ33をチャック部34(セットブロック3
5)に対してマニュピレータ32よりXYθの三方向で
位置合せが行われる。
【0024】位置合せが完了すると、支持部32aを下
降させ、ウエハ33をチャック部34上に載置させ、孔
34aにより吸着固定される。
【0025】そして、図1に示すプローブカード21を
ウエハ33上に位置させるにあたり、保持体26のピン
26aをセットブロック35の嵌合孔35aに嵌合させ
て位置決めされるものである。
【0026】そこで、図3及び図4に、プローブカード
のコンタクトの説明図を示す。ここで、ウエハ33に形
成される半導体チップ40には電極部として半球状のバ
ンプ41が形成される。
【0027】すなわち、図3に示すように、プローブカ
ード21に設けられる金線24(先端部24a)は、ウ
エハ33の総ての半導体チップ40のバンプ41に対応
しており、試験装置31におけるマニュピレータ32に
よりウエハ33が位置合せされ、セットブロック35の
嵌合孔35aでプローブカード21の位置決めが行われ
る(図5参照)。
【0028】そして、図4に示すように、バンプ41と
対応する金線24の先端部24aが所定の圧力で当接さ
れる。この圧力により金線24は撓むが、ゴム25によ
り緩和されるものである。
【0029】ここで、図5に、図2の測定状態の説明図
を示す。図3及び図4に示すようにウエハ33上にプロ
ーブカード21が位置決め固定されると、チャック部3
4の下方に、例えばバーンインによるウエハ33の電気
的特性試験を行うための条件設定手段である加熱冷却装
置42が付設される。そして、加熱冷却装置42により
加熱と冷却を繰り返して、ウエハ33における総ての半
導体チップ40を一括して温度サイクル試験を行うもの
である。
【0030】また、図6に、本発明の変形例の説明図を
示す。図6は、ウエハ33における半導体チップ40に
形成される電極部を平面電極43とした場合を示したも
ので、何れの電極部の形状に拘らずに対応させることが
できるものである。
【0031】このように、ワイヤボンディング等の技術
により高密度にプローブを金線24等で配設することが
できることから、ウエハ33に形成される半導体チップ
40の全部又は複数個分の総ての必要とされる電極部に
対応させて高密度パッケージングのプローブカード21
を形成することができる。これに伴い、バーンイン装置
等の外部で高集積のウエハに対して一度にコンタクトさ
せ、ウエハごとに一括して試験、バーンイン、温度サイ
クル試験を行うことができ、工数の削減を図ることがで
きるものである。
【0032】
【発明の効果】以上のように本発明によれば、ウエハ上
の複数個又は総ての半導体チップ上の電極部に対応する
パッドが形成された基板に、該パッドに線部材の一端を
接続し、他端を表出させて弾性部材を形成させることに
より、ウエハごと又は複数のチップ単位で一括して試験
を行うことができ、工数の削減を図ることができるもの
である。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】本発明の一適用例の構成図である。
【図3】プローブカードのコンタクトの説明図(1)で
ある。
【図4】プローブカードのコンタクトの説明図(2)で
ある。
【図5】図2の測定状態の説明図である。
【図6】本発明の変形例の説明図である。
【図7】従来のプローブカードの構成図である。
【符号の説明】
21 プローブカード 22 基板 22a 端子部 23 パッド 24 金線 24a 先端部 25 ゴム 26 保持体 26a ピン 31 試験装置 32 マニュピレータ 32a 支持部 33 ウエハ 34 チャック部 35 セットブロック 40 半導体チップ 41 バンプ 42 加熱冷却装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ウエハ(33)に形成された複数の半導
    体チップ(40)上の所定数の電極部(41)に、それ
    ぞれ電気的導通させて特性試験を行うためのプローブカ
    ードにおいて、 前記ウエハ(33)上の複数個又は総ての前記半導体チ
    ップ(40)の前記特性試験を行う回路パターンを備
    え、該回路パターン上に該半導体チップ(40)の必要
    とされる総ての前記電極部(41)の位置に対応するパ
    ッド(23)が形成された基板(22)と、 該パッド(23)に一端が接続され、他端が該総ての電
    極部(41)に接触される線部材(24)と、 該基板(22)上であって、該線部材(24)の該電極
    部(41)に接触する他端(24a)を表出させて形成
    される弾性部材(25)と、 を有することを特徴とするプローブカード。
  2. 【請求項2】 前記線部材(24)における前記電極部
    (41)に接触される他端(24a)が球状に形成され
    ることを特徴とする請求項1記載のプローブカード。
  3. 【請求項3】 被測定物(33)に形成される電極部
    (41)に接触子を当接させて該被測定物(33)の所
    定条件下での電気的特性を測定する試験装置において、 前記被測定物(33)を載置させ、所定の位置に位置合
    せを行う位置決め手段(32,32a)と、 該被測定物(33)を該位置決め手段上に固定する固着
    手段(34)と、 前記請求項1又は2記載のプローブカード(21)を、
    被測定物(33)上に位置させ、前記電極部(41)に
    対応する該プローブカード(21)の線部材(24)の
    他端(24a)を接触させる固定手段(35)と、 を有することを特徴とする試験装置。
  4. 【請求項4】 前記固着手段(34)に、前記所定条件
    を設定するための条件設定手段(42)を設けることを
    特徴とする請求項3記載の試験装置。
  5. 【請求項5】 前記被測定物(33)に形成される前記
    電極部は、平面電極(43)、又は球状電極(41)で
    あることを特徴とする請求項3又は4記載の試験装置。
JP16284293A 1993-06-30 1993-06-30 プローブカード及びこれを用いた試験装置 Withdrawn JPH0720150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16284293A JPH0720150A (ja) 1993-06-30 1993-06-30 プローブカード及びこれを用いた試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16284293A JPH0720150A (ja) 1993-06-30 1993-06-30 プローブカード及びこれを用いた試験装置

Publications (1)

Publication Number Publication Date
JPH0720150A true JPH0720150A (ja) 1995-01-24

Family

ID=15762283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16284293A Withdrawn JPH0720150A (ja) 1993-06-30 1993-06-30 プローブカード及びこれを用いた試験装置

Country Status (1)

Country Link
JP (1) JPH0720150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260233A (ja) * 1997-03-17 1998-09-29 Micronics Japan Co Ltd 平板状被検査体のための検査用ヘッド
JP2007081022A (ja) * 2005-09-13 2007-03-29 Oki Electric Ind Co Ltd 冷熱衝撃試験装置、冷熱衝撃試験方法及び半導体ウェハの検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260233A (ja) * 1997-03-17 1998-09-29 Micronics Japan Co Ltd 平板状被検査体のための検査用ヘッド
JP2007081022A (ja) * 2005-09-13 2007-03-29 Oki Electric Ind Co Ltd 冷熱衝撃試験装置、冷熱衝撃試験方法及び半導体ウェハの検査方法
JP4690153B2 (ja) * 2005-09-13 2011-06-01 Okiセミコンダクタ株式会社 冷熱衝撃試験装置

Similar Documents

Publication Publication Date Title
US6064217A (en) Fine pitch contact device employing a compliant conductive polymer bump
KR100309889B1 (ko) 프로우브장치
KR100196195B1 (ko) 프로우브 카드
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US6523255B2 (en) Process and structure to repair damaged probes mounted on a space transformer
JP2000292485A (ja) Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法
WO2000010016A1 (fr) Contacteur et procede de production de contacteur
KR19980032057A (ko) 프로브 카드 및 그것을 이용한 시험장치
JP2014119450A (ja) 試験装置及びその試験方法
US7274196B2 (en) Apparatus and method for testing electrical characteristics of semiconductor workpiece
JPH09304436A (ja) プローブカード
US7768283B1 (en) Universal socketless test fixture
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
JP2004053409A (ja) プローブカード
JP4183859B2 (ja) 半導体基板試験装置
JPH0720150A (ja) プローブカード及びこれを用いた試験装置
JP2737774B2 (ja) ウェハテスタ
JP2559242B2 (ja) プローブカード
JPH04326540A (ja) プローバ
JPH0669296A (ja) 試験装置
JPH08304459A (ja) 半導体ウェハ測定治具
JP2005064313A (ja) プローブカード、プローブ装置及び半導体装置の製造方法
JP2003258044A (ja) プローブカード、プローブ装置、プローブ試験方法及びプローブ針
JPH0758168A (ja) プローブ装置
JP2921995B2 (ja) 多層配線基板の検査方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905