JPS62122228A - 配線基板検査方法 - Google Patents

配線基板検査方法

Info

Publication number
JPS62122228A
JPS62122228A JP26111585A JP26111585A JPS62122228A JP S62122228 A JPS62122228 A JP S62122228A JP 26111585 A JP26111585 A JP 26111585A JP 26111585 A JP26111585 A JP 26111585A JP S62122228 A JPS62122228 A JP S62122228A
Authority
JP
Japan
Prior art keywords
test
electrode
wiring
board
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26111585A
Other languages
English (en)
Inventor
Takayuki Uda
宇田 隆之
Yoshihisa Takeo
竹尾 義久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26111585A priority Critical patent/JPS62122228A/ja
Publication of JPS62122228A publication Critical patent/JPS62122228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ペレット取付基板等の配線基板の4通検査方
法に関し、その検出率向上に適用して有効な技術に関す
るものである。
〔背景技術〕
いわゆるマザーペレットのような配線のみが形成された
大型のベレットからなるペレット取付基板に複数の半導
体ベレットを搭載して半導体装置を製造することができ
る。上記マザーチップ上面には、それと取り付けられる
半導体ペレットとの電気的接続を行うための多数のペレ
ット用電極が形成されている。また、マザーチップの上
面周縁部にはその周囲に配置されている外部端子等との
電気的接続を行うための周辺電極が形成されている。
前記ペレット用電極は、マザーチップの最上層であるフ
ァイナルパッシベーション膜の下に形成されている内部
配線を介して他のペレット用電極または前記周辺電極等
と電気的に接続可能にされる。そして、その内部配線を
通してマザーチップに取り付けられる半導体ペレット間
のまたはペレットと周辺電極等との間の信号の授受等が
行われるものである。
前記マザーチップは、たとえばりソグラフィ技術を用い
て形成することができる。
上記技術により、内部配線および電極等を形成した後、
該内部配線等の電気的接続が完全であるか否か、または
内部配線等の間でショートが生じていないかどうか等の
導通検査を行う必要がある。
また、前記導通検査は短時間で行うために、ブロ一式の
先端を、前記マザーチップの周辺電極(被検査用電極)
に接触させて行うことが合理的手段として望まれる。し
かし、前記内部配線は半導体ペレットを取り付けて初め
て電気的に接続されるものである。したがって、ペレッ
トが取り付けられる前においては、当然そのペレット用
電極で内部配線の電気的導通は遮断されており、そのま
までは周辺電極への探針接触によっては、内部配線等の
電気的導通検査を行うことができない。
そこで、前記ペレット用電極の隣接または近接している
ものどうしを半田等のブリッジで接続し、内部配線を電
気的に接続せしめることにより、前記ブロ一式の先端を
マザーチップの周辺電極に接触せしめて導通検査を可能
にすることができる。
この場合、導通検査後に半田融点以上に加熱して前記半
田ブリッジを溶断し、ベレシト取付に供することができ
るものである。
この技術については、特願昭58−204846号に詳
記されている。
ところが、前記の如く半田等のブリッジで電気的接続を
行わせるためには、適切な位置に適切な配線に接続され
ている電極が隣接または近接して形成されていなければ
電気的に有機的な接続を行うことができない。そのため
、前記条件に適合しない電極については前記ブロ一式を
用いる方法によっては導通検査を行うことができないと
いう問題があることが本発明者により見い出された。
〔発明の目的〕
本発明の目的は、配線基板の内部配線等の導通検査に関
し、完全な検査を行うことができる技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、次の通りである。
すなわち、絶縁基板に所定の検査用配線・電極と導通引
出配線を有する検査用電極とが形成された検査基板を用
い、該引出電極を検査装置に接続し、該検査基板をペレ
ット取付基板に載置しペレット取付基板の被検査用電極
に検査基板の検査用電極を接触させることによってペレ
ット取付用電極と検査用配線とを電気的に接続させるこ
とができる。したがって、上記ペレット取付用電極で配
線が遮断されている場合であっても検査用配線を介して
その配線と被検査用電極との導通が達成されるため、被
検査用電極に接触している検査用電極の間の導通検査が
可能となり、上記目的が達成されるものである。
〔実施例〕 第1図+a)は本発明による一実施例である検査基板を
示す概略部分平面図であり、第1図山)は同図(alに
おけるB−B断面図である。
また、第2図は本実施例の検査基板を適用するウェハに
形成されているマザーチップを構成する単位ブロックを
示す概略部分平面図である。
本実施例の検査基板は、四角形のポリエステル等からな
る透明な絶縁、フィルム(絶縁基板)1がらなり、該絶
縁フィルムの周縁部には検査用電極2が配列形成されて
いる。この検査用電極2は、第1図Q)lに示すように
下方に突出する針状であり、該電極2の上方には導通引
出用配線3が接続されている。また、上記絶縁フィルム
lの内側領域には、所定の検査用配線4.42が該フィ
ルム1に被着形成されており、該検査用配線4には同じ
く下方に突出形成された接触電極5が接続されている。
ところで、第2図に示すマザーチップ(ペレット取付基
板)6は実線7の位置で切断し、ウェハから切り離して
使用されるものである。
上記マザーチップ6には、所定のアルミニウム等からな
る内部配線8がパッシベーション(図示せず)の下に形
成されており、該内部配vA8にはバンブ電極(半導体
ベレット接続用電極)9または周辺パッド(被検査用電
極)10が電気的に接続されている。上記バンブ電極9
および周辺パッド10は、上記パッシベーション膜の一
部を穿孔し、内部配vA8の一部を露出させてなるもの
であり、前者はさらにその穿孔部に半田でバンブを形成
したものである。
上記バンブ電極9は、いわゆるCCBバンプを備えた半
導体ベレットの取り付けと電気的接続とを同時に行うも
のである。一方、周辺パッド10はマザーチップ6を実
装する基板(図示せず)の電極とワイヤボンディングを
行う等により実装時の電気的接続のために用いるもので
ある。
以上より、マザーチップ6の内部配線8は、バンブ電極
9に半導体ベレットを取り付けて初めてその全てが電気
的に導通可能となり、周辺バンド10を介しての信号の
授受が可能となるものである。したがって、未だ半導体
ベレットが取り付けられていない状態のマザーチンプロ
では、その配線が上記バンブ電極9の位置で寸断されて
いる。
第2図では、そのような配線の一部が示しである。
すなわち、左側最下部の周辺パッド10aとバンブ電極
9aとは内部配線8を介して、バンブ電極9bと90と
は内部配線8aを介して、また右側最上部の周辺パッド
tabとバンブ電極9dとは内部配線8bを介してそれ
ぞれ導通されている。
ところが、バンブ電極9aと9bとの間、9Cと9dと
の間には配線がないため、導通検査装置のプローブを上
記周辺パッド10aと10bとに接続させることによっ
ては、内部配線8,8aおよび8bの導通検査ができな
い。
本実施例の検査基板を上記マザーチップの導通検査に適
用すると、単に該検査基板をマザーチップ6の電極に押
し付けるだけで上記バンブ電極9aと9b問および9c
と9dとの間の導通が可能となり、同時に検査用電極2
aおよび2bがそれぞれ周辺パッド10aおよび10b
に接触することになる。したがって、上記検査基板の導
通引出用配置%3を検査装置本体(図示せず)に接続し
ておくだけで、上記内部配線8.8aおよび8bの導通
検査が達成されるものである。
第2図には、本実施例の検査基板をマザーチップに適用
した際の各配線の電気的接続状態が示しである。このよ
うに、検査基板をその電極2.5を下方にして単にマザ
ーチップ6の上に載置するだけで、バンプ電極9a、9
b、9cおよび9dには前記第1図(alに示す接触電
極5a、5b、5Cおよび5dがそれぞれ接触する。そ
の結果、マザーチアプロのバンブ電極9aと9bとの間
は、破線で示すように検査基板の接触電極5aおよび5
bの間に形成された検査用配線4を介して、またバンブ
電極9Cと9dとの間には検査用配wA4aを介してそ
れぞれ電気的に接続されることになる。
したがって、所定の配線4および検査用電極2が形成さ
れた本実施例の検査基板を用いることにより、マザーチ
ップ6に形成されている全ての内部配線について容易か
つ確実に導通検査を行うことができるものである。
なお、本実施例の検査基板は、第1図(1))において
仮想線で示すように、検査装置本体に接続された上下縦
横に移動可能なアーム先端11にエアーク・7シヨン1
2を介して取り付けられている。それ故に、各電極をマ
ザーチンプロの全ての電極に確実に接触させることがで
きる。すなわち、マザ−チップ6のバンプ電極9の間ま
たは周辺パッド10の間に高さの高低がある場合でも、
エアークッションの作用により検査基板全体に均一な力
がかかる。そのため、薄いフィルムとしての効果も相ま
ってそれに取り付けられている電極2.4は、マザーチ
ップの周辺パッドIOおよびバンプ電極9の全てに対し
適度な押圧力により押し付けることができるので適切な
接触が達成されるものである。上記エアークッションと
しては、いわゆるゴム風船状のものが適用できる。
〔効果〕
C1)、検査基板を絶縁基板に所定の検査用配線と導通
引出配線が接続された検査用電極とが形成された構造に
することにより、上記引出配線を検査装置に接続した状
態で、単に上記検査基板をペレット取付基板上に載置す
るだけで該基板の検査用電極を該ペレット取付基板の被
検査用電極に接触させることができ、同時に検査用配線
をペレット用電極に接続させることができるので、ペレ
ット取付基板の配線と上記検査用配線とを電気的に接続
させることができる。
(2)、前記(1)により、ペレット取付基板の内部配
線が途中で遮断されている場合であっても、所定の被検
査用電極間の導通検査を行うだけで上記内部配線の全て
について導通検査を行うことができる。
(3)、前記(2)により、ペレット取付基板を用いて
なる電子機器の歩留り向上を達成できる。
(4)、検査基板の検査用配線の所定位置に突起電橋を
形成することにより、電気的接続を確実にすることがで
きる。
(5)、基板に検査用電極が形成されているため、いわ
ゆるプローブカードを用いることなく完全、確実な配線
チェックができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
絶縁基板がフィルムである場合について説明したが、こ
れに限るものでなく可撓性のないまたは少ない基板であ
ってもよい。この場合は、検査用電極および接触電極を
スプリング等の弾性材で形成することにより、電気的接
触を確実にすることができる。
なお、前記実施例ではマザーチップのバンプ電極に対応
する位置の全てに接触電極を形成した検査基板を示した
が、必要箇所にのみ設けたものであればよいことはいう
までもない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるいわゆるマザーチッ
プに適用した場合について説明したが、それに限定され
るものではなく、たとえば、パッケージ基板等の他のペ
レット取付基板に適用しても有効な技術である。
【図面の簡単な説明】
第1図(alは本発明による一実施例である検査基板を
示す概略部分平面図、 第1図(blは同図1alにおけるB−B断面図、第2
図は本実施例の検査基板を適用するウェハに形成されて
いるマザーチップを構成するブロックを示す概略部分平
面図である。 ■・・・絶縁フィルム(絶縁基板)、2・・・検査用電
極、3・・・導通引出用配線、4,4a・・・検査用配
線、5.5a、5b、5c、5d・・・接触電極、6・
・・マザーチップ(ペレット取付基板)、7・・・切断
線、8.8a、8b。 8c、8d−・・内部配線、9.9a、9b、9c、9
d・・・バンプ電極(半導体ペレット接続用電極)、1
0.10a、IQb−・・周辺パッド(被検査用電極)
、11・・・アーム先端、12・・・エアークッション
。 第  1  図 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、ペレット取付基板における配線の導通検査方法であ
    って、検査用電極、検査用配線、および該検査用電極に
    接続された導通引出用配線を持つ検査基板を用い、該検
    査基板における検査電極を上記ペレット取付基板の電極
    に接触せしめることによって上記ペレット取付基板の配
    線の検査を行うことを特徴とする配線基板検査方法。 2、ペレット取付基板がマザーチップであることを特徴
    とする特許請求の範囲第1項記載の配線基板検査方法。 3、検査用電極がペレット取付基板の半導体ペレット接
    続用電極に接触されたとき該ペレット取付基板の内部配
    線とその被検査用電極とが電気的に接続されるようにさ
    れてなることを特徴とする特許請求の範囲第1項記載の
    配線基板検査方法。 4、検査用電極がペレット取付基板の外部接続用電極に
    接触する位置に形成されていることを特徴とする特許請
    求の範囲第1項記載の配線基板検査方法。 5、検査用電極がペレット取付基板の外部接続用電極ま
    たは半導体ペレット接続用電極に接触する位置に形成さ
    れていることを特徴とする特許請求の範囲第1項記載の
    配線基板検査方法。 6、検査用配線の所定位置には、ペレット取付基板の半
    導体ペレット接続用電極と導通をとるための接触電極が
    形成されていることを特徴とする特許請求の範囲第1項
    記載の配線基板検査方法。
JP26111585A 1985-11-22 1985-11-22 配線基板検査方法 Pending JPS62122228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26111585A JPS62122228A (ja) 1985-11-22 1985-11-22 配線基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26111585A JPS62122228A (ja) 1985-11-22 1985-11-22 配線基板検査方法

Publications (1)

Publication Number Publication Date
JPS62122228A true JPS62122228A (ja) 1987-06-03

Family

ID=17357295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26111585A Pending JPS62122228A (ja) 1985-11-22 1985-11-22 配線基板検査方法

Country Status (1)

Country Link
JP (1) JPS62122228A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774219A (ja) * 1993-08-31 1995-03-17 Kurisutaru Device:Kk プローブ基板およびその製造方法並びにプローブ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774219A (ja) * 1993-08-31 1995-03-17 Kurisutaru Device:Kk プローブ基板およびその製造方法並びにプローブ装置

Similar Documents

Publication Publication Date Title
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
USRE43607E1 (en) Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
US4792532A (en) Semiconductor device and process for producing the same, and tape carrier used in said process
JPH08504036A (ja) エリアアレイ配線チップのtabテスト
JPH1032070A (ja) 半導体デバイスの試験方法及びicソケット
CN100442068C (zh) 测试被测体的电气特性的测试方法及测试装置
JPH1074800A (ja) 半導体装置の実装構造、実装用基板および実装状 態の検査方法
JP3063687B2 (ja) マルチチップモジュール
JP2000180506A (ja) 半導体装置検査用コンタクト装置
JPH0817198B2 (ja) バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置
KR20050106581A (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
JP2715793B2 (ja) 半導体装置及びその製造方法
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
JPS62122228A (ja) 配線基板検査方法
JPS62115735A (ja) 検査用治具
JPH10150130A (ja) 半導体装置用ソケット
JP3485424B2 (ja) Icパッケージ
JPH1117057A (ja) 検査パッド付きbga型半導体装置
JP2505359Y2 (ja) 半導体搭載用基板
JPH0829454A (ja) 半導体チップのテストカード及び半導体チップの試験方法
JP2669337B2 (ja) マルチチップ型半導体装置
KR101650134B1 (ko) 컨택부재 및 이를 포함하는 반도체 패키지 테스트용 소켓
JPS63239853A (ja) 半導体装置
JP3978142B2 (ja) 検査用基板