JPS63239853A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に複数の半導体ペレットを搭
載してなる半導体装置の信頼性向上に適用して有効な技
術に関する。

〔従来の技術〕

半導体装置では、一般に半導体ペレット（以下、単にペ
レットともいう。）を電気的に接続するためのペレット
用電極を有する配線基板に取付けて該ペレット用電極と
の電気的接続を行い、さらに上記ペレット用電極と電気
的に接続され、配線基板に形成されている引出電極から
上記ペレットからの電気的導通を外部へ引き出すことが
行われている。

上述の配線基板には、複数のペレットを搭載して用いら
れる、いわゆるマザーチップがある。その−例を挙げれ
ば、シリコン（Ｓｉ）単結晶（半導体基板）からなる大
型のチップに複数のペレットがフェースダウンボンディ
ング等で取付けられ、その電気的接続と同時に機械的固
定とが達成されてなるものがある。このマザーチップで
は、その上面に、搭載されるペレットの固定と電気的接
続とを行うための多数のペレット用電極が形成されてお
り、またその上面周囲には該マザーチップ周辺に配置さ
れている外部端子等の電極との電気的接続を行うための
周辺電極が形成されている。

前記ペレット用電極は、マザーチップの最上層であるフ
ァイナルパッシベーション膜の下に形成されている配線
を介して他のペレット用電極または前記周辺電極等と電
気的に接続されており、該配線を通して本チップに取付
けられるペレット間のまたは該ペレットと周辺電極等と
の間の信号の授受等が行われるものである。

前記マザーチップにおける配線層、絶縁膜等は、たとえ
ば通常のリングラフィ技術を用いて成形することができ
る。

配線層および電極等は、それぞれの電気的接続が完全で
あるか否か、または内部配線等の間でショートが生じて
いないか否か等の導通検査（配線のオーブンチェック）
が必要とされる。

前記導通検査は、それを短時間で行うために、例えばプ
ローバの探針を、前記マザーチップの周辺電極に当接し
て行うことが合理的手段として望ましい。しかし、ペレ
ットが取付けられる前においては、当然ペレット用電極
部分に右いて配線の電気的導通は遮断されている。した
がって、そのままでは周辺電極への探針接触によっては
、内部配線等の電気的導通検査はできないという問題が
ある。そこで、限られた配線についてしか適用できない
ものであるが、近接する電極間を半田ブリッジで接続す
ることにより、短い配線を延長せしめてプローブ検査の
効率を向上するという技術がある。この技術については
特開昭５８−２０４８４６号に詳細に説明されている。

上記半田ブリッジの技術を適用する場合には、半田とそ
の下に位置する電極配線との電気的接触が必ずしも十分
でないため、配線自体の断線やショートを正確に検出で
きないという薪たな問題がある。また、半田ブリッジは
その間隔が近接している電極間にしか適用できないとい
う問題もある。

仮に離性されている電極間に適用すると、プローブ検査
終了後に上記半田ブリッジを加熱・溶断して半田バンプ
を形成する場合、過剰な半田が配線基板上に残存するた
めにペレット搭載後にショートの原因になり易いという
問題もある。

本発明の目的は、半導体ペレットを搭載する配線基板に
形成されている配線の正確なプローブ検査を行うことが
できる技術を提供することにある。

本発明の他の目的は、電極間隔の遠近に関わりなくプロ
ーブ検査を行うことができる技術を提供することにある
。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、搭載する半導体ペレットとの電気的接続を行
うペレット用電極と、該電極から配線を介して電気的に
接続されている引出電極とを備えた半導体基板からなる
配線基板に、上記ペレット用電極と検査用電極とを上記
半導体基板に形成されたダイオードを介して電気的に接
続するものである。

〔作用〕

上記した手段によれば、半導体素子の形成技術により上
記検査用電極と各引出電極との間の確実な電気的接続を
形成できるため、上記検査用電極と各引出電極との間の
導通検査により該引出電極とペレット用電極との間の配
線について断線検査を、また各引出電極間の導通検査に
よりショート検査を容易・正確に行うことができ、上記
目的を達成することができる。

〔実施例〕

第１図は本発明による一実施例であある半導体装置に適
用されるマザーチップを示す拡大断面図。

であり、第２図は上記マザーチップの概略平面図である
。また、第３図は上記マザーチップに形成されている一
部の配線とその検査用配線との関係を等価回路図で示す
概略説明図であり、第４図は本実施例の半導体装置を示
す概略断面図である。

本実施例の半導体装置は、第４図に示すように基板１１
該基板ｌの上面周縁に低融点ガラス２で取付けられてい
る枠体３および該枠体３の上端に低融点ガラス２ａで取
付けられているキャップ４でパッケージが形成されてい
るものである。ここで、基板工、枠体３およびキャップ
４は全てアルミナ（Δ１ｚｏｓ）からなるものである。

上記基板１の上面にはマザーチップ５が接着剤６を介し
て取付けられている。このマザーチップ５には、複数の
半導体ペレット７が半田からなるバンプ電極８を介して
フェースダウンボンディングされている。

また、上記低融点ガラス２には、コバールからなる外部
端子９が埋設固定されており、該外部端子９の内端部は
上記マザーチップ５の上面周縁に配列形成されているポ
ンディングパッド（引出電極）１０と金等のワイヤ１１
で電気的に接続されている。なお、上記形成材料に限定
されるものでないことはいうまでもない。

上記マザーチップ５はシリコン（Ｓｌ）単結晶（半導体
基板）で形成されている。そして、第２図に示すように
、その上面周縁には上記ポンディングパッド１０が配列
形成されており、その上面内側には４°つの半導体ペレ
ット７の電気的接続と機械的固定とを行うためのバンプ
電極８が配列形成されている。

上記バンプ電極８にはポンディングパッド１０と電気的
に接続されているものがある。その電気的接続状態を示
したのが第１図である。すなわち、半導体基板１２の表
面に被着形成されている二酸化ケイ素（ＳｉＯ２）から
なる絶縁膜１３を介して所定形状のアルミニウム（Ａ、
＆）からなる配線１４が被着形成され、該配線１４の上
には窒化ケイ素（Ｓ　１３Ｎ４　）からなる絶縁膜Ｉ５
が被着形成されている。そして、この絶縁膜Ｉ５の一部
を穿孔してポンディングパッド１０が形成され、また穿
孔した部分に半田を溶着して上記バンプ電極８が形成さ
れている。

本実施例においては、上記マザーチップを構成する半導
体基板１２がＮ型からなり、上記バンプ電極８の下方に
はＰ９頒域１６が形成され、該Ｐ゛領域６と上記半導体
基板１２との間にダイオードが形成されている。そして
、上記Ｐ＋領域１６は絶縁膜１３の穿孔部を介して上記
配線１４と電気的に接続され、結果としてその上のバン
プ電極８と電気的に接続されている。

また、上記マザーチップ５の上面にはプローブ検査専用
のアルミニウムからなる検査用電極１７が形成されてお
り、該検査用電極１７はその下の絶縁膜１３の穿孔部を
介してＮ“領域１８とオーミック接続されている。した
がって、上記ポンディングパッド１０と検査用電極１７
とはバンプ電極８の下方に形成されているダイオードを
介して電気的に接続されていることになる。なお、上記
マザーチップ５は、いわゆるリングラフィ技術により容
易に作成することができる。

上記電気的接続の関係を複数のポンディングパッドにつ
いて示したのが第３図の等価回路図である。すなわち、
１０３〜１０ｄのポンディングパッドは、それぞれ８ａ
〜８ｄのバンプ電極と１４ａ〜１４ｄの配線を介して電
気的に接続されている。一方、上記バンプ電極８ａ〜８
ｄは、それぞれの下方に形成されているダイオードを介
して一つの検査用電極１７と電気的に接続されている。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）、搭載する半導体ペレット７との電気的接続を行
うバンプ電極（ペレット用電極）８ａ〜８ｄと、該電極
から配線１４ａ〜１４ｄを介して電気的に接続されてい
るポンディングパッド（引出電極）１０ａ〜１０ｄとを
備えたシリコン（Ｓｉ）単結晶のＮ型半導体基板からな
るマザーチップ（配線基板）５に、上記バンプ電極８ａ
〜８ｄと検査用電極１７とを該バンプ電極８ａ〜８ｄ下
方の上記半導体基板に形成されたＰ−領域１６で構成さ
れたダイオードを介して電気的に接続することにより、
リングラフィ技術（半導体素子の形成技術）により上記
検査用電極１７と各バンプ電極８ａ〜８ｄとの間の確実
な電気的接続を形成できるため、上記検査用電極１７と
各ポンディングパッド１０ａ〜１０ｄとの間の導通検査
により該ポンディングパッド１０ａ〜１０ｄとバンプ電
極８ａ〜８ｄとの間の上記配線１４１〜１４ｄについて
断線検査を、また各ポンディングパッド１０ａ〜１０ｄ
の導通検査により配線間のショート検査を容易・正確に
行うことがでる。

（２）、上記断線検査およびショート検査を半田ブリッ
ジを適用することなく行うことができるので、上記バン
プ電極８ａ〜８ｄの間隔の遠近に関わりなくプローブ検
査を容易かつ正確に行うことができる。

（３）、上記〔２）により、プローブ検査終了後に半田
を溶融してバンプ電極８を形成する場合に過剰半田に起
因して該バンプ電極８の形状が不統一になることを防止
できるので、半導体ペレット７の搭載を正確に行うこと
ができる。

Ｃ４）、上記（３）と同様に過剰半田に起因する問題の
発生を回避できることにより、半田溶融後にマザーチッ
プ５の上面に過剰半田が残存することを防止できるので
、該過剰半田に起因するショートの発生を有効に防止で
きる。

（５）、上記（１）から（４）により、半導体装置の製
造歩留を大幅に向上することができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、実施例ではマザーチップ５がシリコン（Ｓｉ
）単結晶からなる半導体基板で形成されている場合につ
いて説明したが、これに限るものでなく所期の目的が達
成できるものであればあらゆる半導体基板を適用できる
ことはいうまでもない。また、実施例ではＮ型半導体基
板からなる場合を説明したが、当然Ｐ型半導体基板であ
ってもよい。この場合、バンプ電極８の下方にはＮ＋領
領域、また検査用電極１６の下方にはＰ゛領域形成する
。さらに、検査用電極が一つである場合を示したが、二
つ以上設けてもよいことはいうまでもない。なお、前記
実施例では、パッケージの形状、マザーチップ５の形状
等を、具体的に図示してきたがこれら形状に限定される
ものでないことはいうなでもない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマザーチップに適用
した場合について説明したが、これに限定されるもので
はなく、たとえば、パッケージ基板自体等、半導体ペレ
ットを搭載しその電気的接続を行うだめの配線が形成さ
れた配線基板であれば如何なるものにも適用して有効な
技術である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、搭載する半導体ペレットとの電気的接続を行
うペレット用電極と、該電極から配線を介して電気的に
接続されている引出電極とを備えた半導体基板からなる
配線基板に、上記ペレット用電極と検査用電極とを上記
半導体基板に形成されたダイオードを介して電気的に接
続することにより、半導体素子の形成技術により上記検
査用電極と各引出電極との間の確実な電気的接続を形成
−できるため、上記検査用電極と各引出電極との間の導
通検査により該引出電極とペレット用電極との間の配線
について断線検査を、また各引出電極間の導通検査によ
りショート検査を容易・正確に行うことができるもので
ある。

【図面の簡単な説明】

第１図は本発明による一実施例であある半導体装置に適
用されるマザーチップを示す拡大断面図、第２図は上言
己マザーチップの概略平面図、第３図は上記マザーチッ
プに形成されている一部の配線とその検査用配線との関
係を等価回路図で示す概略説明図、 第４図は本実施例の半導体装置を示す概略断面図である
。 １・・・基板、２，２ａ・・・低融点ガラス、３・・・
枠体、４・・・キャップ、５・・・マザーチップ、６・
・・接着剤、７・・・半導体ペレット、８．８ａ〜８ｄ
・・・バンプ電極、９・・・外部端子、１０、ｌＯａ〜
１０ｄ・・・ボンディングパッド（引出電極）、１１・
・・ワイヤ、１２・・・半導体基板、１３・・・絶縁膜
、１４．１４ａ〜１４ｄ・・・配線、１５・・・絶縁膜
、１６・・・Ｐ゛領域１７・・・検査用電極、１８・・
・Ｎ゛領域 第　　１　　図 第　　２　　図

Claims (1)

1. 【特許請求の範囲】 １、搭載する半導体ペレットとの電気的接続を行うペレ
   ット用電極と、該電極から配線を介して電気的に接続さ
   れている引出電極とを備えた半導体基板からなる配線基
   板に、上記ペレット用電極と検査用電極とが上記半導体
   基板に形成されたダイオードを介して電気的に接続され
   てなる半導体装置。 ２、上記ペレット用電極が、配線基板の表面に形成され
   たバンプ電極であることを特徴とする特許請求の範囲第
   １項記載の半導体装置。 ３、上記配線基板が、シリコン単結晶からなることを特
   徴とする特許請求の範囲第１項記載の半導体装置。