JP4097003B2 - 半導体チップ用パッケージの良否検査方法及びその装置 - Google Patents
半導体チップ用パッケージの良否検査方法及びその装置 Download PDFInfo
- Publication number
- JP4097003B2 JP4097003B2 JP24721898A JP24721898A JP4097003B2 JP 4097003 B2 JP4097003 B2 JP 4097003B2 JP 24721898 A JP24721898 A JP 24721898A JP 24721898 A JP24721898 A JP 24721898A JP 4097003 B2 JP4097003 B2 JP 4097003B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- chip
- semiconductor chip
- soldering
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ用パッケージにおいてチップ用はんだ付け部と基板用はんだ付け部とを構成している多数の接点の細密化が進むなかで、該パッケージの良否を正しく判別することができるようにした半導体チップ用パッケージの良否検査方法及びその装置に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）等の半導体チップは、とみにその微小化と高集積化とが進展してきていることから、所要の配線処理を施した上で半導体チップ用パッケージ内に収納することにより、人手による取扱いを可能にして製品化されている。
【０００３】
しかも、このような半導体チップの微小化と高集積化とが進めば進むほど、半導体チップ用パッケージ自体の外観形状も不可避的に微小化せざるを得なくなってきている。
【０００４】
図８は、半導体チップ用パッケージの良否を判別する際の従来手法の一例を示す概略説明図であり、半導体チップ用パッケージ１は、半導体チップ（図示せず）が載置さるべき搭載部２と、該搭載部２に載置された半導体チップの側から引き出されるワイヤーの開放端をはんだ付けすべく搭載部２の周縁部にパターン状配列された多数個の接点４により構成されるチップ用はんだ付け部３と、該チップ用はんだ付け部３とは離間させた周縁位置にてプリント基板（図示せず）の側と個別にはんだ付けされる多数個の接点６により構成される基板用はんだ付け部５とを備えて形成されている。
【０００５】
また、定置された半導体チップ用パッケージ１に対し縦横方向と上下方向への移動を自在に配設される一対のプローブピン７，８は、一方のプローブピン７をチップ用はんだ付け部３の側の一の接点４と、他方のプローブピン８を該接点４と導通関係にあるべき基板用はんだ付け部５の側の一の接点６とそれぞれ接触させ、このような導通検査を必要箇所に対し繰り返し行うことにより、半導体チップ用パッケージ１の良否が判別できるようになっている。なお、従来手法については、上記図示例以外にも、例えばフイクスチャが備える多数本のコンタクトプローブを用いて半導体チップ用パッケージのチップ用はんだ付け部と基板用はんだ付け部とに同時に接触させて行うものもある。
【０００６】
【発明が解決しようとする課題】
しかし、半導体チップの微小化と高集積化とに対応して半導体チップ用パッケージ１自体の外観形状も微小化している現状にあっては、チップ用はんだ付け部３の側の接点４と基板用はんだ付け部５の側の接点６もその細密化は免れず、かかる状況下で一方のプローブピン７を一の接点４に、他方のプローブピン８を該接点４と導通関係にあるべき一の接点６にそれぞれ正確に接触させることは次第に困難な状況となってきている不都合があった。
【０００７】
本発明は、従来手法にみられる上記問題点に鑑みてなされたものであり、細密化が進むチップ用はんだ付け部の側の接点と基板用はんだ付け部の側の接点とに対しプローブピンを確実に接触させてパッケージの良否を正確に判別することができるようにした半導体チップ用パッケージの良否検査方法及びその装置を提供することをその目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成しようとするものであり、そのうち、本発明方法の構成上の特徴は、搭載される半導体チップの必要箇所とはんだ付けされるチップ用はんだ付け部と、該チップ用はんだ付け部とは離間させた周縁位置にて別途用意されるプリント基板の側と個別にはんだ付けされる基板用はんだ付け部とを備える半導体チップ用パッケージを水平方向に定置する定置処理と、該定置処理を経た後に、前記チップ用はんだ付け部を構成している個々の接点と少なくとも１本以上が個別接触し得るようにその厚み方向に植設され、かつ、表裏両面にそれぞれの開放端を表出させた多数本の導線を有してなる軟質絶縁板を覆設する覆設処理と、フィクスチャに垂設された多数本のコンタクトプローブを前記基板用はんだ付け部の対応部位に位置する個々の接点に各別に接触させる接触処理と、これら覆設処理と接触処理とを行った後に、適宜長さの絶縁性の細径円筒体と、該細径円筒体の先端開口面からその一部を露出させ、かつ、軟質絶縁板が備える個々の前記導線の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径が付与されて転動自在に保持させた導電性の小球部と、該小球部を細径円筒体内にて押圧付勢しつつ相互の電気的な導通を自在に配設される導電性の軸杆部とを少なくとも備える１本のプローブピンを用いて、前記軟質絶縁板における前記チップ用はんだ付け部との対応部位の表面上を面方向に走行させて各導線の表面側に位置する各開放端を介して前記チップ用はんだ付け部を構成している個々の前記接点に間接的に個別接触させる間接個別接触処理と、該間接個別接触処理を行った際に得られる抵抗値の分布状況に基づき前記半導体チップ用パッケージの良否を判別する判別処理とを経て行うことにある。
【０００９】
また、本発明装置の構成上の特徴は、搭載される半導体チップの必要箇所とはんだ付けされるチップ用はんだ付け部と、該チップ用はんだ付け部とは離間させた周縁位置にて別途用意されるプリント基板の側と個別にはんだ付けされる基板用はんだ付け部とを備える半導体チップ用パッケージを水平方向に位置固定する定置部と、前記チップ用はんだ付け部を構成している個々の接点と少なくとも１本以上が個別接触し得るようにその厚み方向に植設され、かつ、表裏両面にそれぞれの開放端を表出させた多数本の導線を有して前記半導体チップ用パッケージに覆設される軟質絶縁板と、前記基板用はんだ付け部の対応部位に位置する個々の接点に各別に接触させるべく垂設された多数本のコンタクトプローブを備えて昇降自在に配置されるフィクスチャと、適宜長さの絶縁性の細径円筒体と、該細径円筒体の先端開口面からその一部を露出させ、かつ、軟質絶縁板が備える個々の前記導線の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径が付与されて転動自在に保持させた導電性の小球部と、該小球部を細径円筒体内にて押圧付勢しつつ相互の電気的な導通を自在に配設される導電性の軸杆部とを少なくとも備え、前記軟質絶縁板における前記チップ用はんだ付け部との対応部位の表面上を面方向に走行させて各導線の表面側に位置する各開放端を介して前記チップ用はんだ付け部を構成している個々の前記接点への前記小球部の間接的な個別接触を自在に配設される１本のプローブピンとを少なくとも具備させたことにある。
【００１０】
【００１１】
【発明の実施の形態】
図１は本発明装置の一例を示す概略説明図であり、その全体は、半導体チップ用パッケージ１を水平方向に位置固定する定置部１１と、例えば図６に示すように基材１４の厚み方向に植設され、かつ、その表裏両面１４ａ，１４ｂにそれぞれの開放端１５ａ，１５ｂを表出させた多数本の導線１５を有して半導体チップ用パッケージ１の側に覆設される軟質絶縁板１３と、半導体チップ用パッケージ１の所定部位に接触させるべく垂設された多数本のコンタクトプローブ１９を備えて昇降自在に配置されるフィクスチャ１８と、転動自在に保持させた導電性の小球部２４を先端に備えて軟質絶縁板１３の所定部位の表面１４ａ上を面方向へと走行自在に配設される１本のプローブピン２１とを少なくとも備えて構成されている。
【００１２】
このうち、装置本体が備える定置部１１については、例えば適宜の治具を備えた基台１２などのように半導体チップ用パッケージ１を水平状に位置固定し得る構造を備えていものであれば、適宜用いることができる。
【００１３】
また、検査対象の半導体チップ用パッケージ１は、図３（イ）〜（ハ）に示すように（この場合の基本構成は図８に示すものと同じ）半導体チップ（図示せず）が搭載さるべき載置部２と、該載置部２に搭載された半導体チップの側から引き出されるワイヤーの開放端をはんだ付けすべく載置部２の周縁部に相互が非接触となるようにパターン状となって平行に行列配置された多数個の接点４からなるチップ用はんだ付け部３と、該チップ用はんだ付け部３とは離間させた周縁位置にてプリント基板（図示せず）の側と個別にはんだ付けされる多数個の接点６からなる基板用はんだ付け部５とを備えて形成されている。
【００１４】
この場合、検査対象の半導体チップ用パッケージ１は、図４（イ）〜（ハ）に示すように半導体チップ（図示せず）が搭載さるべき載置部２自体に点状に設けた多数個の接点４からなるチップ用はんだ付け部３と、該チップ用はんだ付け部３とは離間させた周縁位置にてプリント基板（図示せず）の側と個別にはんだ付けされる多数個の接点６からなる基板用はんだ付け部５とを備えて形成されているものであってもよい。なお、半導体チップ用パッケージ１は、上記いずれの場合においても対応関係にある個々のチップ用はんだ付け部３の側の接点４と基板用はんだ付け部５の側の接点６とが相互に導通する構造を備えて形成されている。
【００１５】
さらに、軟質絶縁板１３は、半導体チップ用パッケージ１におけるチップ用はんだ付け部３への覆設を自在とした大きさを備えて形成されるものであり、その全体は、ゴムなどの絶縁性軟質材からなる基材１４と、チップ用はんだ付け部１を構成している個々の接点４と少なくとも１本以上が個別接触し得る密度で基材１４の厚み方向に植設され、かつ、表裏両面１４ａ，１４ｂにそれぞれの開放端１５ａ，１５ｂを表出させた多数本の導線１５とで形成されている。
【００１６】
一方、フィクスチャ１８は、半導体チップ用パッケージ１において基板用はんだ付け部６を構成している個々の接点６の必要な箇所に同時に個別接触させるべく垂設された多数本のコンタクトプローブ１９を備えて装置本体に昇降自在に配置されている。この場合、フィクスチャ１８は、半導体チップ用パッケージ１の基板用はんだ付け部６のすべての対応部位に１個で対応させ得る構造とすることができるほか、基板用はんだ付け部６を例えば中心に位置するチップ用はんだ付け部３に対しその上下左右に位置する各部分に対応させて４分割し、これら個々の分割領域に対応させた複数個の組合せで構成するようにしてもよい。
【００１７】
また、半導体チップ用パッケージ１のチップ用はんだ付け部３の側に用いられるプローブピン２１は、水平面での全方位方向への移動と、昇降移動とが自在となって装置本体に配設されるものであり、これにより半導体チップ用パッケージ１に載置された軟質絶縁板１３におけるチップ用はんだ付け部３との対面部位に位置する表面１４ａに当接してその面方向に沿って自在に走行することができることになる。
【００１８】
すなわち、プローブピン２１は、図１の一点鎖線で囲繞した部分を拡大してその内部構造を示す図２の説明図からも明らかなように、適宜長さの絶縁性の細径円筒体２２と、該細径円筒体２２の先端開口面２３からその一部を露出させて転動自在に保持させた導電性の小球部２４と、該小球部２４と細径円筒体２２内にてその一端部２６ａを電気的に導通させつつ小球部２４を押圧付勢するとともに、他端部２６ｂをリード線３１と接続させた導電性の軸杆部２６とを備えて形成されている。しかも、該軸杆部２６は、細径円筒体２２内の小球部２４側にて揺動しないように細径円筒体２２の内側面に当接して均等に支持させるようにした鍔部２７が一端部２６ａに付設されている。なお、小球部２４は、常に軟質絶縁板１３に植設されている一の導線１５の開放端１５ａとのみ接触し、同時に他の導線１５の開放端１５ａとも接触することのない直径が付与されて形成されている。
【００１９】
また、小球部２４に付与される押圧力は、軸杆部２６の鍔部２７に一端２９ａ側を、細径円筒体２２内に設けられて軸杆部２６が中心位置から位置ずれしないように支持しているガイド片２５に他端２９ｂ側を支持させて軸杆部２６に介装配置されている圧縮コイルスプリング２９の圧縮力により生成されている。
【００２０】
次に、本発明に係る検査方法を図１に示す装置を例にその作用とともに説明する。
【００２１】
まず、装置本体（図示せず）において定置部１１を構成している基台１２上に半導体チップ用パッケージ１をその面方向が水平となるようにして機械的に位置固定した後、半導体チップ用パッケージ１におけるチップ用はんだ付け部３と対面合致するようにした軟質絶縁板１３を覆設する。
【００２２】
しかる後、フィクスチャ１８を降下させて半導体チップ用パッケージ１において基板用はんだ付け部６を構成している個々の接点６の必要箇所に対し対応するコンタクトプローブ１９を各別に接触させる。これにより、半導体チップ用パッケージ１内でパターン相互が短絡しているか否かをチェックし、短絡部位があればこれを特定することができることになる。
【００２３】
半導体チップ用パッケージ１内でのパターン相互の短絡がないことを確認した後は、プローブピン２１を降下させて軟質絶縁板１３の表面１４ａにその小球部２４を当接させた後、あらかじめ定められている手順に従いプローブピン２１を面方向での任意方向に移動させることにより、導線１５の開放端１５ａに接触させながら小球部２４を転動させることができる。
【００２４】
しかも、プローブピン２１の小球部２４は、常に軟質絶縁板１３に植設されている一の導線１５の開放端１５ａとのみ接触し、同時に他の導線１５の開放端１５ａとも接触することのない直径が付与されて形成されているので、軟質絶縁板１３上を小球部２４が転動する際に個々の導線１５の開放端１５ａと順次個別に点接触させることができる。
【００２５】
このため、プローブピン２１の小球部２４は、軟質絶縁板１３に植設されている導線１５を介して半導体チップ用パッケージ１のチップ用はんだ付け部３を構成している個々の接点４と間接的に個別接触することになり、したがってこれら接点４を傷つけることなく検査を実行することができる。
【００２６】
しかも、プローブピン２１は、軟質絶縁板１３を介在させたことにより、チップ用はんだ付け部３を構成している個々の接点４に対し高精度に位置決めすることなく正確に接触させることができるので、従来手法に比較して処理速度をより高速化することができる。
【００２７】
かくして、半導体チップ用パッケージ１においてチップ用はんだ付け部３を構成している個々の接点４と、基板用はんだ付け部６を構成している個々の接点６との間で両者間の導通テストを行うことにより検査を実施し、半導体チップ用パッケージ１の良否が検査できることになる。
【００２８】
図６は、図４に示す半導体チップ用パッケージ１に対し、図５に示すパターンの軟質絶縁板１３を用いて検査を実施した際の配置関係を示す説明図であり、図７は、このときにプローブピン２１の小球部２４が軟質絶縁板１３上を転動した際に得られた抵抗値の分布図を示すものであり、該分布図によれば、一定間隔で規則的に抵抗値が検出されているので、該半導体チップ用パッケージ１が良品であることが判明する。なお、図中の符号Ｒは、軟質絶縁板１３を介してプローブピン２１の小球部２４がチップ用はんだ付け部３を構成している個々の接点４と接触し、かつ、抵抗値が検出された抵抗値検出ポイントをそれぞれ示す。
【００２９】
【発明の効果】
以上述べたように本発明によれば、半導体チップ用パッケージにおいてチップ用はんだ付け部を構成している個々の接点に対しては、軟質絶縁板を介して１本のプロープピンを間接的に、かつ、正確に点接触させることができるので、隣り合う接点相互の間隔が狭くなっても精度の高い導通テストを実施することができる。
【００３０】
しかも、プローブピンは、軟質絶縁板を介在させたことにより、チップ用はんだ付け部を構成している個々の接点に対し高精度に位置決めすることなく正確に接触させることができるので、従来手法に比較して処理速度をより高速化することができるほか、チップ用はんだ付け部を構成している個々の接点を傷つけることなく検査を実行することができる。
【００３１】
また、プローブピンを構成している転動自在で押圧付勢された導電性の小球部は、それぞれの開放端を表出させて植設された多数本の導線を有する軟質絶縁板の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径を備えて形成されているので、半導体チップ用パッケージにおいてチップ用はんだ付け部を構成している個々の接点相互の間隔が狭くなっても、該軟質絶縁板を介して各別に確実に点接触させることができる。
【図面の簡単な説明】
【図１】本発明装置の一例を示す概要説明図。
【図２】本発明に用いられるプローブピンにつき図１の一点鎖線で囲繞した部分を拡大してその内部構造を示す説明図。
【図３】本発明において検査対象となっている半導体チップ用パッケージの第１のパターンについての概略を示すものであり、その内の（イ）は平面図を、（ロ）は（イ）におけるＡ部分の拡大図を、（ハ）はＢ部分の拡大図をそれぞれ示す。
【図４】本発明において検査対象となっている半導体チップ用パッケージの第２のパターンについての概略を示すものであり、その内の（イ）は平面図を、（ロ）は（イ）におけるＡ部分の拡大図を、（ハ）はＢ部分の拡大図をそれぞれ示す。
【図５】本発明に用いられる軟質絶縁板の一例を示す平面図。
【図６】図４に示す半導体チップ用パッケージを例に検査時における軟質絶縁板とプローブピンとコンタクトプローブとの相互の配置関係を示す説明図。
【図７】本発明においてプローブピンの小球部を軟質絶縁板上にて転動させた際に得られた抵抗値の分布状態を示す説明図。
【図８】本発明方法により検査される第１のパターンの半導体チップ用パッケージの概要を示す全体斜視図。
【符号の説明】
１ 半導体チップ用パッケージ
２ 載置部
３ チップ用はんだ付け部
４ 接点
５ 基板用はんだ付け部
６ 接点
７，８ プローブピン
１１ 定置部
１２ 基台
１３ 軟質絶縁板
１４ 基材
１４ａ 表面
１４ｂ 裏面
１５ 導線
１５ａ，１５ｂ 開放端
１８ フィクスチャ
１９ コンタクトプローブ
２１ プローブピン
２２ 細径円筒部
２３ 先端開口面
２４ 小球部
２５ ガイド片
２６ 軸杆部
２６ａ 一端部
２７ 鍔部
２８ 他端部
２９ 圧縮コイルスプリング
２９ａ 一端
２９ｂ 他端
３１ リード線
Ｒ 抵抗値検出ポイント
【発明の属する技術分野】
本発明は、半導体チップ用パッケージにおいてチップ用はんだ付け部と基板用はんだ付け部とを構成している多数の接点の細密化が進むなかで、該パッケージの良否を正しく判別することができるようにした半導体チップ用パッケージの良否検査方法及びその装置に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）等の半導体チップは、とみにその微小化と高集積化とが進展してきていることから、所要の配線処理を施した上で半導体チップ用パッケージ内に収納することにより、人手による取扱いを可能にして製品化されている。
【０００３】
しかも、このような半導体チップの微小化と高集積化とが進めば進むほど、半導体チップ用パッケージ自体の外観形状も不可避的に微小化せざるを得なくなってきている。
【０００４】
図８は、半導体チップ用パッケージの良否を判別する際の従来手法の一例を示す概略説明図であり、半導体チップ用パッケージ１は、半導体チップ（図示せず）が載置さるべき搭載部２と、該搭載部２に載置された半導体チップの側から引き出されるワイヤーの開放端をはんだ付けすべく搭載部２の周縁部にパターン状配列された多数個の接点４により構成されるチップ用はんだ付け部３と、該チップ用はんだ付け部３とは離間させた周縁位置にてプリント基板（図示せず）の側と個別にはんだ付けされる多数個の接点６により構成される基板用はんだ付け部５とを備えて形成されている。
【０００５】
また、定置された半導体チップ用パッケージ１に対し縦横方向と上下方向への移動を自在に配設される一対のプローブピン７，８は、一方のプローブピン７をチップ用はんだ付け部３の側の一の接点４と、他方のプローブピン８を該接点４と導通関係にあるべき基板用はんだ付け部５の側の一の接点６とそれぞれ接触させ、このような導通検査を必要箇所に対し繰り返し行うことにより、半導体チップ用パッケージ１の良否が判別できるようになっている。なお、従来手法については、上記図示例以外にも、例えばフイクスチャが備える多数本のコンタクトプローブを用いて半導体チップ用パッケージのチップ用はんだ付け部と基板用はんだ付け部とに同時に接触させて行うものもある。
【０００６】
【発明が解決しようとする課題】
しかし、半導体チップの微小化と高集積化とに対応して半導体チップ用パッケージ１自体の外観形状も微小化している現状にあっては、チップ用はんだ付け部３の側の接点４と基板用はんだ付け部５の側の接点６もその細密化は免れず、かかる状況下で一方のプローブピン７を一の接点４に、他方のプローブピン８を該接点４と導通関係にあるべき一の接点６にそれぞれ正確に接触させることは次第に困難な状況となってきている不都合があった。
【０００７】
本発明は、従来手法にみられる上記問題点に鑑みてなされたものであり、細密化が進むチップ用はんだ付け部の側の接点と基板用はんだ付け部の側の接点とに対しプローブピンを確実に接触させてパッケージの良否を正確に判別することができるようにした半導体チップ用パッケージの良否検査方法及びその装置を提供することをその目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成しようとするものであり、そのうち、本発明方法の構成上の特徴は、搭載される半導体チップの必要箇所とはんだ付けされるチップ用はんだ付け部と、該チップ用はんだ付け部とは離間させた周縁位置にて別途用意されるプリント基板の側と個別にはんだ付けされる基板用はんだ付け部とを備える半導体チップ用パッケージを水平方向に定置する定置処理と、該定置処理を経た後に、前記チップ用はんだ付け部を構成している個々の接点と少なくとも１本以上が個別接触し得るようにその厚み方向に植設され、かつ、表裏両面にそれぞれの開放端を表出させた多数本の導線を有してなる軟質絶縁板を覆設する覆設処理と、フィクスチャに垂設された多数本のコンタクトプローブを前記基板用はんだ付け部の対応部位に位置する個々の接点に各別に接触させる接触処理と、これら覆設処理と接触処理とを行った後に、適宜長さの絶縁性の細径円筒体と、該細径円筒体の先端開口面からその一部を露出させ、かつ、軟質絶縁板が備える個々の前記導線の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径が付与されて転動自在に保持させた導電性の小球部と、該小球部を細径円筒体内にて押圧付勢しつつ相互の電気的な導通を自在に配設される導電性の軸杆部とを少なくとも備える１本のプローブピンを用いて、前記軟質絶縁板における前記チップ用はんだ付け部との対応部位の表面上を面方向に走行させて各導線の表面側に位置する各開放端を介して前記チップ用はんだ付け部を構成している個々の前記接点に間接的に個別接触させる間接個別接触処理と、該間接個別接触処理を行った際に得られる抵抗値の分布状況に基づき前記半導体チップ用パッケージの良否を判別する判別処理とを経て行うことにある。
【０００９】
また、本発明装置の構成上の特徴は、搭載される半導体チップの必要箇所とはんだ付けされるチップ用はんだ付け部と、該チップ用はんだ付け部とは離間させた周縁位置にて別途用意されるプリント基板の側と個別にはんだ付けされる基板用はんだ付け部とを備える半導体チップ用パッケージを水平方向に位置固定する定置部と、前記チップ用はんだ付け部を構成している個々の接点と少なくとも１本以上が個別接触し得るようにその厚み方向に植設され、かつ、表裏両面にそれぞれの開放端を表出させた多数本の導線を有して前記半導体チップ用パッケージに覆設される軟質絶縁板と、前記基板用はんだ付け部の対応部位に位置する個々の接点に各別に接触させるべく垂設された多数本のコンタクトプローブを備えて昇降自在に配置されるフィクスチャと、適宜長さの絶縁性の細径円筒体と、該細径円筒体の先端開口面からその一部を露出させ、かつ、軟質絶縁板が備える個々の前記導線の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径が付与されて転動自在に保持させた導電性の小球部と、該小球部を細径円筒体内にて押圧付勢しつつ相互の電気的な導通を自在に配設される導電性の軸杆部とを少なくとも備え、前記軟質絶縁板における前記チップ用はんだ付け部との対応部位の表面上を面方向に走行させて各導線の表面側に位置する各開放端を介して前記チップ用はんだ付け部を構成している個々の前記接点への前記小球部の間接的な個別接触を自在に配設される１本のプローブピンとを少なくとも具備させたことにある。
【００１０】
【００１１】
【発明の実施の形態】
図１は本発明装置の一例を示す概略説明図であり、その全体は、半導体チップ用パッケージ１を水平方向に位置固定する定置部１１と、例えば図６に示すように基材１４の厚み方向に植設され、かつ、その表裏両面１４ａ，１４ｂにそれぞれの開放端１５ａ，１５ｂを表出させた多数本の導線１５を有して半導体チップ用パッケージ１の側に覆設される軟質絶縁板１３と、半導体チップ用パッケージ１の所定部位に接触させるべく垂設された多数本のコンタクトプローブ１９を備えて昇降自在に配置されるフィクスチャ１８と、転動自在に保持させた導電性の小球部２４を先端に備えて軟質絶縁板１３の所定部位の表面１４ａ上を面方向へと走行自在に配設される１本のプローブピン２１とを少なくとも備えて構成されている。
【００１２】
このうち、装置本体が備える定置部１１については、例えば適宜の治具を備えた基台１２などのように半導体チップ用パッケージ１を水平状に位置固定し得る構造を備えていものであれば、適宜用いることができる。
【００１３】
また、検査対象の半導体チップ用パッケージ１は、図３（イ）〜（ハ）に示すように（この場合の基本構成は図８に示すものと同じ）半導体チップ（図示せず）が搭載さるべき載置部２と、該載置部２に搭載された半導体チップの側から引き出されるワイヤーの開放端をはんだ付けすべく載置部２の周縁部に相互が非接触となるようにパターン状となって平行に行列配置された多数個の接点４からなるチップ用はんだ付け部３と、該チップ用はんだ付け部３とは離間させた周縁位置にてプリント基板（図示せず）の側と個別にはんだ付けされる多数個の接点６からなる基板用はんだ付け部５とを備えて形成されている。
【００１４】
この場合、検査対象の半導体チップ用パッケージ１は、図４（イ）〜（ハ）に示すように半導体チップ（図示せず）が搭載さるべき載置部２自体に点状に設けた多数個の接点４からなるチップ用はんだ付け部３と、該チップ用はんだ付け部３とは離間させた周縁位置にてプリント基板（図示せず）の側と個別にはんだ付けされる多数個の接点６からなる基板用はんだ付け部５とを備えて形成されているものであってもよい。なお、半導体チップ用パッケージ１は、上記いずれの場合においても対応関係にある個々のチップ用はんだ付け部３の側の接点４と基板用はんだ付け部５の側の接点６とが相互に導通する構造を備えて形成されている。
【００１５】
さらに、軟質絶縁板１３は、半導体チップ用パッケージ１におけるチップ用はんだ付け部３への覆設を自在とした大きさを備えて形成されるものであり、その全体は、ゴムなどの絶縁性軟質材からなる基材１４と、チップ用はんだ付け部１を構成している個々の接点４と少なくとも１本以上が個別接触し得る密度で基材１４の厚み方向に植設され、かつ、表裏両面１４ａ，１４ｂにそれぞれの開放端１５ａ，１５ｂを表出させた多数本の導線１５とで形成されている。
【００１６】
一方、フィクスチャ１８は、半導体チップ用パッケージ１において基板用はんだ付け部６を構成している個々の接点６の必要な箇所に同時に個別接触させるべく垂設された多数本のコンタクトプローブ１９を備えて装置本体に昇降自在に配置されている。この場合、フィクスチャ１８は、半導体チップ用パッケージ１の基板用はんだ付け部６のすべての対応部位に１個で対応させ得る構造とすることができるほか、基板用はんだ付け部６を例えば中心に位置するチップ用はんだ付け部３に対しその上下左右に位置する各部分に対応させて４分割し、これら個々の分割領域に対応させた複数個の組合せで構成するようにしてもよい。
【００１７】
また、半導体チップ用パッケージ１のチップ用はんだ付け部３の側に用いられるプローブピン２１は、水平面での全方位方向への移動と、昇降移動とが自在となって装置本体に配設されるものであり、これにより半導体チップ用パッケージ１に載置された軟質絶縁板１３におけるチップ用はんだ付け部３との対面部位に位置する表面１４ａに当接してその面方向に沿って自在に走行することができることになる。
【００１８】
すなわち、プローブピン２１は、図１の一点鎖線で囲繞した部分を拡大してその内部構造を示す図２の説明図からも明らかなように、適宜長さの絶縁性の細径円筒体２２と、該細径円筒体２２の先端開口面２３からその一部を露出させて転動自在に保持させた導電性の小球部２４と、該小球部２４と細径円筒体２２内にてその一端部２６ａを電気的に導通させつつ小球部２４を押圧付勢するとともに、他端部２６ｂをリード線３１と接続させた導電性の軸杆部２６とを備えて形成されている。しかも、該軸杆部２６は、細径円筒体２２内の小球部２４側にて揺動しないように細径円筒体２２の内側面に当接して均等に支持させるようにした鍔部２７が一端部２６ａに付設されている。なお、小球部２４は、常に軟質絶縁板１３に植設されている一の導線１５の開放端１５ａとのみ接触し、同時に他の導線１５の開放端１５ａとも接触することのない直径が付与されて形成されている。
【００１９】
また、小球部２４に付与される押圧力は、軸杆部２６の鍔部２７に一端２９ａ側を、細径円筒体２２内に設けられて軸杆部２６が中心位置から位置ずれしないように支持しているガイド片２５に他端２９ｂ側を支持させて軸杆部２６に介装配置されている圧縮コイルスプリング２９の圧縮力により生成されている。
【００２０】
次に、本発明に係る検査方法を図１に示す装置を例にその作用とともに説明する。
【００２１】
まず、装置本体（図示せず）において定置部１１を構成している基台１２上に半導体チップ用パッケージ１をその面方向が水平となるようにして機械的に位置固定した後、半導体チップ用パッケージ１におけるチップ用はんだ付け部３と対面合致するようにした軟質絶縁板１３を覆設する。
【００２２】
しかる後、フィクスチャ１８を降下させて半導体チップ用パッケージ１において基板用はんだ付け部６を構成している個々の接点６の必要箇所に対し対応するコンタクトプローブ１９を各別に接触させる。これにより、半導体チップ用パッケージ１内でパターン相互が短絡しているか否かをチェックし、短絡部位があればこれを特定することができることになる。
【００２３】
半導体チップ用パッケージ１内でのパターン相互の短絡がないことを確認した後は、プローブピン２１を降下させて軟質絶縁板１３の表面１４ａにその小球部２４を当接させた後、あらかじめ定められている手順に従いプローブピン２１を面方向での任意方向に移動させることにより、導線１５の開放端１５ａに接触させながら小球部２４を転動させることができる。
【００２４】
しかも、プローブピン２１の小球部２４は、常に軟質絶縁板１３に植設されている一の導線１５の開放端１５ａとのみ接触し、同時に他の導線１５の開放端１５ａとも接触することのない直径が付与されて形成されているので、軟質絶縁板１３上を小球部２４が転動する際に個々の導線１５の開放端１５ａと順次個別に点接触させることができる。
【００２５】
このため、プローブピン２１の小球部２４は、軟質絶縁板１３に植設されている導線１５を介して半導体チップ用パッケージ１のチップ用はんだ付け部３を構成している個々の接点４と間接的に個別接触することになり、したがってこれら接点４を傷つけることなく検査を実行することができる。
【００２６】
しかも、プローブピン２１は、軟質絶縁板１３を介在させたことにより、チップ用はんだ付け部３を構成している個々の接点４に対し高精度に位置決めすることなく正確に接触させることができるので、従来手法に比較して処理速度をより高速化することができる。
【００２７】
かくして、半導体チップ用パッケージ１においてチップ用はんだ付け部３を構成している個々の接点４と、基板用はんだ付け部６を構成している個々の接点６との間で両者間の導通テストを行うことにより検査を実施し、半導体チップ用パッケージ１の良否が検査できることになる。
【００２８】
図６は、図４に示す半導体チップ用パッケージ１に対し、図５に示すパターンの軟質絶縁板１３を用いて検査を実施した際の配置関係を示す説明図であり、図７は、このときにプローブピン２１の小球部２４が軟質絶縁板１３上を転動した際に得られた抵抗値の分布図を示すものであり、該分布図によれば、一定間隔で規則的に抵抗値が検出されているので、該半導体チップ用パッケージ１が良品であることが判明する。なお、図中の符号Ｒは、軟質絶縁板１３を介してプローブピン２１の小球部２４がチップ用はんだ付け部３を構成している個々の接点４と接触し、かつ、抵抗値が検出された抵抗値検出ポイントをそれぞれ示す。
【００２９】
【発明の効果】
以上述べたように本発明によれば、半導体チップ用パッケージにおいてチップ用はんだ付け部を構成している個々の接点に対しては、軟質絶縁板を介して１本のプロープピンを間接的に、かつ、正確に点接触させることができるので、隣り合う接点相互の間隔が狭くなっても精度の高い導通テストを実施することができる。
【００３０】
しかも、プローブピンは、軟質絶縁板を介在させたことにより、チップ用はんだ付け部を構成している個々の接点に対し高精度に位置決めすることなく正確に接触させることができるので、従来手法に比較して処理速度をより高速化することができるほか、チップ用はんだ付け部を構成している個々の接点を傷つけることなく検査を実行することができる。
【００３１】
また、プローブピンを構成している転動自在で押圧付勢された導電性の小球部は、それぞれの開放端を表出させて植設された多数本の導線を有する軟質絶縁板の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径を備えて形成されているので、半導体チップ用パッケージにおいてチップ用はんだ付け部を構成している個々の接点相互の間隔が狭くなっても、該軟質絶縁板を介して各別に確実に点接触させることができる。
【図面の簡単な説明】
【図１】本発明装置の一例を示す概要説明図。
【図２】本発明に用いられるプローブピンにつき図１の一点鎖線で囲繞した部分を拡大してその内部構造を示す説明図。
【図３】本発明において検査対象となっている半導体チップ用パッケージの第１のパターンについての概略を示すものであり、その内の（イ）は平面図を、（ロ）は（イ）におけるＡ部分の拡大図を、（ハ）はＢ部分の拡大図をそれぞれ示す。
【図４】本発明において検査対象となっている半導体チップ用パッケージの第２のパターンについての概略を示すものであり、その内の（イ）は平面図を、（ロ）は（イ）におけるＡ部分の拡大図を、（ハ）はＢ部分の拡大図をそれぞれ示す。
【図５】本発明に用いられる軟質絶縁板の一例を示す平面図。
【図６】図４に示す半導体チップ用パッケージを例に検査時における軟質絶縁板とプローブピンとコンタクトプローブとの相互の配置関係を示す説明図。
【図７】本発明においてプローブピンの小球部を軟質絶縁板上にて転動させた際に得られた抵抗値の分布状態を示す説明図。
【図８】本発明方法により検査される第１のパターンの半導体チップ用パッケージの概要を示す全体斜視図。
【符号の説明】
１ 半導体チップ用パッケージ
２ 載置部
３ チップ用はんだ付け部
４ 接点
５ 基板用はんだ付け部
６ 接点
７，８ プローブピン
１１ 定置部
１２ 基台
１３ 軟質絶縁板
１４ 基材
１４ａ 表面
１４ｂ 裏面
１５ 導線
１５ａ，１５ｂ 開放端
１８ フィクスチャ
１９ コンタクトプローブ
２１ プローブピン
２２ 細径円筒部
２３ 先端開口面
２４ 小球部
２５ ガイド片
２６ 軸杆部
２６ａ 一端部
２７ 鍔部
２８ 他端部
２９ 圧縮コイルスプリング
２９ａ 一端
２９ｂ 他端
３１ リード線
Ｒ 抵抗値検出ポイント
Claims (2)
- 搭載される半導体チップの必要箇所とはんだ付けされるチップ用はんだ付け部と、該チップ用はんだ付け部とは離間させた周縁位置にて別途用意されるプリント基板の側と個別にはんだ付けされる基板用はんだ付け部とを備える半導体チップ用パッケージを水平方向に定置する定置処理と、
該定置処理を経た後に、前記チップ用はんだ付け部を構成している個々の接点と少なくとも１本以上が個別接触し得るようにその厚み方向に植設され、かつ、表裏両面にそれぞれの開放端を表出させた多数本の導線を有してなる軟質絶縁板を覆設する覆設処理と、
フィクスチャに垂設された多数本のコンタクトプローブを前記基板用はんだ付け部の対応部位に位置する個々の接点に各別に接触させる接触処理と、
これら覆設処理と接触処理とを行った後に、適宜長さの絶縁性の細径円筒体と、該細径円筒体の先端開口面からその一部を露出させ、かつ、軟質絶縁板が備える個々の前記導線の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径が付与されて転動自在に保持させた導電性の小球部と、該小球部を細径円筒体内にて押圧付勢しつつ相互の電気的な導通を自在に配設される導電性の軸杆部とを少なくとも備える１本のプローブピンを用いて、前記軟質絶縁板における前記チップ用はんだ付け部との対応部位の表面上を面方向に走行させて各導線の表面側に位置する各開放端を介して前記チップ用はんだ付け部を構成している個々の前記接点に間接的に個別接触させる間接個別接触処理と、
該間接個別接触処理を行った際に得られる抵抗値の分布状況に基づき前記半導体チップ用パッケージの良否を判別する判別処理とを経て行うことを特徴とする半導体チップ用パッケージの良否検査方法。 - 搭載される半導体チップの必要箇所とはんだ付けされるチップ用はんだ付け部と、該チップ用はんだ付け部とは離間させた周縁位置にて別途用意されるプリント基板の側と個別にはんだ付けされる基板用はんだ付け部とを備える半導体チップ用パッケージを水平方向に位置固定する定置部と、
前記チップ用はんだ付け部を構成している個々の接点と少なくとも１本以上が個別接触し得るようにその厚み方向に植設され、かつ、表裏両面にそれぞれの開放端を表出させた多数本の導線を有して前記半導体チップ用パッケージに覆設される軟質絶縁板と、
前記基板用はんだ付け部の対応部位に位置する個々の接点に各別に接触させるべく垂設された多数本のコンタクトプローブを備えて昇降自在に配置されるフィクスチャと、
適宜長さの絶縁性の細径円筒体と、該細径円筒体の先端開口面からその一部を露出させ、かつ、軟質絶縁板が備える個々の前記導線の各開放端のうち、常に一の開放端とのみ個別に接触させ得る直径が付与されて転動自在に保持させた導電性の小球部と、該小球部を細径円筒体内にて押圧付勢しつつ相互の電気的な導通を自在に配設される導電性の軸杆部とを少なくとも備え、前記軟質絶縁板における前記チップ用はんだ付け部との対応部位の表面上を面方向に走行させて各導線の表面側に位置する各開放端を介して前記チップ用はんだ付け部を構成している個々の前記接点への前記小球部の間接的な個別接触を自在に配設される１本のプローブピンとを少なくとも具備させたことを特徴とする半導体チップ用パッケージの良否検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24721898A JP4097003B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体チップ用パッケージの良否検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24721898A JP4097003B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体チップ用パッケージの良否検査方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000074991A JP2000074991A (ja) | 2000-03-14 |
| JP4097003B2 true JP4097003B2 (ja) | 2008-06-04 |
Family
ID=17160214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24721898A Expired - Fee Related JP4097003B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体チップ用パッケージの良否検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097003B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4863786B2 (ja) * | 2006-06-28 | 2012-01-25 | 富士通株式会社 | 接触試験装置および接触試験方法 |
| CN103487712B (zh) * | 2013-09-17 | 2016-08-17 | 郭婉琳 | 绝缘测试电极板 |
| CN114076850B (zh) * | 2020-08-14 | 2023-12-15 | 富准精密模具(嘉善)有限公司 | 电阻检测装置 |
| CN112394280B (zh) * | 2020-11-17 | 2024-05-28 | 广州市力驰微电子科技有限公司 | 一种电源芯片生产用的测试装置 |
| CN112363089B (zh) * | 2020-11-26 | 2022-11-18 | 歌尔科技有限公司 | 一种产品外壳通断测试装置及测试方法 |
| CN115598384B (zh) * | 2022-10-18 | 2023-08-08 | 上海燧原科技有限公司 | 一种链路电迁移测试夹具及其制备方法 |
-
1998
- 1998-09-01 JP JP24721898A patent/JP4097003B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000074991A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4514855B2 (ja) | プロービングカードの製造方法 | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| JP4097003B2 (ja) | 半導体チップ用パッケージの良否検査方法及びその装置 | |
| JPS612338A (ja) | 検査装置 | |
| JP2005315775A (ja) | 片面移動式プローブを用いた４端子検査方法及び４端子検査用治具 | |
| JP2007225581A (ja) | 格子状配列プローブ組立体 | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP2000074990A (ja) | 半導体チップ用パッケージの良否検査方法及びその装置 | |
| US6597188B1 (en) | Ground land for singulated ball grid array | |
| JPH10111314A (ja) | プローブ | |
| JP4406218B2 (ja) | プローブを備えた検査装置、およびプローブを備えた検査装置の位置決め機構による位置決め方法 | |
| JP3120784B2 (ja) | 半導体製品の電気特性検査装置及び検査方法 | |
| JPH0815361A (ja) | プリント配線板の検査方法 | |
| JPH1038970A (ja) | 検査治具および自動検査装置 | |
| JPH0691134B2 (ja) | 半導体装置の試験装置 | |
| JPS58155374A (ja) | プリント基板のテスト装置 | |
| JPH0758168A (ja) | プローブ装置 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JP2011163850A (ja) | プローブカード、電子装置の電気特性測定装置、電子装置の電気特性測定方法 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 | |
| JP2002050876A (ja) | 基板の製造方法および基板 | |
| JP3261723B2 (ja) | 半導体ウェーハのペレット検査方法 | |
| JPH08304486A (ja) | 四端子測定用接触子構造 | |
| JPH0737943A (ja) | プローブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150321 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |