JPH04236440A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH04236440A JPH04236440A JP3005088A JP508891A JPH04236440A JP H04236440 A JPH04236440 A JP H04236440A JP 3005088 A JP3005088 A JP 3005088A JP 508891 A JP508891 A JP 508891A JP H04236440 A JPH04236440 A JP H04236440A
- Authority
- JP
- Japan
- Prior art keywords
- test
- chip
- signal
- terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 117
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000005259 measurement Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 22
- 239000000523 sample Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体試験装置に係り、
より詳しくはウェーハ上に形成されたチップ領域を効率
的に検査しうる半導体試験装置に関する。
より詳しくはウェーハ上に形成されたチップ領域を効率
的に検査しうる半導体試験装置に関する。
【０００２】
【従来の技術】近年、急速にメモリ等半導体装置の大容
量化とウェーハの大口径化が進み個々のチップが複雑化
するとともに、ウェーハ全体におけるチップ個数も増大
している。したがって、ウェーハ上の個々のチップ領域
の試験時間も長大化する傾向にあるが、この試験時間の
短縮をはかるために、多数のチップの同時測定を行うよ
うになってきている。
量化とウェーハの大口径化が進み個々のチップが複雑化
するとともに、ウェーハ全体におけるチップ個数も増大
している。したがって、ウェーハ上の個々のチップ領域
の試験時間も長大化する傾向にあるが、この試験時間の
短縮をはかるために、多数のチップの同時測定を行うよ
うになってきている。
【０００３】一方、デバイスの高速化が進みアクセス等
の正確な測定も要求されている。従来、ウェーハ上に形
成されたチップ領域の検査には図４、図５に示すような
プローブカードが用いられていた。プローブカードとは
、エポキシ基板上に針を立てた検査用器具（以後、プロ
ーブカードという）であり、これとＤＵＴ（被測定デバ
イス：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ ）とのコ
ンタクトを行い、ドライバ／コンパレータを内蔵した装
置と接続しチップ領域の試験を行っていた。
の正確な測定も要求されている。従来、ウェーハ上に形
成されたチップ領域の検査には図４、図５に示すような
プローブカードが用いられていた。プローブカードとは
、エポキシ基板上に針を立てた検査用器具（以後、プロ
ーブカードという）であり、これとＤＵＴ（被測定デバ
イス：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ ）とのコ
ンタクトを行い、ドライバ／コンパレータを内蔵した装
置と接続しチップ領域の試験を行っていた。
【０００４】
【発明が解決しようとする課題】しかし、同時測定個数
を増加させるためには、個々のチップ領域の長辺もしく
は短辺方向にプローブ（針）２４の個数を増加し、かつ
ドライバ／コンパレータを増加する必要がある。しかし
、現在のプローブカードでは、プローブ（針）の径が根
元部分で２５０〜３００μ程度は必要なこともあり、プ
ローブを設定する針立て本数等のハード的な限界があり
、このことにより同時測定個数の増大には限度があった
。
を増加させるためには、個々のチップ領域の長辺もしく
は短辺方向にプローブ（針）２４の個数を増加し、かつ
ドライバ／コンパレータを増加する必要がある。しかし
、現在のプローブカードでは、プローブ（針）の径が根
元部分で２５０〜３００μ程度は必要なこともあり、プ
ローブを設定する針立て本数等のハード的な限界があり
、このことにより同時測定個数の増大には限度があった
。
【０００５】また、プローブの増大に伴いドライバ／コ
ンパレータを増大させる必要があるが、従来の設備では
対応できないという問題点があった。そして、図４に示
す従来の装置においては、ドライバ／コンパレータを備
えたテストヘッドとＤＵＴとの距離が長く、信号遅延等
により試験の高速化にも限界があった。さらに、従来の
プローブカードではプローブと個々のチップ領域のパッ
ドとの位置合わせにも時間がかかっており、プローブの
数が増大すれば、この時間も長大化するという問題点が
あった。
ンパレータを増大させる必要があるが、従来の設備では
対応できないという問題点があった。そして、図４に示
す従来の装置においては、ドライバ／コンパレータを備
えたテストヘッドとＤＵＴとの距離が長く、信号遅延等
により試験の高速化にも限界があった。さらに、従来の
プローブカードではプローブと個々のチップ領域のパッ
ドとの位置合わせにも時間がかかっており、プローブの
数が増大すれば、この時間も長大化するという問題点が
あった。
【０００６】本発明は、従来よりも位置合わせが容易で
、同時測定個数が多く、かつ、個々のチップ領域につい
てより高速で試験可能な半導体試験装置を提供すること
にある。
、同時測定個数が多く、かつ、個々のチップ領域につい
てより高速で試験可能な半導体試験装置を提供すること
にある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体試験装置は、集積回路が形成された
複数の被試験チップ領域を有する被試験半導体ウェーハ
８上の前記複数の被試験チップ領域の信号入力端子及び
信号出力端子及び電源端子と各々対称な位置関係を有し
て配置され、かつ突起状を有する試験信号出力端子１０
及び試験応答信号入力端子１０及び給電端子１３と、前
記試験信号出力端子１０に接続される試験信号ドライバ
１１と、前記試験応答信号入力端子１０に接続される試
験応答信号コンパレータ１２と、が形成された複数のチ
ップテスト部１を有する試験用半導体ウェーハ１を備え
、前記被試験半導体ウェーハ８と前記試験用半導体ウェ
ーハ１とを重ね合わせて前記試験信号出力端子１０と前
記信号入力端子、前記試験応答信号入力端子１０と前記
信号出力端子、及び前記給電端子１３と前記電源端子と
を密着させ、前記給電端子１３により前記被試験チップ
領域に電源を供給し、外部から前記試験信号ドライバ１
１に供給される回路試験用信号を前記試験信号出力端子
１０により前記被試験チップ領域に出力し、かつ、前記
試験応答信号入力端子１０から入力される前記被試験チ
ップ領域からの前記回路試験用信号に対応する応答信号
を前記試験応答信号コンパレータ１２により比較し、前
記被試験チップ領域が正確に動作するか否かを判断する
ための情報を外部出力するように構成される。
に、本発明の半導体試験装置は、集積回路が形成された
複数の被試験チップ領域を有する被試験半導体ウェーハ
８上の前記複数の被試験チップ領域の信号入力端子及び
信号出力端子及び電源端子と各々対称な位置関係を有し
て配置され、かつ突起状を有する試験信号出力端子１０
及び試験応答信号入力端子１０及び給電端子１３と、前
記試験信号出力端子１０に接続される試験信号ドライバ
１１と、前記試験応答信号入力端子１０に接続される試
験応答信号コンパレータ１２と、が形成された複数のチ
ップテスト部１を有する試験用半導体ウェーハ１を備え
、前記被試験半導体ウェーハ８と前記試験用半導体ウェ
ーハ１とを重ね合わせて前記試験信号出力端子１０と前
記信号入力端子、前記試験応答信号入力端子１０と前記
信号出力端子、及び前記給電端子１３と前記電源端子と
を密着させ、前記給電端子１３により前記被試験チップ
領域に電源を供給し、外部から前記試験信号ドライバ１
１に供給される回路試験用信号を前記試験信号出力端子
１０により前記被試験チップ領域に出力し、かつ、前記
試験応答信号入力端子１０から入力される前記被試験チ
ップ領域からの前記回路試験用信号に対応する応答信号
を前記試験応答信号コンパレータ１２により比較し、前
記被試験チップ領域が正確に動作するか否かを判断する
ための情報を外部出力するように構成される。
【０００８】
【作用】上記構成を有する本発明によれば、試験用半導
体ウェーハ１と被試験半導体ウェーハ８の各端子はぴっ
たり重ね合わせられるように対称位置に配置されている
ので、簡易な調整動作により全端子を密着させることが
できる。試験用半導体ウェーハ１側の端子は突起状を有
しているので密着はより容易となる。
体ウェーハ１と被試験半導体ウェーハ８の各端子はぴっ
たり重ね合わせられるように対称位置に配置されている
ので、簡易な調整動作により全端子を密着させることが
できる。試験用半導体ウェーハ１側の端子は突起状を有
しているので密着はより容易となる。
【０００９】この状態で被試験半導体ウェーハ８上の所
望の被試験チップ領域に同時に給電し、回路試験用信号
を出力し、かつ、その応答信号を取入れることができる
。さらに、試験用半導体ウェーハ１上に試験信号ドライ
バ１１と試験応答信号コンパレータ１２とが形成されて
いるので、信号の遅延も少なく試験の高速化が図れると
いう利点も有する。さらに、ウェーハどうしを合わせれ
ばよいことから、位置合わせも１回で済み、この点でも
試験時間の短縮化が図れるという利点がある。
望の被試験チップ領域に同時に給電し、回路試験用信号
を出力し、かつ、その応答信号を取入れることができる
。さらに、試験用半導体ウェーハ１上に試験信号ドライ
バ１１と試験応答信号コンパレータ１２とが形成されて
いるので、信号の遅延も少なく試験の高速化が図れると
いう利点も有する。さらに、ウェーハどうしを合わせれ
ばよいことから、位置合わせも１回で済み、この点でも
試験時間の短縮化が図れるという利点がある。
【００１０】
【実施例】図１に本発明の一実施例を示す。図１（Ａ）
は、シリコン基板上チップごとにドライバ／コンパレー
タを形成したチップテスト部２が複数設けられたウェー
ハ１がキャリヤ３に実装された状態を示している。各チ
ップテスト部２は被試験ウェーハの被試験チップ領域に
合わせたパッド配列になっており、かつ被試験チップ領
域の入出力に合わせたドライバ／コンパレータが配置さ
れている。被試験チップ領域への電源（以下ＶＣＣとい
う）供給は各チップテスト部２上に形成されたＶＣＣ
ＯＮ／ＯＦＦ回路（図示せず）によって任意に供給さ
れる。さらに、ノイズ対策としてチップごとのＶＣＣラ
インにコンデンサを形成する。図１（Ｂ）は、ドライバ
１１、コンパレータ１２を同時搭載したチップテスト部
２の詳細な構成を示している。
は、シリコン基板上チップごとにドライバ／コンパレー
タを形成したチップテスト部２が複数設けられたウェー
ハ１がキャリヤ３に実装された状態を示している。各チ
ップテスト部２は被試験ウェーハの被試験チップ領域に
合わせたパッド配列になっており、かつ被試験チップ領
域の入出力に合わせたドライバ／コンパレータが配置さ
れている。被試験チップ領域への電源（以下ＶＣＣとい
う）供給は各チップテスト部２上に形成されたＶＣＣ
ＯＮ／ＯＦＦ回路（図示せず）によって任意に供給さ
れる。さらに、ノイズ対策としてチップごとのＶＣＣラ
インにコンデンサを形成する。図１（Ｂ）は、ドライバ
１１、コンパレータ１２を同時搭載したチップテスト部
２の詳細な構成を示している。
【００１１】本実施例では、図１（Ａ）に示すように各
チップテスト部２は被試験チップ領域の入出力端子に対
応して、試験用信号入出力用のドライバ１１及びコンパ
レータ１２が配置されており、バンプパッド（２００μ
〜５００μ程度の突起状端子）１０を通して被試験チッ
プ領域とコンタクトされる。ＶＣＣ、ドライバパターン
、Ｉ／Ｏパターン、期待パターン、ストローブ、各種電
源等は図３に示すＬＳＩテスタ１６よりテストケーブル
を通して供給される。キャリヤ３上に設けられたパット
とウェーハ周辺に設けられたパッド間はボンディング６
によって接続される。 また、あらかじめ各被試験チ
ップ領域ごとのＤＣパラメトリック試験を行い、その良
否により各チップテスト部２ごとに搭載されているＶＣ
Ｃ ＯＮ／ＯＦＦ回路（図示せず）を動作させ、ＤＵ
Ｔ８のＤＣ良品チップのみＶＣＣを供給する。各被試験
チップの領域の良否判定は、コンパレータ１２からの期
待パターンとストローブにより判定され、その結果は、
パターン比較回路及びアドレスフェイルレジスタ１５に
格納される。そのパターン比較回路及びアドレスフェイ
ルレジスタ１５より試験終了後、どの被試験チップ領域
が不良となっているかを読み出し、そのデータに基づい
て不良のものにマーキングを行う。
チップテスト部２は被試験チップ領域の入出力端子に対
応して、試験用信号入出力用のドライバ１１及びコンパ
レータ１２が配置されており、バンプパッド（２００μ
〜５００μ程度の突起状端子）１０を通して被試験チッ
プ領域とコンタクトされる。ＶＣＣ、ドライバパターン
、Ｉ／Ｏパターン、期待パターン、ストローブ、各種電
源等は図３に示すＬＳＩテスタ１６よりテストケーブル
を通して供給される。キャリヤ３上に設けられたパット
とウェーハ周辺に設けられたパッド間はボンディング６
によって接続される。 また、あらかじめ各被試験チ
ップ領域ごとのＤＣパラメトリック試験を行い、その良
否により各チップテスト部２ごとに搭載されているＶＣ
Ｃ ＯＮ／ＯＦＦ回路（図示せず）を動作させ、ＤＵ
Ｔ８のＤＣ良品チップのみＶＣＣを供給する。各被試験
チップの領域の良否判定は、コンパレータ１２からの期
待パターンとストローブにより判定され、その結果は、
パターン比較回路及びアドレスフェイルレジスタ１５に
格納される。そのパターン比較回路及びアドレスフェイ
ルレジスタ１５より試験終了後、どの被試験チップ領域
が不良となっているかを読み出し、そのデータに基づい
て不良のものにマーキングを行う。
【００１２】図３は、本発明の一実施例を利用したチッ
プテストシステムの例を示した図である。上記実施例に
おいて、バンプパッドの材料としては金（Ａｕ）が一般
的であるが、タングステン、導電性ゴム等であってもよ
い。また、上記の実施例において、チップテスト部はウ
ェーハ上に形成されたが、これは、フィルム状の基板上
に形成されてもよい。
プテストシステムの例を示した図である。上記実施例に
おいて、バンプパッドの材料としては金（Ａｕ）が一般
的であるが、タングステン、導電性ゴム等であってもよ
い。また、上記の実施例において、チップテスト部はウ
ェーハ上に形成されたが、これは、フィルム状の基板上
に形成されてもよい。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
被試験チップのパッド配置にかかわらず、被試験ウェー
ハ上の全チップ領域の同時測定が行え、また、チップテ
スト部上にドライバ、コンパレータも形成されているた
め、試験の高速化も可能となるという利点を有している
。また、位置合わせもウェーハどうしの位置合わせのみ
で済み、この点でも試験時間の短縮化が図れるという利
点も有している。
被試験チップのパッド配置にかかわらず、被試験ウェー
ハ上の全チップ領域の同時測定が行え、また、チップテ
スト部上にドライバ、コンパレータも形成されているた
め、試験の高速化も可能となるという利点を有している
。また、位置合わせもウェーハどうしの位置合わせのみ
で済み、この点でも試験時間の短縮化が図れるという利
点も有している。
【図１】本発明の一実施例の構成を示す図であり、図１
（Ａ）はテストヘッドの平面図、図１（Ｂ）はテストヘ
ッドの側面図である。
（Ａ）はテストヘッドの平面図、図１（Ｂ）はテストヘ
ッドの側面図である。
【図２】図１におけるチップテスト部の詳細な構成を示
す図である。
す図である。
【図３】本発明の一実施例を用いたチップテストシステ
ムの構成を示す図である。
ムの構成を示す図である。
【図４】従来のチップテストシステムの構成を示す図で
ある。
ある。
【図５】図４におけるプローブカードの詳細な構成を示
す図である。
す図である。
１…ウェーハ
２…チップテスト部
３…キャリヤ
４…テストヘッド
５…外部端子
６…ボンディング
７…ステージ
８…ＤＵＴ
９…スルーホール
１０…バンプパッド
１１…ドライバ
１２…コンパレータ
１３…ＶＣＣ端子
１４…ＶＳＳ端子
１５…パターン比較回路及びアドレスファイルレジスタ
１６…ＬＳＩテスタ １７…コネクタ １８…荷重バネ １９…テストハッド（ドライバ／コンピュータ）２０…
パフォーマンスボード ２１…コンタクトボード ２２…フロッグリング ２３…プローブカード ２４…プローブ ２５…エポキシ基板
１６…ＬＳＩテスタ １７…コネクタ １８…荷重バネ １９…テストハッド（ドライバ／コンピュータ）２０…
パフォーマンスボード ２１…コンタクトボード ２２…フロッグリング ２３…プローブカード ２４…プローブ ２５…エポキシ基板
Claims (1)
- 【請求項１】 集積回路が形成された複数の被試験チ
ップ領域を有する被試験半導体ウェーハ（８）上の前記
複数の被試験チップ領域の信号入力端子及び信号出力端
子及び電源端子と各々対称な位置関係を有して配置され
、かつ突起状を有する試験信号出力端子（１０）及び試
験応答信号入力端子（１０）及び給電端子（１３）と、
前記試験信号出力端子（１０）に接続される試験信号ド
ライバ（１１）と、前記試験応答信号入力端子（１０）
に接続される試験応答信号コンパレータ（１２）と、が
形成された複数のチップテスト部（１）を有する試験用
半導体ウェーハ（１）を備え、前記被試験半導体ウェー
ハ（８）と前記試験用半導体ウェーハ（１）とを重ね合
わせて前記試験信号出力端子（１０）と前記信号入力端
子、前記試験応答信号入力端子（１０）と前記信号出力
端子、及び前記給電端子（１３）と前記電源端子とを密
着させ、前記給電端子（１３）により前記被試験チップ
領域に電源を供給し、外部から前記試験信号ドライバ（
１１）に供給される回路試験用信号を前記試験信号出力
端子（１０）により前記被試験チップ領域に出力し、か
つ、前記試験応答信号入力端子（１０）から入力される
前記被試験チップ領域からの前記回路試験用信号に対応
する応答信号を前記試験応答信号コンパレータ（１２）
により比較し、前記被試験チップ領域が正確に動作する
か否かを判断するための情報を外部出力するように構成
したことを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005088A JP2919087B2 (ja) | 1991-01-21 | 1991-01-21 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005088A JP2919087B2 (ja) | 1991-01-21 | 1991-01-21 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04236440A true JPH04236440A (ja) | 1992-08-25 |
| JP2919087B2 JP2919087B2 (ja) | 1999-07-12 |
Family
ID=11601642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3005088A Expired - Fee Related JP2919087B2 (ja) | 1991-01-21 | 1991-01-21 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919087B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722478A (ja) * | 1993-06-30 | 1995-01-24 | Kawasaki Steel Corp | プローブテスト装置およびプローブテスト方法 |
| WO2004079816A1 (ja) * | 2003-03-03 | 2004-09-16 | Fujitsu Limited | 半導体装置の試験装置 |
-
1991
- 1991-01-21 JP JP3005088A patent/JP2919087B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722478A (ja) * | 1993-06-30 | 1995-01-24 | Kawasaki Steel Corp | プローブテスト装置およびプローブテスト方法 |
| WO2004079816A1 (ja) * | 2003-03-03 | 2004-09-16 | Fujitsu Limited | 半導体装置の試験装置 |
| US7526690B2 (en) | 2003-03-03 | 2009-04-28 | Fujitsu Microelectronics Limited | Semiconductor device-testing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919087B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456099B1 (en) | Special contact points for accessing internal circuitry of an integrated circuit | |
| US3746973A (en) | Testing of metallization networks on insulative substrates supporting semiconductor chips | |
| US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
| JP2014062925A (ja) | 信号測定装置 | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| US8441272B2 (en) | MEMS probe for probe cards for integrated circuits | |
| JP2001215256A (ja) | プリント回路基板によるチップテスト装置 | |
| US7259579B2 (en) | Method and apparatus for semiconductor testing utilizing dies with integrated circuit | |
| US8037089B2 (en) | Test system | |
| JP2951166B2 (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
| JP2919087B2 (ja) | 半導体試験装置 | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP2768310B2 (ja) | 半導体ウェハ測定治具 | |
| JP2001077160A (ja) | 半導体基板試験装置 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JPH04320044A (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| TW202300933A (zh) | 積體電路裝置之檢測系統、訊號源及電源供應裝置 | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JPS6137776B2 (ja) | ||
| JP2018132459A (ja) | 半導体ウェハ並びにそれを用いたプローブテスト | |
| JP2827355B2 (ja) | 半導体集積装置およびその検査方法 | |
| JP2010080742A (ja) | 半導体装置の試験方法及び半導体装置の試験装置 | |
| JPH07183341A (ja) | プローブテストヘッド | |
| JPH0837214A (ja) | 半導体装置のテスト方法及び製造方法 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |