JPH0837214A - 半導体装置のテスト方法及び製造方法 - Google Patents
半導体装置のテスト方法及び製造方法Info
- Publication number
- JPH0837214A JPH0837214A JP6173848A JP17384894A JPH0837214A JP H0837214 A JPH0837214 A JP H0837214A JP 6173848 A JP6173848 A JP 6173848A JP 17384894 A JP17384894 A JP 17384894A JP H0837214 A JPH0837214 A JP H0837214A
- Authority
- JP
- Japan
- Prior art keywords
- test
- chips
- chip
- semiconductor
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【目的】プローブテストにおいて、被測定チップのボン
ディングパッドにプローブ針を接触させずに、複数のチ
ップを同時に測定可能な技術を提供すること。 【構成】半導体ウエハ１をプロービング部１２へ搬送
し、半導体ウエハ１内の個々の被測定チップ２をテスト
するために、ウエハのＺ／Ｙ軸方向の移動させ、半導体
ウエハ１に設けられたテスト用チップ４の電極パッドと
プローブカード１５に形成されたプローブ針２３とを接
触させ、テスト用チップ４に電気的に接続された複数の
被測定チップ２に対しプローブテストを行う。 【効果】半導体ウエハ上に、複数のチップのボンディン
グパッドと電気的に接続された複数のテスト用電極パッ
ドを有するテスト用チップを設け、テスト用電極パッド
にプローブ針を接触させて複数の半導体チップの電気的
特性を測定することにより、個々の被測定チップ毎に移
動させずに済むため、プローブテストの簡略化及びテス
ト時間の短縮化を図ることができる。
ディングパッドにプローブ針を接触させずに、複数のチ
ップを同時に測定可能な技術を提供すること。 【構成】半導体ウエハ１をプロービング部１２へ搬送
し、半導体ウエハ１内の個々の被測定チップ２をテスト
するために、ウエハのＺ／Ｙ軸方向の移動させ、半導体
ウエハ１に設けられたテスト用チップ４の電極パッドと
プローブカード１５に形成されたプローブ針２３とを接
触させ、テスト用チップ４に電気的に接続された複数の
被測定チップ２に対しプローブテストを行う。 【効果】半導体ウエハ上に、複数のチップのボンディン
グパッドと電気的に接続された複数のテスト用電極パッ
ドを有するテスト用チップを設け、テスト用電極パッド
にプローブ針を接触させて複数の半導体チップの電気的
特性を測定することにより、個々の被測定チップ毎に移
動させずに済むため、プローブテストの簡略化及びテス
ト時間の短縮化を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置製造分野に
関するものであり、特にウエハ状態で各チップの電気的
特性を測定するプローブテストに利用して有効なもので
ある。
関するものであり、特にウエハ状態で各チップの電気的
特性を測定するプローブテストに利用して有効なもので
ある。
【０００２】
【従来の技術】従来から、半導体ウエハに形成された複
数の半導体チップは、テスターと連動したプローブ装置
（プローバ）によってその電気的特性を測定される（プ
ローブテスト）。例えば、特公平３−１２４６３号公報
第１頁左欄第１９行目乃至右欄第１２行目に記載されて
いるように、プローバが、１つの半導体素子の表面電極
（ボンディグパッド）に当るプローブニードル（プロー
ブ針）を定位置に配置し、このプローブニードルの下方
で半導体ウエハを目合せして位置決めしてから水平なＸ
−Ｙ方向及び垂直なＺ方向に間歇送りして、１個ずつの
半導体素子をフローブニードルに当接させて順次に特性
検査していくものである。
数の半導体チップは、テスターと連動したプローブ装置
（プローバ）によってその電気的特性を測定される（プ
ローブテスト）。例えば、特公平３−１２４６３号公報
第１頁左欄第１９行目乃至右欄第１２行目に記載されて
いるように、プローバが、１つの半導体素子の表面電極
（ボンディグパッド）に当るプローブニードル（プロー
ブ針）を定位置に配置し、このプローブニードルの下方
で半導体ウエハを目合せして位置決めしてから水平なＸ
−Ｙ方向及び垂直なＺ方向に間歇送りして、１個ずつの
半導体素子をフローブニードルに当接させて順次に特性
検査していくものである。
【０００３】また、それぞれの半導体チップの来歴やプ
ローブテストの結果は、例えばウエハマップや移動票、
あるいはフロッピーディスク等の外部の記憶媒体に記録
され、半導体ウエハとは別に保管、運搬されている。
ローブテストの結果は、例えばウエハマップや移動票、
あるいはフロッピーディスク等の外部の記憶媒体に記録
され、半導体ウエハとは別に保管、運搬されている。
【０００４】
【発明が解決しようとする課題】上記方法によると、プ
ローブヘッドを、半導体ウエハ上の全チップに対し電気
的接触を図るべく移動させることが必要となっている
が、半導体チップのボンディングパッドは、最近の高集
積化、多ピン化に伴い、ピッチが小さくなっているた
め、プローブ針のレイアウトが複雑になっている。この
ため、同時測定個数の制限を受けている。
ローブヘッドを、半導体ウエハ上の全チップに対し電気
的接触を図るべく移動させることが必要となっている
が、半導体チップのボンディングパッドは、最近の高集
積化、多ピン化に伴い、ピッチが小さくなっているた
め、プローブ針のレイアウトが複雑になっている。この
ため、同時測定個数の制限を受けている。
【０００５】また、ボンディングパッドにプローブ針を
接触させて電気的導通を図るため、ボンディングパッド
にプローブ針の接触痕が残り、ワイヤボンディング時に
ボンディング不良が生じやすい。
接触させて電気的導通を図るため、ボンディングパッド
にプローブ針の接触痕が残り、ワイヤボンディング時に
ボンディング不良が生じやすい。
【０００６】更に、それぞれの半導体チップの来歴やプ
ローブテストの結果が半導体ウエハとは別に保管、運搬
されるので、ウエハと記憶媒体との対応の管理が必要で
あり、作業の頻雑化を招いている。
ローブテストの結果が半導体ウエハとは別に保管、運搬
されるので、ウエハと記憶媒体との対応の管理が必要で
あり、作業の頻雑化を招いている。
【０００７】そこで本発明の目的は、プローブテストに
おいて、被測定チップのボンディングパッドにプローブ
針を接触させずに、複数のチップを同時に測定可能な技
術を提供するものである。
おいて、被測定チップのボンディングパッドにプローブ
針を接触させずに、複数のチップを同時に測定可能な技
術を提供するものである。
【０００８】本発明のその他の目的は、ワイヤボンディ
ング不良を防止することにある。
ング不良を防止することにある。
【０００９】本発明のその他の目的は、それぞれの半導
体チップの来歴やプローブテストの結果を、半導体ウエ
ハと一体に保管、運搬可能な技術を提供することにあ
る。
体チップの来歴やプローブテストの結果を、半導体ウエ
ハと一体に保管、運搬可能な技術を提供することにあ
る。
【００１０】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体ウエハ上に、複数の
チップのボンディングパッドと電気的に接続された複数
のテスト用電極パッドを有するテスト用チップを設け、
テスト用電極パッドにプローブ針を接触させて、前記複
数の半導体チップの電気的特性を測定するものである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体ウエハ上に、複数の
チップのボンディングパッドと電気的に接続された複数
のテスト用電極パッドを有するテスト用チップを設け、
テスト用電極パッドにプローブ針を接触させて、前記複
数の半導体チップの電気的特性を測定するものである。
【００１２】
【作用】上記手段によると、複数のチップのボンディン
グパッドと電気的に接続された複数のテスト用電極パッ
ドを用いてプローブテストを行うので、複数のチップの
電気的特性をプローブ針を移動させることなく測定する
ことができる。
グパッドと電気的に接続された複数のテスト用電極パッ
ドを用いてプローブテストを行うので、複数のチップの
電気的特性をプローブ針を移動させることなく測定する
ことができる。
【００１３】
【実施例】以下、本発明の一実施例を図１乃至図３を用
いて説明する。図１は、本発明に用いる半導体ウエハ１
の全体図である。半導体ウエハ１には、半導体チップ２
が複数個ウエハ全面に形成されている。４は、テスト用
チップであり、半導体チップ２が４〜５個につき１個の
割合で半導体ウエハ１内に複数個形成されている。図２
に半導体ウエハ１上でのテスト用チップ４と半導体チッ
プ２との電気的接続関係を示す。６は共通信号線であ
り、被測定チップ２ａ乃至２ｆのボンディングパッド３
から引き出した共通信号（Ｖｓｓ、Ｖｃｃ、アドレス信
号、／ＷＥ、／ＯＥ等）を、共通信号線６で短絡、集約
して、テスト用チップ４に設けられた共通信号用電極パ
ッド５に接続している。８は個別信号線であり、被測定
チップ２ａ乃至２ｆの個別信号（Ｉ／Ｏ、／ＣＳ等）の
ボンディングパッド３と個別信号用電極パッド７とを電
気的に接続している。これらの共通信号線６及び個別信
号線８はダイシングエリア内に形成され、後のダイシン
グ工程において消滅する。図３はテスト用チップ４の拡
大図である。テスト用チップ４には、共通信号用電極パ
ッド５、個別信号用電極パッド７の他に、記憶媒体９を
備えている。記憶媒体９は、被測定チップ２のテスト結
果や来歴等の諸情報を記憶させるためのものであり、例
えば、電気的に書き込み可能なＲＯＭ（ＰＲＯＭ）から
なる。他にＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモ
リ等、電気的に書き込み可能な不揮発性の記憶媒体であ
れば有効である。この記憶媒体９を設けることにより、
半導体ウエハと一緒に保管、運搬されるので、製造中の
諸情報の管理を簡略化できる。
いて説明する。図１は、本発明に用いる半導体ウエハ１
の全体図である。半導体ウエハ１には、半導体チップ２
が複数個ウエハ全面に形成されている。４は、テスト用
チップであり、半導体チップ２が４〜５個につき１個の
割合で半導体ウエハ１内に複数個形成されている。図２
に半導体ウエハ１上でのテスト用チップ４と半導体チッ
プ２との電気的接続関係を示す。６は共通信号線であ
り、被測定チップ２ａ乃至２ｆのボンディングパッド３
から引き出した共通信号（Ｖｓｓ、Ｖｃｃ、アドレス信
号、／ＷＥ、／ＯＥ等）を、共通信号線６で短絡、集約
して、テスト用チップ４に設けられた共通信号用電極パ
ッド５に接続している。８は個別信号線であり、被測定
チップ２ａ乃至２ｆの個別信号（Ｉ／Ｏ、／ＣＳ等）の
ボンディングパッド３と個別信号用電極パッド７とを電
気的に接続している。これらの共通信号線６及び個別信
号線８はダイシングエリア内に形成され、後のダイシン
グ工程において消滅する。図３はテスト用チップ４の拡
大図である。テスト用チップ４には、共通信号用電極パ
ッド５、個別信号用電極パッド７の他に、記憶媒体９を
備えている。記憶媒体９は、被測定チップ２のテスト結
果や来歴等の諸情報を記憶させるためのものであり、例
えば、電気的に書き込み可能なＲＯＭ（ＰＲＯＭ）から
なる。他にＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモ
リ等、電気的に書き込み可能な不揮発性の記憶媒体であ
れば有効である。この記憶媒体９を設けることにより、
半導体ウエハと一緒に保管、運搬されるので、製造中の
諸情報の管理を簡略化できる。
【００１４】次に、テスト用チップ４を用いた被測定チ
ップ２のテスト方法を図４及び図５を用いて説明する。
まず、ウエハ製造工程を終了した半導体ウエハ１を、ウ
エハ供給用ローダ１８からアライメント部１４へ搬送
し、半導体ウエハ１のオリエンテーションフラツトの検
出と方向を決めるプリアライメントと、より位置精度の
高いプロービングを行うために半導体ウエハの平行合わ
せを行うファインアライメントを行う。次にプロービン
グ部１２へ搬送し、半導体ウエハ１内の個々の被測定チ
ップ２をテストするために、ウエハのＺ／Ｙ軸方向の移
動と、図５に示すように、半導体ウエハ１に設けられた
テスト用チップ４の電極パッドとプローブカード１５に
形成されたプローブ針２３とを接触させ、テスト用チッ
プ４に電気的に接続された複数の被測定チップ２ａ乃至
２ｆに対しプローブテストを複数のテスト用チップにつ
いて行う。この際、被測定チップ２ａ乃至２ｆには、共
通信号（Ｖｃｃ、Ｖｓｓ、アドレス、／ＷＥ、／ＯＥ
等）を同時に供給する。また、個別信号（Ｉ／Ｏ、／Ｃ
Ｓ等）は、個別に供給される。これにより、被測定チッ
プの個別の判定を可能としている。
ップ２のテスト方法を図４及び図５を用いて説明する。
まず、ウエハ製造工程を終了した半導体ウエハ１を、ウ
エハ供給用ローダ１８からアライメント部１４へ搬送
し、半導体ウエハ１のオリエンテーションフラツトの検
出と方向を決めるプリアライメントと、より位置精度の
高いプロービングを行うために半導体ウエハの平行合わ
せを行うファインアライメントを行う。次にプロービン
グ部１２へ搬送し、半導体ウエハ１内の個々の被測定チ
ップ２をテストするために、ウエハのＺ／Ｙ軸方向の移
動と、図５に示すように、半導体ウエハ１に設けられた
テスト用チップ４の電極パッドとプローブカード１５に
形成されたプローブ針２３とを接触させ、テスト用チッ
プ４に電気的に接続された複数の被測定チップ２ａ乃至
２ｆに対しプローブテストを複数のテスト用チップにつ
いて行う。この際、被測定チップ２ａ乃至２ｆには、共
通信号（Ｖｃｃ、Ｖｓｓ、アドレス、／ＷＥ、／ＯＥ
等）を同時に供給する。また、個別信号（Ｉ／Ｏ、／Ｃ
Ｓ等）は、個別に供給される。これにより、被測定チッ
プの個別の判定を可能としている。
【００１５】これらの方法を用いることにより、プロー
ブ針の移動はテスト用チップ間のみであり、個々の被測
定チップ毎に移動させずに済むため、プローブテストを
簡略化し、テスト時間を短縮させることができる。ま
た、被測定チップのボンディングパッドのプローブ針に
よる損傷を発生させずに高精度な測定を行うことができ
る。更に、被測定チップのボンディングパッドがプロー
ブ針によって損傷しないため、後のワイヤボンディング
工程において、ボンディングパッドと金属ワイヤとのボ
ンディング不良を防止することができる。
ブ針の移動はテスト用チップ間のみであり、個々の被測
定チップ毎に移動させずに済むため、プローブテストを
簡略化し、テスト時間を短縮させることができる。ま
た、被測定チップのボンディングパッドのプローブ針に
よる損傷を発生させずに高精度な測定を行うことができ
る。更に、被測定チップのボンディングパッドがプロー
ブ針によって損傷しないため、後のワイヤボンディング
工程において、ボンディングパッドと金属ワイヤとのボ
ンディング不良を防止することができる。
【００１６】テスト用チップ４による被測定チップ２の
テスト結果は、プローブテスト時に、テスト用チップ４
に設けられた記憶媒体９に記録される。記憶媒体９に記
録された製造中の諸情報は、後のダイボンディング工程
において読み出され、例えば、ダイボンディング装置に
入力することにより、プローブテストのテスト結果に基
づき、半導体ウエハ上のチップをピックアップすること
ができる。
テスト結果は、プローブテスト時に、テスト用チップ４
に設けられた記憶媒体９に記録される。記憶媒体９に記
録された製造中の諸情報は、後のダイボンディング工程
において読み出され、例えば、ダイボンディング装置に
入力することにより、プローブテストのテスト結果に基
づき、半導体ウエハ上のチップをピックアップすること
ができる。
【００１７】プローブテストの終了した半導体ウエハ１
は、ウエハ搬送ベルト２０によってウエハ収納用ローダ
１９へ収納される。
は、ウエハ搬送ベルト２０によってウエハ収納用ローダ
１９へ収納される。
【００１８】以下、本発明の作用効果を説明する。
【００１９】（１）半導体ウエハ上に、複数のチップの
ボンディングパッドと電気的に接続された複数のテスト
用電極パッドを有するテスト用チップを設け、テスト用
電極パッドにプローブ針を接触させて複数の半導体チッ
プの電気的特性を測定することにより、個々の被測定チ
ップ毎に移動させずに済むため、テスト時間を短縮させ
ることができる。
ボンディングパッドと電気的に接続された複数のテスト
用電極パッドを有するテスト用チップを設け、テスト用
電極パッドにプローブ針を接触させて複数の半導体チッ
プの電気的特性を測定することにより、個々の被測定チ
ップ毎に移動させずに済むため、テスト時間を短縮させ
ることができる。
【００２０】（２）テスト用チップに複数の半導体チッ
プの共通信号を短絡し集約させた電極パッドを設けたこ
とにより、テスト用チップのピン数の増加を抑え、テス
トを簡略化することができる。
プの共通信号を短絡し集約させた電極パッドを設けたこ
とにより、テスト用チップのピン数の増加を抑え、テス
トを簡略化することができる。
【００２１】（３）テスト用チップに電気的に書き込み
可能な不揮発性の記憶媒体を設けたことにより、それぞ
れの半導体チップの来歴やプローブテストの結果を、半
導体ウエハと一体に保管、運搬することができ、半導体
ウエハと記憶媒体との対応の管理を簡略化させることが
できる。
可能な不揮発性の記憶媒体を設けたことにより、それぞ
れの半導体チップの来歴やプローブテストの結果を、半
導体ウエハと一体に保管、運搬することができ、半導体
ウエハと記憶媒体との対応の管理を簡略化させることが
できる。
【００２２】（４）テスト用電極パッドにプローブ針を
接触させて複数の半導体チップの電気的特性を測定する
ことにより、被測定チップのボンディングパッドはプロ
ーブ針による損傷を受けないので、ボンディングパッド
と半導体チップ取付け基板のリードとを金属ワイヤで電
気的接続を行う際、ボンディング不良を防止することが
できる。
接触させて複数の半導体チップの電気的特性を測定する
ことにより、被測定チップのボンディングパッドはプロ
ーブ針による損傷を受けないので、ボンディングパッド
と半導体チップ取付け基板のリードとを金属ワイヤで電
気的接続を行う際、ボンディング不良を防止することが
できる。
【００２３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。例えば、
上記実施例では、半導体基板上にテスト用チップを複数
個設けたが、一枚の半導体ウエハの全チップ分の信号用
パッドを一つのテスト用チップに集約してもよい。その
場合は、共通信号用電極パッドの数は変わらず、個別信
号用電極パッドの数だけ増加する。
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。例えば、
上記実施例では、半導体基板上にテスト用チップを複数
個設けたが、一枚の半導体ウエハの全チップ分の信号用
パッドを一つのテスト用チップに集約してもよい。その
場合は、共通信号用電極パッドの数は変わらず、個別信
号用電極パッドの数だけ増加する。
【００２４】また、本発明は、テスト用チップ上に電気
的に書き込み可能な不揮発性の記憶媒体を設けている
が、被測定チップが電気的に書き込み可能な不揮発性の
記憶装置、例えば、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯ
Ｍ、フラッシュメモリの場合は、ウエハ製造工程におい
て、工程数を増加させることなくテスト用チップ上に同
じものを形成できる。マイクロコンピュータやメモリ内
蔵型のゲートアレイ等の論理ＩＣの場合も同様である。
的に書き込み可能な不揮発性の記憶媒体を設けている
が、被測定チップが電気的に書き込み可能な不揮発性の
記憶装置、例えば、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯ
Ｍ、フラッシュメモリの場合は、ウエハ製造工程におい
て、工程数を増加させることなくテスト用チップ上に同
じものを形成できる。マイクロコンピュータやメモリ内
蔵型のゲートアレイ等の論理ＩＣの場合も同様である。
【００２５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２６】すなわち、半導体ウエハ上に、複数のチッ
プのボンディングパッドと電気的に接続された複数のテ
スト用電極パッドを有するテスト用チップを設け、テス
ト用電極パッドにプローブ針を接触させて複数の半導体
チップの電気的特性を測定することにより、個々の被測
定チップ毎に移動させずに済むため、プローブテストの
簡略化及びテスト時間の短縮化を図ることができるもの
である。
プのボンディングパッドと電気的に接続された複数のテ
スト用電極パッドを有するテスト用チップを設け、テス
ト用電極パッドにプローブ針を接触させて複数の半導体
チップの電気的特性を測定することにより、個々の被測
定チップ毎に移動させずに済むため、プローブテストの
簡略化及びテスト時間の短縮化を図ることができるもの
である。
【００２７】
【図１】本発明の一実施例である半導体ウエハの全体図
である。
である。
【図２】本発明の一実施例であるテストチップと被測定
チップとの接続関係を示す図である。
チップとの接続関係を示す図である。
【図３】本発明の一実施例であるテストチップ内のレイ
アウト例を示す図である。
アウト例を示す図である。
【図４】本発明に用いるプローブ装置の一例を示す概略
図である。
図である。
【図５】プローブ装置にセットされるプローブカード、
及びプローブ針がテスト用チップの電極ぱっどに接触し
ている状態を示す図である。
及びプローブ針がテスト用チップの電極ぱっどに接触し
ている状態を示す図である。
１……半導体ウエハ，２、２ａ〜２ｆ……被測定チッ
プ，３……ボンディングパッド，４……テスト用チッ
プ，５……共通信号用電極パッド，６……共通信号線，
７……個別信号用電極パッド，８……個別信号線，９…
…記憶媒体，１０……記憶媒体用入出力パッド，１１…
…プローブ装置，１２……プロービング部，１３……ロ
ーダ部，１４……アライメント部，１５……プローブカ
ード，１６……ウエハチャック，１７……アライメント
光学系，１８……ウエハ供給用ローダ，１９……ウエハ
収納用ローダ，２０……ウエハ搬送ベルト，２１……テ
スタ，２２……テスタ測定系，２３……プローブ針
プ，３……ボンディングパッド，４……テスト用チッ
プ，５……共通信号用電極パッド，６……共通信号線，
７……個別信号用電極パッド，８……個別信号線，９…
…記憶媒体，１０……記憶媒体用入出力パッド，１１…
…プローブ装置，１２……プロービング部，１３……ロ
ーダ部，１４……アライメント部，１５……プローブカ
ード，１６……ウエハチャック，１７……アライメント
光学系，１８……ウエハ供給用ローダ，１９……ウエハ
収納用ローダ，２０……ウエハ搬送ベルト，２１……テ
スタ，２２……テスタ測定系，２３……プローブ針
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０１Ｒ 31/28
Claims (4)
- 【請求項１】半導体ウエハに形成された複数の半導体チ
ップのそれぞれの電気的特性を測定する半導体装置のテ
スト方法であって、前記半導体ウエハ上に、複数のチッ
プのボンディングパッドと電気的に接続された複数のテ
スト用電極パッドを有するテスト用チップを設け、前記
テスト用電極パッドにプローブ針を接触させて、前記複
数の半導体チップの電気的特性を測定する半導体装置の
テスト方法。 - 【請求項２】前記テスト用チップには、前記複数の半導
体チップの共通信号を短絡し、集約させた電極パッドを
設けたことを特徴とする請求項１記載の半導体装置のテ
スト方法。 - 【請求項３】前記テスト用チップには、電気的に書き込
み可能な不揮発性の記憶媒体を設けたことを特徴とする
請求項１又は２記載の半導体装置のテスト方法。 - 【請求項４】請求項１乃至３のいずれか１項に記載の半
導体装置のテストを行った後に、前記ボンディングパッ
ドと、半導体チップ取付け基板のリードとを金属ワイヤ
で電気的接続を行うことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173848A JPH0837214A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173848A JPH0837214A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837214A true JPH0837214A (ja) | 1996-02-06 |
Family
ID=15968286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6173848A Pending JPH0837214A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323894B2 (en) | 2005-08-04 | 2008-01-29 | Samsung Electronics Co., Ltd. | Needle alignment verification circuit and method for semiconductor device |
-
1994
- 1994-07-26 JP JP6173848A patent/JPH0837214A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323894B2 (en) | 2005-08-04 | 2008-01-29 | Samsung Electronics Co., Ltd. | Needle alignment verification circuit and method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US3746973A (en) | Testing of metallization networks on insulative substrates supporting semiconductor chips | |
| US5918107A (en) | Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice | |
| US7880493B2 (en) | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device | |
| JPS6362245A (ja) | ウエハプロ−バ | |
| KR100272712B1 (ko) | 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치 | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| US6939727B1 (en) | Method for performing statistical post processing in semiconductor manufacturing using ID cells | |
| US7259579B2 (en) | Method and apparatus for semiconductor testing utilizing dies with integrated circuit | |
| JP2951166B2 (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| JPH0837214A (ja) | 半導体装置のテスト方法及び製造方法 | |
| US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
| JPH1098082A (ja) | 最適プロ−ビングモ−ド設定方法 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JP2919087B2 (ja) | 半導体試験装置 | |
| TWI735915B (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
| JPS5937866Y2 (ja) | 半導体ｉｃメモリ | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| JPS63170933A (ja) | ウエ−ハプロ−バ | |
| JP3345283B2 (ja) | アクティブウェハレベル接触システム | |
| JPS6218037Y2 (ja) | ||
| JPH0195529A (ja) | ウエーハのテスト方法 |