JPS5923540A - 集積回路のテスト方法 - Google Patents
集積回路のテスト方法Info
- Publication number
- JPS5923540A JPS5923540A JP57133923A JP13392382A JPS5923540A JP S5923540 A JPS5923540 A JP S5923540A JP 57133923 A JP57133923 A JP 57133923A JP 13392382 A JP13392382 A JP 13392382A JP S5923540 A JPS5923540 A JP S5923540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- testing
- test
- self
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路（ＩＣ，ＬＳＩ 、ＶＬＳＩ ）のテ
スト方法に関するものである。
スト方法に関するものである。
半導体技術が著しく進歩するに伴って、高密度に集積化
された半導体装置が製造され、各種電子機器に搭載され
て機器の動作制御や情報の記憶等に利用されている。こ
のような集積化された回路を有する半導体装置は、装置
の製造段階や完喫した段階で機器に搭載するにあたって
所望の機能や性能を得ることができるか否かのテストが
実行さ）れ、合格したものが製品として提供される。
された半導体装置が製造され、各種電子機器に搭載され
て機器の動作制御や情報の記憶等に利用されている。こ
のような集積化された回路を有する半導体装置は、装置
の製造段階や完喫した段階で機器に搭載するにあたって
所望の機能や性能を得ることができるか否かのテストが
実行さ）れ、合格したものが製品として提供される。
処で従来か性行われている半導体集積回路のテストは、
別途用意された試験機を用いて、作製された全てのデバ
イスを個々にテストしている。そのため高価な試験機が
必要になって設備に費用がかかるばかりでなく、各デバ
イスを試験機にセットしてテスト操作しなければならず
、テスト時間及び手間が掛って製品のコストを上昇させ
る一因になっていた。
別途用意された試験機を用いて、作製された全てのデバ
イスを個々にテストしている。そのため高価な試験機が
必要になって設備に費用がかかるばかりでなく、各デバ
イスを試験機にセットしてテスト操作しなければならず
、テスト時間及び手間が掛って製品のコストを上昇させ
る一因になっていた。
本発明は上記従来のテスト方法の欠点を除去し、能率的
なデバイステストを実施することができる集積回路のテ
スト方法を提供するものである。
なデバイステストを実施することができる集積回路のテ
スト方法を提供するものである。
半導体集積回路は各チップ毎に夫々個有の機能他、電子
式卓上計算機やマイクロコンピュータに利用されるＬＳ
Ｉのように同一チップ内に多数の機能を達成させるため
のデバイスが各種実用化されている。
式卓上計算機やマイクロコンピュータに利用されるＬＳ
Ｉのように同一チップ内に多数の機能を達成させるため
のデバイスが各種実用化されている。
−本発明による半導体デバイスは、上述のような所望の
電子回路が組込まれた半導体チップと同−薫４７°ｎＫ
、 ｆｆｌ！ｔＭ’ｔ：＊；ｔｌｌｔｌ！−ＰＤｏＭ
＠−＃−的に組込んで構成する。
電子回路が組込まれた半導体チップと同−薫４７°ｎＫ
、 ｆｆｌ！ｔＭ’ｔ：＊；ｔｌｌｔｌ！−ＰＤｏＭ
＠−＃−的に組込んで構成する。
動作確認用電子回路としては、集積回路が備える本来の
機能に必要な全テスト項目をテストするに必要な回路が
望ましい。しかし１チツプマイコンのように集積回路の
機能が複雑になると上述のようにテスト項目を直接的に
テストすることは、テスト時間やテスト方法の面から適
正化が難しい。
機能に必要な全テスト項目をテストするに必要な回路が
望ましい。しかし１チツプマイコンのように集積回路の
機能が複雑になると上述のようにテスト項目を直接的に
テストすることは、テスト時間やテスト方法の面から適
正化が難しい。
従って動作確認のために、本来の集積回路とは別体のテ
スト用擬似回路を同一チップ内に設け、該擬似回路の適
切な動作を確認して相対的に所望の回路の動作が正常で
あると判定する。
スト用擬似回路を同一チップ内に設け、該擬似回路の適
切な動作を確認して相対的に所望の回路の動作が正常で
あると判定する。
上記付加する擬似回路としては、集積回路の構成によっ
て実験的或いは経験的に決定され、同一チップ内の余裕
のある領域、望寸しくはチップ内の全体的々領域を利用
してテストのための回路素子が構成され、擬似回路が所
定の動作を実行することによってチップの全領域の回路
素子が機能し得るものと判定する。
て実験的或いは経験的に決定され、同一チップ内の余裕
のある領域、望寸しくはチップ内の全体的々領域を利用
してテストのための回路素子が構成され、擬似回路が所
定の動作を実行することによってチップの全領域の回路
素子が機能し得るものと判定する。
例えば８桁１メモリの電卓用ＬＳＩに対して、全機能を
テストする代りに５桁程度のカウンタ回路が擬似回路と
して適当であると決定されたならば、上記カウンタ回路
を電卓用集積回路の他に同一チップ内に構成し、擬似回
路であるカウンタ回路をテストすることによりＬＳＩ全
体の自己テストに代える。上記カウンタ回路を擬似回路
としたのは例示であってＬＳＩの回路構成によって擬似
回路をどのように選ぶかは重要である。擬似回路のテス
ト結果は、ＬＥＤ、ＬＣＤ等の単純な表示素子で表示さ
れると共に、フラグをたてて自己申告し、デバイスのテ
スト結果トスる。
テストする代りに５桁程度のカウンタ回路が擬似回路と
して適当であると決定されたならば、上記カウンタ回路
を電卓用集積回路の他に同一チップ内に構成し、擬似回
路であるカウンタ回路をテストすることによりＬＳＩ全
体の自己テストに代える。上記カウンタ回路を擬似回路
としたのは例示であってＬＳＩの回路構成によって擬似
回路をどのように選ぶかは重要である。擬似回路のテス
ト結果は、ＬＥＤ、ＬＣＤ等の単純な表示素子で表示さ
れると共に、フラグをたてて自己申告し、デバイスのテ
スト結果トスる。
ここで上記のように同一半導体チップ内に動作確認用電
子回路を付加することは、進歩が著しい高集積化の半導
体技術を利用することにより、必ずしもチソプザイズを
大きくするものではなく、従ってチップコストを上昇さ
せる惧れもない。また本来のＬＳＩ部分を作製する工程
を利用することができ、製造工程に及ぼす影響も少ない
。
子回路を付加することは、進歩が著しい高集積化の半導
体技術を利用することにより、必ずしもチソプザイズを
大きくするものではなく、従ってチップコストを上昇さ
せる惧れもない。また本来のＬＳＩ部分を作製する工程
を利用することができ、製造工程に及ぼす影響も少ない
。
以上のように本発明によれば、従来のように試装置を利
用することなく集積回路を構成したディくイスを電源及
び表示回路等の簡単な装置でテストすることができ、デ
バイスのエージング中にでもテストすることができる。
用することなく集積回路を構成したディくイスを電源及
び表示回路等の簡単な装置でテストすることができ、デ
バイスのエージング中にでもテストすることができる。
またテストの内容が簡略化されるため良否の判別も容易
で、テスト時間も短縮され、量産に適した簡易テスト方
法を得ることができる。
で、テスト時間も短縮され、量産に適した簡易テスト方
法を得ることができる。
本発明はＭＯＳデバイスに限られず、バイポーラデバイ
スにも適用することができる。
スにも適用することができる。
Claims (1)
- １、集積回路と一体的に自己機能のテスト回路を備え、
集積回路自体で自己テストを実行し、テスト結果をフラ
グをたてることにより自己申告することを特徴とする集
積回路のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133923A JPS5923540A (ja) | 1982-07-30 | 1982-07-30 | 集積回路のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133923A JPS5923540A (ja) | 1982-07-30 | 1982-07-30 | 集積回路のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923540A true JPS5923540A (ja) | 1984-02-07 |
Family
ID=15116243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57133923A Pending JPS5923540A (ja) | 1982-07-30 | 1982-07-30 | 集積回路のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923540A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110462A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Semiconductor device of mis field effect type |
| JPS5488084A (en) * | 1977-12-26 | 1979-07-12 | Fujitsu Ltd | Test method of semiconductor device |
-
1982
- 1982-07-30 JP JP57133923A patent/JPS5923540A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110462A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Semiconductor device of mis field effect type |
| JPS5488084A (en) * | 1977-12-26 | 1979-07-12 | Fujitsu Ltd | Test method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940588A (en) | Parallel testing of CPU cache and instruction units | |
| JP3972089B2 (ja) | 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法 | |
| JPH0389182A (ja) | 集積回路装置 | |
| JPS5923540A (ja) | 集積回路のテスト方法 | |
| US6151693A (en) | Automated method of burn-in and endurance testing for embedded EEPROM | |
| JPS63139266A (ja) | 大規模集積回路のテストデ−タ作成方法 | |
| US4539517A (en) | Method for testing an integrated circuit chip without concern as to which of the chip's terminals are inputs or outputs | |
| JPH0587889A (ja) | 半導体回路素子とその試験処理方法 | |
| JP3180721B2 (ja) | ユーザプログラムのテスト方法 | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JP2926175B2 (ja) | ワンチップマイクロコンピュータのプログラムメモリ部テスト装置及び方法 | |
| JP3768284B2 (ja) | 半導体記憶装置の検査方法 | |
| CN209000907U (zh) | 一种半导体器件封装结构 | |
| JPS5942461A (ja) | 電卓用ｌｓｉテスタ | |
| JPS6074643A (ja) | 半導体装置の製造方法 | |
| JP2671210B2 (ja) | 半導体テスターのパターン発生器 | |
| JPS6283676A (ja) | Ｉｃ試験方式 | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPS6014377B2 (ja) | 論理装置の試験方式 | |
| JPH05114639A (ja) | 半導体集積回路 | |
| JP2002168923A (ja) | 半導体デバイスの信頼性評価方法及び装置 | |
| JPH03190259A (ja) | 半導体装置 | |
| JPS61172074A (ja) | ガ−デイング情報自動作成システム | |
| JPH0669473A (ja) | マスタースライスｌｓｉチップ |