JPS5930071A - Ｉｃの品種検出方式 - Google Patents
Ｉｃの品種検出方式Info
- Publication number
- JPS5930071A JPS5930071A JP57140311A JP14031182A JPS5930071A JP S5930071 A JPS5930071 A JP S5930071A JP 57140311 A JP57140311 A JP 57140311A JP 14031182 A JP14031182 A JP 14031182A JP S5930071 A JPS5930071 A JP S5930071A
- Authority
- JP
- Japan
- Prior art keywords
- package
- test pattern
- type
- output
- control part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Relating To Insulation (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はＩＣパッケージの機能分類による品種検出手段
に関する。
に関する。
（ｂ） 技術の背景
半導体素子は集積化および回路技術の発達に伴い高集積
化されると共に多くの品種が提供されるようになった。
化されると共に多くの品種が提供されるようになった。
（ｃ）従来技術と問題点
従来よシ半導体素子による集積回路（ＩＣ）は集積化技
術の発達に伴い高集積化され１万ゲートに及ぶＩＣパッ
ケージが出現しその入出力端子数も従来の１〜２桁よ９
３桁のレベルに及んでいる。
術の発達に伴い高集積化され１万ゲートに及ぶＩＣパッ
ケージが出現しその入出力端子数も従来の１〜２桁よ９
３桁のレベルに及んでいる。
一方該ＩＣパッケージの製造・使用条件からは入出力用
接続端子の物理的な寸法配列は出来る限多標準化するこ
とが望ましいので外観形状ないしは端子配列寸法を共通
化して内部機能の異なる膨大な品種が提供されている。
接続端子の物理的な寸法配列は出来る限多標準化するこ
とが望ましいので外観形状ないしは端子配列寸法を共通
化して内部機能の異なる膨大な品種が提供されている。
例えばＥＣＬｌｏにシリーズ、ＴＴＬによる７４シリー
ズまたは各軸のゲートアレイにおける個々の品種はシリ
ーズ毎に電源、ＧＮＤＭＡ子を標準位置におく他は信号
入出力用接続端子の属性組合せおよび入出力端子の論理
条件を異にする多くの品種を備えているので、その機能
試験を施すに際してその都度試駁器は個々の品種に対応
する試験用プログラムの設定を必要とするが同一シリー
ズ内に品種が多いので試験プログラムの交換が煩わしか
ったり、操作者がプログラムの選定を誤って被試験体の
ＩＣを破壊したシ、機能試験に誤判定を出したシする欠
点があった０ （ｄ） 発明の目的 本発明の目的は上記の欠点を除去するため被測定体ＩＣ
パッケージの接続端子についてその属性を検出して得る
接続端子の属性組合せ配列や入出力の論理条件を照合し
てＩＣパッケージの品種を自動的に検出する手段を提供
しようとするものである。
ズまたは各軸のゲートアレイにおける個々の品種はシリ
ーズ毎に電源、ＧＮＤＭＡ子を標準位置におく他は信号
入出力用接続端子の属性組合せおよび入出力端子の論理
条件を異にする多くの品種を備えているので、その機能
試験を施すに際してその都度試駁器は個々の品種に対応
する試験用プログラムの設定を必要とするが同一シリー
ズ内に品種が多いので試験プログラムの交換が煩わしか
ったり、操作者がプログラムの選定を誤って被試験体の
ＩＣを破壊したシ、機能試験に誤判定を出したシする欠
点があった０ （ｄ） 発明の目的 本発明の目的は上記の欠点を除去するため被測定体ＩＣ
パッケージの接続端子についてその属性を検出して得る
接続端子の属性組合せ配列や入出力の論理条件を照合し
てＩＣパッケージの品種を自動的に検出する手段を提供
しようとするものである。
（ｅ） 発明の構成
そしてこの目的は被試験体となるＩＣパッケージにおけ
る複数の入出力用接続端子についてＤＣ測定を行いその
属性を検出する手段、該ＩＣパッケージに試験パターン
を与えて入出力機能の栄件によ多品種を判別する手段、
別途記憶部に属性検出プログラム、品種判別プログラム
、品種判別用試験パターンおよび端子の属性配列組合せ
による品種別の基準テーブルを備えてなシ、制御部は該
記憶部のプログラムにアクセスして前記ＩＣパッケージ
の接続端子について属性検出を行い、検出結果による属
性配列の組合せを品種別の基準テーブルと逐一照合し必
要によシ試験ノ９ターンを選択して入力データによるＩ
Ｃパッケージの機能測定テストを行いその出力結果を該
試験パターンの出力データと照合して一致が得られたと
きは品種合致とするＩＣの品種検出方式を提供すること
によって達成することが出来る。
る複数の入出力用接続端子についてＤＣ測定を行いその
属性を検出する手段、該ＩＣパッケージに試験パターン
を与えて入出力機能の栄件によ多品種を判別する手段、
別途記憶部に属性検出プログラム、品種判別プログラム
、品種判別用試験パターンおよび端子の属性配列組合せ
による品種別の基準テーブルを備えてなシ、制御部は該
記憶部のプログラムにアクセスして前記ＩＣパッケージ
の接続端子について属性検出を行い、検出結果による属
性配列の組合せを品種別の基準テーブルと逐一照合し必
要によシ試験ノ９ターンを選択して入力データによるＩ
Ｃパッケージの機能測定テストを行いその出力結果を該
試験パターンの出力データと照合して一致が得られたと
きは品種合致とするＩＣの品種検出方式を提供すること
によって達成することが出来る。
（ｆ） 発明の実施例
以下本発明の一実施例について図面を参照しつ＼説明す
る。
る。
第１図は本発明の一実施例におけるＩＣの品種検出方式
によるブロック図、第２図はその処理手順の７０チヤー
トおよび第３図（ａ）（ｂ）（ｃ）はＤＣ測定時におけ
る接続端子の電圧・電流特性例を示す。
によるブロック図、第２図はその処理手順の７０チヤー
トおよび第３図（ａ）（ｂ）（ｃ）はＤＣ測定時におけ
る接続端子の電圧・電流特性例を示す。
図において１は制御部、２は被試験体のＩＣパッケージ
（ＤＵＴ）、３はＤＣ測定部、４は機能測定部および５
は記憶部である。制御部１は例えばマイクロプロ七ツサ
で構成され後述する第２図の処理手順に従って記憶部５
の各記憶領域に保持する複数プログラム５ａ、ｂ試験パ
ターン５ｃおよび基準テーブル５ｄにアクセスし、ＤＣ
測定部３および機能測定部４をしてＤＵＴ２の品種検出
における制御を行う。勿論制御部１は上位の制御機能例
えば中央制御装置（ＣＰＵ）によって置換えても同様に
動作させることが出来る。
（ＤＵＴ）、３はＤＣ測定部、４は機能測定部および５
は記憶部である。制御部１は例えばマイクロプロ七ツサ
で構成され後述する第２図の処理手順に従って記憶部５
の各記憶領域に保持する複数プログラム５ａ、ｂ試験パ
ターン５ｃおよび基準テーブル５ｄにアクセスし、ＤＣ
測定部３および機能測定部４をしてＤＵＴ２の品種検出
における制御を行う。勿論制御部１は上位の制御機能例
えば中央制御装置（ＣＰＵ）によって置換えても同様に
動作させることが出来る。
ＤＵＴ２はその入出力用接続端子のすべてＫＤＣＤＣ測
定部３び機能測定部４と相互に信号が接続出来るよう例
えばソケット等に装着され図示省略したが所定の電源接
続が行われているものとする。
定部３び機能測定部４と相互に信号が接続出来るよう例
えばソケット等に装着され図示省略したが所定の電源接
続が行われているものとする。
第２図に示すようにＤＣ測定部３は属性検出プログラム
５ａによる制御部１の指示に従い１−ＤｔＪＴ２の各端
子に市；圧またに１．電流を与えて対応する第３図（ａ
）〜（ｃ）およびその他の特性結果を得て制御部１に報
告する。因みに第３図（ａ）は入力端子、（ｂ）は出力
端子、（Ｃ）は入出力端子を示す。次に制御部１はその
結果に従い端子の属性を判定して端子順にその属性例え
ば入出力用の別（Ｉ、Ｏ）無接続（ＮＣ）あるいは特殊
処理（短絡、参照用基準電圧）更に制御部１は品種判別
プログラムに従い品種別基準テーブル５ｄにアクセスし
て逐一照合する。
５ａによる制御部１の指示に従い１−ＤｔＪＴ２の各端
子に市；圧またに１．電流を与えて対応する第３図（ａ
）〜（ｃ）およびその他の特性結果を得て制御部１に報
告する。因みに第３図（ａ）は入力端子、（ｂ）は出力
端子、（Ｃ）は入出力端子を示す。次に制御部１はその
結果に従い端子の属性を判定して端子順にその属性例え
ば入出力用の別（Ｉ、Ｏ）無接続（ＮＣ）あるいは特殊
処理（短絡、参照用基準電圧）更に制御部１は品種判別
プログラムに従い品種別基準テーブル５ｄにアクセスし
て逐一照合する。
テーブル５ｄは例えば表１に示すように構成さ表１ 品
種別基準テーブル５ｄ構成例 と＼で例えば０は入力端子、■は出力端子、３は無接続
端子（ＮＣ）、４は参照電圧、・・・・ＡはＶｅａｌ。
種別基準テーブル５ｄ構成例 と＼で例えば０は入力端子、■は出力端子、３は無接続
端子（ＮＣ）、４は参照電圧、・・・・ＡはＶｅａｌ。
ＢはＶｃｃ２．ＣはＶＥＥとし、品再コード中末尾２桁
においてＯＯを示すときは類似品がなく −に的に品種
が決められ品種判別用試験パターンを４えて機能測定テ
ストによる品種分類を施すことなくそのま＼品種合致と
して良いＩＣパッケージとなシ、ＩＣパッケージの品種
検出処理手順はストップとする。品種コードの末尾２桁
に有効数字を示すときは同一属性端子配列でも異なる品
種があるので制御部１は試験パターン５ｃにアクセスし
て該当する試験パターンを但し表１による入力端子に対
応する入力データを抽出し他はマスクして機能測定部４
を経由してＤＵＴ２に印加する。
においてＯＯを示すときは類似品がなく −に的に品種
が決められ品種判別用試験パターンを４えて機能測定テ
ストによる品種分類を施すことなくそのま＼品種合致と
して良いＩＣパッケージとなシ、ＩＣパッケージの品種
検出処理手順はストップとする。品種コードの末尾２桁
に有効数字を示すときは同一属性端子配列でも異なる品
種があるので制御部１は試験パターン５ｃにアクセスし
て該当する試験パターンを但し表１による入力端子に対
応する入力データを抽出し他はマスクして機能測定部４
を経由してＤＵＴ２に印加する。
ＤＵＴ２の作動によって得られた出力結果を再び試験パ
ターン５ｃ但し同じく表ＩＫよる出力端子に対応する出
力データと逐一照合する。この品種判別の機能試験バタ
ー１５ｃは表２のように構成されている。
ターン５ｃ但し同じく表ＩＫよる出力端子に対応する出
力データと逐一照合する。この品種判別の機能試験バタ
ー１５ｃは表２のように構成されている。
表２ 試験パターン５ｃ構成例
と＼で例えば０は低レベル入出力、ｌは高レベル人出力
、ＡはＶｅａｌ、ＢはＶｃｃ２およびＣはＶｇｇとする
。実際の試験パターンには指数表示はなく出力信号の識
別は基準テーブル５ｄとの対応によるがこ＼では出力信
号に指数を付して表示した。
、ＡはＶｅａｌ、ＢはＶｃｃ２およびＣはＶｇｇとする
。実際の試験パターンには指数表示はなく出力信号の識
別は基準テーブル５ｄとの対応によるがこ＼では出力信
号に指数を付して表示した。
前記のＤＣ測定に伴う端子の属性配列テーブルと基準テ
ーブル５ｄの照合、または機能測定テストの適用結果合
致が得られ＼ば品種が確定し、図示省略したがその旨制
御部１はディスプレイまたはプリンタ等によ多出力して
操作者に認識せしめてＩＣパッケージの品種検出作業は
終了する。
ーブル５ｄの照合、または機能測定テストの適用結果合
致が得られ＼ば品種が確定し、図示省略したがその旨制
御部１はディスプレイまたはプリンタ等によ多出力して
操作者に認識せしめてＩＣパッケージの品種検出作業は
終了する。
以上の手順を繰返しても合致する品種が得られ」ときは
不良を表示出力して品種検出処理作業を、トップする。
不良を表示出力して品種検出処理作業を、トップする。
）発明の詳細
な説明したように本発明によれば入出力用の楊続端子を
測定することＫよってＩＣパッケージ、品種を検出出来
るので例えば品種が確定してそ品種番号によシ本来の機
能テスト用の試験プ四グラムを自動的に選択するように
すればＩＣパッケージの機能試験が自動化出来るだけで
なく作業者が試験プログラム誤って適用しＤＵＴを破壊
したシ、誤判定を行うような事故を防止することが出来
るので有用である。
測定することＫよってＩＣパッケージ、品種を検出出来
るので例えば品種が確定してそ品種番号によシ本来の機
能テスト用の試験プ四グラムを自動的に選択するように
すればＩＣパッケージの機能試験が自動化出来るだけで
なく作業者が試験プログラム誤って適用しＤＵＴを破壊
したシ、誤判定を行うような事故を防止することが出来
るので有用である。
第１図は本発明の一実施例におけるＩＣの品種検出方式
によるブロック図、第２図はその処理手順のフローチャ
ートおよび第３図（ａ）〜（ｃ）はＤＣ測定時における
接続端子の電圧・電流特性側図である０ 図において１．は制御部、２は被試験体のＩＣバッケー
ジ、３はＤＣ測定部、４は機能測定部および５は記憶部
である。 第１Ｉ５１ 第Ｊ図
によるブロック図、第２図はその処理手順のフローチャ
ートおよび第３図（ａ）〜（ｃ）はＤＣ測定時における
接続端子の電圧・電流特性側図である０ 図において１．は制御部、２は被試験体のＩＣバッケー
ジ、３はＤＣ測定部、４は機能測定部および５は記憶部
である。 第１Ｉ５１ 第Ｊ図
Claims (1)
- 被試験体となるＩＣパッケージにおける複数の入出力用
接続端子についてＤＣ測定を行いその属性を検出する手
段、該ＩＣパッケージに試験パターンを与えて入出力機
能の条件によシ品種を判別する手段、別途記憶部に属性
検出プログラム、品種判別プログラム、品種判別用試験
パターンおよび端子の属性配列組合せによる品種別の基
準テーブルを備えてなシ、制御部は該記憶部のプログラ
ムにアクセスして前記ＩＣパッケージの接続端子につい
て属性検出を行い、検出結果による属性配列の組合せを
品種別の基準テーブルと逐一照合し、必要によシ試験パ
ターンを選択して入力データによるＩＣパッケージの機
能測定テストを行いその出力結果を該試験パターンの出
力データと照合して一致が得られたときは品種合致とす
るＩＣの品種検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140311A JPS5930071A (ja) | 1982-08-12 | 1982-08-12 | Ｉｃの品種検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140311A JPS5930071A (ja) | 1982-08-12 | 1982-08-12 | Ｉｃの品種検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5930071A true JPS5930071A (ja) | 1984-02-17 |
Family
ID=15265841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140311A Pending JPS5930071A (ja) | 1982-08-12 | 1982-08-12 | Ｉｃの品種検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071665A (en) * | 1988-02-09 | 1991-12-10 | Nadreph Limited | Process for preparing a proteinaceous food product |
-
1982
- 1982-08-12 JP JP57140311A patent/JPS5930071A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071665A (en) * | 1988-02-09 | 1991-12-10 | Nadreph Limited | Process for preparing a proteinaceous food product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791336B2 (en) | Apparatus and method for validating wiring diagrams and creating wirelists | |
| US4651088A (en) | Device for testing semiconductor devices | |
| US4768195A (en) | Chip tester | |
| US4709366A (en) | Computer assisted fault isolation in circuit board testing | |
| US4620282A (en) | System and method for documenting and checking cable interconnections | |
| US4183460A (en) | In-situ test and diagnostic circuitry and method for CML chips | |
| US4183459A (en) | Tester for microprocessor-based systems | |
| US7382141B2 (en) | Testing a batch of electrical components | |
| US5811980A (en) | Test system for determining the orientation of components on a circuit board | |
| US4864219A (en) | Method and apparatus for verifying proper placement of integrated circuits on circuit boards | |
| US6188235B1 (en) | System and method for verifying proper connection of an integrated circuit to a circuit board | |
| JPS5930071A (ja) | Ｉｃの品種検出方式 | |
| KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
| US6798213B2 (en) | Circuit analyzer with component testing capability | |
| CA1246713A (en) | Fail-safe apparatus and method for reading switches | |
| WO1981000475A1 (en) | Testor for microprocessor-based systems | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| KR19990035741U (ko) | 내부 메모리를 이용한 피측정디바이스 테스트 장치 | |
| JP2614362B2 (ja) | 電子部品試験方式 | |
| CN116298802A (zh) | 一种用于测试板质量检测系统及检测方法 | |
| CN107765171A (zh) | 电子元器件的检测方法及系统 | |
| JPS61134684A (ja) | Ｉｃテスタ | |
| JPH03185744A (ja) | 半導体素子 | |
| WO2000002057A1 (en) | Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines |