JPS60107852A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60107852A JPS60107852A JP58215225A JP21522583A JPS60107852A JP S60107852 A JPS60107852 A JP S60107852A JP 58215225 A JP58215225 A JP 58215225A JP 21522583 A JP21522583 A JP 21522583A JP S60107852 A JPS60107852 A JP S60107852A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- test
- part number
- terminals
- kinds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集積回路の種ＩＬ［を識別するための１翁の
Ｈａ気気持特性全付与た半導体集積回路に関する。
Ｈａ気気持特性全付与た半導体集積回路に関する。
従来、ｒ−）アレーＩＣ，ＲＯＭ内蔵のマイクロプロセ
ッサ等のように外形形状が同じで内部機能が多種類にお
よぶ集積回路では、その内部機能に応じた分類、すなわ
ち部品番号は、たとえば集“檀−回゛路の・パッケージ
に捺印した識別用の番号等で行なうようにしていた。
ッサ等のように外形形状が同じで内部機能が多種類にお
よぶ集積回路では、その内部機能に応じた分類、すなわ
ち部品番号は、たとえば集“檀−回゛路の・パッケージ
に捺印した識別用の番号等で行なうようにしていた。
またＩＣペレット、の場合には、たとえば開発番号等全
ＩＣマスクに記入することにより、ＩＣペレットの製造
中に同時に書込むようにしている。
ＩＣマスクに記入することにより、ＩＣペレットの製造
中に同時に書込むようにしている。
しかしなからいずれのものもＩＣの種類は、目視によっ
て識別することになる。このために、たとえばＩＣのテ
スト、ＩＣのグイソートの際に作業者が部品番号音読み
取り、この部品番号に対応したテストプログラム全テス
ト装置にセットしてテス）Ｔｈ行なうことになる。この
ためにテスト作業の合理化が妨げられ、部品番号の読み
取りミス、テストグロダラムのセツティングミス等を起
す原因となり作業性の低下、歩留りの低下等の要因とな
っていた。
て識別することになる。このために、たとえばＩＣのテ
スト、ＩＣのグイソートの際に作業者が部品番号音読み
取り、この部品番号に対応したテストプログラム全テス
ト装置にセットしてテス）Ｔｈ行なうことになる。この
ためにテスト作業の合理化が妨げられ、部品番号の読み
取りミス、テストグロダラムのセツティングミス等を起
す原因となり作業性の低下、歩留りの低下等の要因とな
っていた。
本発明は上記の事情に鑑みてなされたもので集積回路の
テスト作業の自動化を図り得、最終テスト以後の部品番
号の捺印、バッキング等を自動化でき、それによって歩
留り全向上し異品種のｈＩＳ品の混採が可能な半導体集
積回路を提供することを目的とするものである。
テスト作業の自動化を図り得、最終テスト以後の部品番
号の捺印、バッキング等を自動化でき、それによって歩
留り全向上し異品種のｈＩＳ品の混採が可能な半導体集
積回路を提供することを目的とするものである。
すなわち本発明は集積回路の種類に応じて、所定の外部
端子間に固有の電気的特性を付与したことを特徴とする
ものである。
端子間に固有の電気的特性を付与したことを特徴とする
ものである。
以下本発明の一実施例を第１図に示す要部の概略構成図
を参照して詳細に説明する。図中１１は集積回路、１２
ａ ｒ １２ｂ ｒ １２ ｅ ＊１２ｄは集結回路
１１に設けた外部端子で娶る。
を参照して詳細に説明する。図中１１は集積回路、１２
ａ ｒ １２ｂ ｒ １２ ｅ ＊１２ｄは集結回路
１１に設けた外部端子で娶る。
なおこの外部端子１２ａ、１２ｂ、１２ｃ。
１２ｄは部品番号の識別の用途に用いるものだけ全示し
、その他の集積回路自体の電源”、入・出力等は省略し
ている。そして１３は抵抗で一端全外部端子１２ａに接
続し、かつ外部端子１２ｂ〜Ｊ２ｄを辞集積回路の種類
に応じた固有の位ｆｕにそれぞれ接続している。たとえ
ば外部端子１２ａからみた外部端子１２ｂ＋１２ｃｒ１
２ｄまでの抵抗値をＲ１，Ｒ２，Ｒ３とすると、Ｒ１：
Ｒ２：Ｒ，９の、比率全開集積回路の釉＼ 類に対応する固有の値としている。
、その他の集積回路自体の電源”、入・出力等は省略し
ている。そして１３は抵抗で一端全外部端子１２ａに接
続し、かつ外部端子１２ｂ〜Ｊ２ｄを辞集積回路の種類
に応じた固有の位ｆｕにそれぞれ接続している。たとえ
ば外部端子１２ａからみた外部端子１２ｂ＋１２ｃｒ１
２ｄまでの抵抗値をＲ１，Ｒ２，Ｒ３とすると、Ｒ１：
Ｒ２：Ｒ，９の、比率全開集積回路の釉＼ 類に対応する固有の値としている。
なお上記抵抗１３としては、集積回路基板上に拡散抵抗
、ポリシリコン抵抗等を形成して用−ればよい。特だポ
リシリコン抵抗は基板から絶縁して形成できるので上記
外部端子１２ａ〜１２ｔｌの任意の１本全内蔵する集積
回路の任意の端子として用いることができ合理的である
。
、ポリシリコン抵抗等を形成して用−ればよい。特だポ
リシリコン抵抗は基板から絶縁して形成できるので上記
外部端子１２ａ〜１２ｔｌの任意の１本全内蔵する集積
回路の任意の端子として用いることができ合理的である
。
このような榴成であれば集積回路のテストエ程では、た
とえば最終テストあるいはダイソートテスト全行なう場
合、たとえば第２図に示すブロック図のように被試験集
積回路２１１１Ｃテスタ２２と全接続する。すなわち集
積回路２ノの識別用の外部端子群２１ａおよび屯源、信
号人・出力等の外部端子群２１ｂをそれぞれＩＣテスタ
２２に接続する。そして第３図に。示す流れ図のように
テスト全実行する。すなわち５ＴＥＰ １で「テスト開
始」し、５ＴＥＰ ２で識別用の外部端子群２１ｃ間の
抵抗に関して「Ｒノ。
とえば最終テストあるいはダイソートテスト全行なう場
合、たとえば第２図に示すブロック図のように被試験集
積回路２１１１Ｃテスタ２２と全接続する。すなわち集
積回路２ノの識別用の外部端子群２１ａおよび屯源、信
号人・出力等の外部端子群２１ｂをそれぞれＩＣテスタ
２２に接続する。そして第３図に。示す流れ図のように
テスト全実行する。すなわち５ＴＥＰ １で「テスト開
始」し、５ＴＥＰ ２で識別用の外部端子群２１ｃ間の
抵抗に関して「Ｒノ。
Ｒ２，Ｒ３の測定」全行なう。そして５ＴＥＰ ３で抵
抗比ＦＲ１：Ｒｚ：Ｒ，ｓ計算」全行なう。、そしてＳ
ＴＥ’Ｐ４で「部品番号の決定」し、次の５ＴＥＰ５で
１テストプログラムの選択およびテスト」全実行する。
抗比ＦＲ１：Ｒｚ：Ｒ，ｓ計算」全行なう。、そしてＳ
ＴＥ’Ｐ４で「部品番号の決定」し、次の５ＴＥＰ５で
１テストプログラムの選択およびテスト」全実行する。
そして次の５ＴＥＰ ６で「テスト終了」とする。
そして第４図は最終テスト以降の工程全自動化した工程
図である。すなわち被試験集積回路３１全テストヘツド
３２に装着し、このテストヘッド３２全抵抗測定用ケー
ブル３３、被測定物テスト用ケーグル３４全介してＩＣ
テスタ３５に接続する。
図である。すなわち被試験集積回路３１全テストヘツド
３２に装着し、このテストヘッド３２全抵抗測定用ケー
ブル３３、被測定物テスト用ケーグル３４全介してＩＣ
テスタ３５に接続する。
そして集積回路３ノの所定の端子間の抵抗値全工Ｃテス
タ３５により測定し、この抵抗比から当該集積回路３ノ
の部品番号全決定する。この後、ＩＣテスタ３５は決定
した部品番号に対応するテストプログラム全実行し、被
測定物テスト用ケーブル３４’ｆｆ介して信号の授受全
行ないテス）全行なう。そしてテストの終了後、上記集
積回路３１を良品選別機３６へ送り、同時にＩＣテスタ
３５から良品／不良品報告用ケーブル３７全介して良品
選別機３６ヘテスト結果全報告する。良品選別機３６は
この報告に基づいて不良品は除去し、良品のみを選択し
て捺印装置３８へ送る。捺印装置、９８にはＩＣテスタ
３５から部品番号報告用ケーブル３９を介して部品番号
全与えて集積回路３１に捺印させる。
タ３５により測定し、この抵抗比から当該集積回路３ノ
の部品番号全決定する。この後、ＩＣテスタ３５は決定
した部品番号に対応するテストプログラム全実行し、被
測定物テスト用ケーブル３４’ｆｆ介して信号の授受全
行ないテス）全行なう。そしてテストの終了後、上記集
積回路３１を良品選別機３６へ送り、同時にＩＣテスタ
３５から良品／不良品報告用ケーブル３７全介して良品
選別機３６ヘテスト結果全報告する。良品選別機３６は
この報告に基づいて不良品は除去し、良品のみを選択し
て捺印装置３８へ送る。捺印装置、９８にはＩＣテスタ
３５から部品番号報告用ケーブル３９を介して部品番号
全与えて集積回路３１に捺印させる。
この後、集積回路３１はバッキング装置４ｏへ送られこ
れに並行して上記部品番号も部品番号報告用ケーブル３
９を介して報告されるので、集積回路３１全同一部品番
号毎に同一ノｆッヶージｖｃ／ぐツキングすｆる。
れに並行して上記部品番号も部品番号報告用ケーブル３
９を介して報告されるので、集積回路３１全同一部品番
号毎に同一ノｆッヶージｖｃ／ぐツキングすｆる。
このようにすれ゛ば異種部品を混在させて同一製造ライ
ンに流しても、これらを部品番号毎に電気的に識別、区
分することができ、工程の自動化を図り、大幅な合理化
が可能となり、さらに１゛［業者の目視による誤認もな
く歩留りの向上全図ることができる。
ンに流しても、これらを部品番号毎に電気的に識別、区
分することができ、工程の自動化を図り、大幅な合理化
が可能となり、さらに１゛［業者の目視による誤認もな
く歩留りの向上全図ることができる。
第５図は第４図に示す工程図の流れ図でＳＴ ＥＰｌで
［作業開始］の後、５ＴＥＰ２で識別用の端子間の抵抗
値１−Ｒ１，Ｒ：ｚ、Ｒ：ｔの測定」を行なう。そして
５ＴＥＰ ３で上記抵抗の比ｒＲ１：Ｒ２：Ｒ３ＨＨ゛
算」全行なう。そして５ＴＥＰ ３の計算結果に基づき
５ＴＥＰ４で当該集積回路の「部品番号の決定」全行な
い、５ＴＥＰ５で対応する「テストプログラムの選択お
よびテスト」を実行する。そして５ＴＥＰ ６で「テス
ト結果」の判定全行ないｒ ＦＡＩＬ Ｊであれば５Ｔ
ＥＰ ７で該集積回路は「捨てる」とし、［ＰＡＳＳ
Ｊであれば５ＴＥＰ ８で「部品番号の捺印」全行なう
。この後５ＴＥＰ ９で同一部品ｆｌｙ号の集積回路毎
に「同一部品の・ぐッキング」を行ない５ＴＥＰ ｌ
Ｏで「作業終了」とする。
［作業開始］の後、５ＴＥＰ２で識別用の端子間の抵抗
値１−Ｒ１，Ｒ：ｚ、Ｒ：ｔの測定」を行なう。そして
５ＴＥＰ ３で上記抵抗の比ｒＲ１：Ｒ２：Ｒ３ＨＨ゛
算」全行なう。そして５ＴＥＰ ３の計算結果に基づき
５ＴＥＰ４で当該集積回路の「部品番号の決定」全行な
い、５ＴＥＰ５で対応する「テストプログラムの選択お
よびテスト」を実行する。そして５ＴＥＰ ６で「テス
ト結果」の判定全行ないｒ ＦＡＩＬ Ｊであれば５Ｔ
ＥＰ ７で該集積回路は「捨てる」とし、［ＰＡＳＳ
Ｊであれば５ＴＥＰ ８で「部品番号の捺印」全行なう
。この後５ＴＥＰ ９で同一部品ｆｌｙ号の集積回路毎
に「同一部品の・ぐッキング」を行ない５ＴＥＰ ｌ
Ｏで「作業終了」とする。
なお本発明は上記実施例に限定されるものではなく、た
とえばダートアレーＩＣに特に適する構成を第６図を参
照して説明する。従来ゲートアレーＩＣでは、同一のマ
スクおよびプロセスにより同一構造の協同の母体を作り
、この母体におけるアルミ配線およびこのアルミ配線と
ケ゛−トとの接続に応じて所望の仕様に適合した回路を
構成するようにしている。このために製品の種類、すな
わち部品番号は極めて多数になりこれらの識別区分は面
倒かつ厄介なことになる。
とえばダートアレーＩＣに特に適する構成を第６図を参
照して説明する。従来ゲートアレーＩＣでは、同一のマ
スクおよびプロセスにより同一構造の協同の母体を作り
、この母体におけるアルミ配線およびこのアルミ配線と
ケ゛−トとの接続に応じて所望の仕様に適合した回路を
構成するようにしている。このために製品の種類、すな
わち部品番号は極めて多数になりこれらの識別区分は面
倒かつ厄介なことになる。
そこでゲートアレーＩＣの母体の製造時に抵抗値の等し
い１０個の抵抗ｒ１〜ｒｌＯを予め形成しておく。次に
アルミ配線を設言１して所望の仕様に応じた回路全作る
際に、上記１０個の抵抗ｒ１〜ｒｌＯを直列に接続し、
その一端ＰＯｆ端子Ａに接続し、次の接続点Ｐ１全端子
Ｂに接続する。そして端ｌ千〇、ＤＴｈ直列接続点Ｐ１
〜ＰＩＯのいずれかに接続する際に端子Ａ、Ｂ間、端子
Ａ、Ｃ問および端子Ａ、Ｄ間の各々の抵抗Ｒ１，Ｒ２，
Ｒ３の抵抗比Ｒ１：Ｒ２：ＲＪ。
い１０個の抵抗ｒ１〜ｒｌＯを予め形成しておく。次に
アルミ配線を設言１して所望の仕様に応じた回路全作る
際に、上記１０個の抵抗ｒ１〜ｒｌＯを直列に接続し、
その一端ＰＯｆ端子Ａに接続し、次の接続点Ｐ１全端子
Ｂに接続する。そして端ｌ千〇、ＤＴｈ直列接続点Ｐ１
〜ＰＩＯのいずれかに接続する際に端子Ａ、Ｂ間、端子
Ａ、Ｃ問および端子Ａ、Ｄ間の各々の抵抗Ｒ１，Ｒ２，
Ｒ３の抵抗比Ｒ１：Ｒ２：ＲＪ。
値を各集積回路の種類、すなわち部品番号毎にそれぞれ
対応させればよい。このようにすれば抵抗比Ｒ１：Ｒ２
の関係および抵抗比Ｒ１：Ｒ３の関係はそれぞれ１〜１
００間で設定でき同−協同母体音用いて構成した１００
種類の回路全電気的に識別することが可能になる。さら
に端子￥を増せば識別品柚数Ｉ−Ｍ躍的にふやすことが
できる。
対応させればよい。このようにすれば抵抗比Ｒ１：Ｒ２
の関係および抵抗比Ｒ１：Ｒ３の関係はそれぞれ１〜１
００間で設定でき同−協同母体音用いて構成した１００
種類の回路全電気的に識別することが可能になる。さら
に端子￥を増せば識別品柚数Ｉ−Ｍ躍的にふやすことが
できる。
また上記実施例では抵抗全組合せて部品番号を職別する
ものについて説明県たが、抵抗とダイオードを組合せて
ｆｌｉ ＠（、ＩＤ流れに方向性を与え、より複雑な識
別全行なえるようにしてもよい。
ものについて説明県たが、抵抗とダイオードを組合せて
ｆｌｉ ＠（、ＩＤ流れに方向性を与え、より複雑な識
別全行なえるようにしてもよい。
以上のように本発明によれば集積回路の種類全電気的に
外部から識別することが可能となり、それによって製造
工程、テスト工程の合理化が可能で作業時間の短縮、設
定ミスの除去、歩留りの向上が可能になる。したがって
製造コスト全削減し、異品種を混在して製造ラインを流
すことができ大幅なフレキシビリティをもたらすことが
できる半導体集積回路全提供することができる。
外部から識別することが可能となり、それによって製造
工程、テスト工程の合理化が可能で作業時間の短縮、設
定ミスの除去、歩留りの向上が可能になる。したがって
製造コスト全削減し、異品種を混在して製造ラインを流
すことができ大幅なフレキシビリティをもたらすことが
できる半導体集積回路全提供することができる。
第１図は本発明の一実施例の概略構成図、第２図は被ｆ
ｉｌ定物とＩＣテスタとの接続を示すブロック図、第３
図は被測定物のテストヲ説明する流れ図、第４図は最終
テスト後の自動化した工程？示す工程図、第５図は第４
図に示す工程を説明する流れ図、第６図は本発明の他の
実施例全示す回路図である。 １１・・・集積回路、１２ａ〜１２ｄ・・・外部端子（
識別用）、１３・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第５１７’ 第６図
ｉｌ定物とＩＣテスタとの接続を示すブロック図、第３
図は被測定物のテストヲ説明する流れ図、第４図は最終
テスト後の自動化した工程？示す工程図、第５図は第４
図に示す工程を説明する流れ図、第６図は本発明の他の
実施例全示す回路図である。 １１・・・集積回路、１２ａ〜１２ｄ・・・外部端子（
識別用）、１３・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第５１７’ 第６図
Claims (1)
- （１）外部へ導出した識別用の端子間に当該集積回路の
種類に対応する固有の抵抗値の抵抗を介挿したことを特
徴とする半導体集積回路。 （２、特許請求の範囲第１項記載のものにおいて複数の
識別用の端子間に介挿した抵抗の抵抗比全当該集積回路
の種類に対応させたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58215225A JPS60107852A (ja) | 1983-11-16 | 1983-11-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58215225A JPS60107852A (ja) | 1983-11-16 | 1983-11-16 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107852A true JPS60107852A (ja) | 1985-06-13 |
Family
ID=16668775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58215225A Pending JPS60107852A (ja) | 1983-11-16 | 1983-11-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107852A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08507164A (ja) * | 1992-12-23 | 1996-07-30 | ガオ ゲゼルシャフト フェア アウトマツィオンウント オルガニザツィオン ミット ベシュレンクテル ハフツング | データキャリアの信憑性を検査するためのシステム |
| JP2009031993A (ja) * | 2007-07-26 | 2009-02-12 | Brother Ind Ltd | フィードバック制御装置 |
| JP4596590B2 (ja) * | 2000-03-03 | 2010-12-08 | シャープ株式会社 | ドライバ制御方法及びその方法を利用する表示装置 |
| CN102347310A (zh) * | 2010-07-30 | 2012-02-08 | 索尼公司 | 半导体器件和半导体器件的驱动方法 |
| WO2019176774A1 (ja) * | 2018-03-12 | 2019-09-19 | ローム株式会社 | 半導体装置及び半導体装置の識別方法 |
| WO2024014084A1 (ja) * | 2022-07-13 | 2024-01-18 | ローム株式会社 | 半導体装置及び製品識別方法 |
-
1983
- 1983-11-16 JP JP58215225A patent/JPS60107852A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08507164A (ja) * | 1992-12-23 | 1996-07-30 | ガオ ゲゼルシャフト フェア アウトマツィオンウント オルガニザツィオン ミット ベシュレンクテル ハフツング | データキャリアの信憑性を検査するためのシステム |
| JP4596590B2 (ja) * | 2000-03-03 | 2010-12-08 | シャープ株式会社 | ドライバ制御方法及びその方法を利用する表示装置 |
| JP2009031993A (ja) * | 2007-07-26 | 2009-02-12 | Brother Ind Ltd | フィードバック制御装置 |
| JP4492651B2 (ja) * | 2007-07-26 | 2010-06-30 | ブラザー工業株式会社 | フィードバック制御装置 |
| CN102347310A (zh) * | 2010-07-30 | 2012-02-08 | 索尼公司 | 半导体器件和半导体器件的驱动方法 |
| WO2019176774A1 (ja) * | 2018-03-12 | 2019-09-19 | ローム株式会社 | 半導体装置及び半導体装置の識別方法 |
| JPWO2019176774A1 (ja) * | 2018-03-12 | 2021-03-25 | ローム株式会社 | 半導体装置及び半導体装置の識別方法 |
| US11735599B2 (en) | 2018-03-12 | 2023-08-22 | Rohm Co., Ltd. | Semiconductor device and semiconductor device identification method |
| WO2024014084A1 (ja) * | 2022-07-13 | 2024-01-18 | ローム株式会社 | 半導体装置及び製品識別方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| CN111128779A (zh) | 晶圆的测试方法 | |
| JPS60107852A (ja) | 半導体集積回路 | |
| US6894524B1 (en) | Daisy chain gang testing | |
| DE10323230A1 (de) | Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung | |
| US20110012609A1 (en) | Method and appartus for sub-assembly error detection in high voltage analog circuits and pins | |
| Hess et al. | Modeling of test structures for efficient online defect monitoring using a digital tester | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPH09196998A (ja) | ドライバｉｃの出力抵抗測定器 | |
| CN112462243B (zh) | 一种开短路测试系统自动编程方法 | |
| JPS60107853A (ja) | 集積回路ペレットおよび集積回路装置 | |
| JPS60110132A (ja) | 半導体集積回路ウェハ | |
| JPS6319811Y2 (ja) | ||
| JPS58171830A (ja) | 集積回路装置の分類方法 | |
| CN118130902A (zh) | 测试电阻的结构及方法、wat测试装置 | |
| JP3207849B2 (ja) | コネクタ判別システム | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPH03185744A (ja) | 半導体素子 | |
| CN117607734A (zh) | 芯片引脚短路的检测方法及设备 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JPS5957175A (ja) | 集積回路の測定方法 | |
| CN117727650A (zh) | 多站点晶圆测试方法 | |
| JPS60247939A (ja) | 集積回路製造工程の自動化方法 | |
| CN117217476A (zh) | 一种产线测试资源自动化配置方法 |