JPS58171830A - 集積回路装置の分類方法 - Google Patents

集積回路装置の分類方法

Info

Publication number
JPS58171830A
JPS58171830A JP5488382A JP5488382A JPS58171830A JP S58171830 A JPS58171830 A JP S58171830A JP 5488382 A JP5488382 A JP 5488382A JP 5488382 A JP5488382 A JP 5488382A JP S58171830 A JPS58171830 A JP S58171830A
Authority
JP
Japan
Prior art keywords
chip
resistance
integrated circuit
chips
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5488382A
Other languages
English (en)
Inventor
Takahisa Nishimura
西村 孝久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5488382A priority Critical patent/JPS58171830A/ja
Publication of JPS58171830A publication Critical patent/JPS58171830A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路装置の分類方法に係ハ特に異なる機能
を判別するに有利な集積回路装置の分類方法に関する。
辺部の技術進歩により集極回路装fil(以下ICと略
す)の集積fは大規模化の一途を辿ハ例えば同−機能管
有するICの1装置当りの使用数が1個であるといつ九
1IWIも現実となりつつある。
しかしこのことは、一方ではIC用途の専用化を惹起し
、その4!e能檀類を増大させることになる。
即ち少量多品−の開発生産が求められている。−飯に、
ICチップは同一基板上に被数個を配列して同時に製造
するいわゆるバッチ処理による大量生産で製造費用の大
巾の低減全可能として1!i九。
この特I[全損なうことなく前述の参勤に対応する手段
として同一基板上に何槙餉かの機能を有するチップを同
atKal造してしまうことがおる。この味な場合、同
一基板に配列されている各々のICチ、プがどのat類
の4!I!能を笑現することを目的として製造されたか
を判別する必要がある。
また、同一形状のパヅケージに81!装され九ICをプ
リント板等に搭載する場合や、検査する場合などにも、
個々のICの機能を判別する必要があシ、従来は、捺印
された記号を作業者が読みとってい九が生産を目動化す
るには、必ずしも有利ではない。
本発明の目的は、このような場合に容易に機能判別でき
るICの分類方法を提供することにある。
本発明の他の目的は、このような場合に容易に機能判別
できるIC1−提供することにある。
異なる機能を有する複数極のICに於いて、同一位置に
ある電極間に前記機能毎に異なる値管有する抵抗体を接
続したこと1に%轍とする本発明のIC&用いれば、該
電極の間の抵抗体の値を測定することによってICの判
別分如が行い得る。
以下1本発明の一1!―例を図によって説明する。
第1図は、シリコン基板lの上にA、8.2alの機能
を有するチップを混載した例でAl  @Am・・・・
・・及びBr−Bm・・・・・・Fi、各々ム、Bc)
機能を有するIC?ツブ群である。謳2図は、このチッ
プの拡大図で、人、B両省とも同一位置の電極Tl5T
1間に抵抗体が接続されておりAiはその値が”A #
 Bi  はその像が81となっている。RAはR1よ
シ大であると仮定する。今、拡散及び配線工程を終えた
基板から良品チャ1選び出そうとする場合、その電気的
特性音測定する必要があるが、その機能が異なるため、
A、B111j省では異なる各々の測定条件が必要であ
る。即ち、Bの測定条件(Cond−B)でAのチップ
會テストすれは、当然不合格となりてしまい1本来人の
チップが持つべき機能を有している場合でも不良と判定
されてしまう、そこでA(0機能を有するべくチ曽プで
あるか否かを予め判別しAの測定条件(Cond−A)
でテスト管行えは%Aの良品チップを容易に選び出すこ
とができ、同様にBの良品チップも選び出すことができ
る。
そこで、前述のt極間の抵抗値を自足し、それによって
Aであるべきチップか、Bであるべきチ、プかを判別し
た後に、各々の適切な測定条件でテストして良否の判定
を行えばよい0通常、このような場合の測定には、自動
テスタで行うのでテスト・プログラムの流れ全編3図に
示すように設定しておけば1判別及び良否判定を一工程
で賽現できる。
もし、同一チップをCond−A  、Cond−Bの
両方で611+足し、いずれか一方で合格したチップ管
良品と判定しようとすると、測定の時間が長くなりてし
まうことや、BのチップをCond−Aで測定すること
で破職してしまうおそれもあること轡の不都合を生ずる
以上はいわゆるブロービング・テストの例であるが、前
述のその他の例の場合でも同様に予め定めた位置の電極
間の抵抗偽t−測足してそのICの8!能を判別できれ
にその後の適切な製造指定を行うことが可能となるのは
明らかである。
また1判別の為の電極は必ずしもICの最科形腿で外部
に襄出している必要はなく、@別の必要な段隋でのみa
e能すればよいのは当然で、従って。
電極の有効利用を妨げるものではない。さらに。
判別すべきIk類数が多い場合には単に2電極間の抵抗
値をatsit数に応じて設定する方法以外により多く
の電極¥if用して、個々の電極間に設定すべき抵抗値
の極mを削減する方法も可能である。継4図は後者の一
例會示すもので3個の電極TanT4−TI と3種の
抵抗値a、sg、a、を用いれば9柚類までの判別が可
能となる。
これらの説明で明らかなように本発明によれば容易にI
Cの判別ができ、製造の自動化や、m運賃用の低減に資
するところ大である。
【図面の簡単な説明】
糾1図は本発明の実施例を適用するICの製造工程中の
シリコン基板、第2囚はそのうちのチップ1示す一実施
例、JIB図は本発明実施例のプロー−ビングーテスト
の流れ図、第4図はよ〕多−類に適用した場合の電惨と
抵抗値を示す概念図である。 なお図において% Al  @A電・・・・・・B、I
B、・・・・・・は個々のIC−Ts  −Ts・・・
・・・は本発明の実施例を通用する電極s RA a 
RB e Re  は本発明の実施例を適用する抵抗体
とその値、 Cond−A aCond−11は各々機
能A、Bを測定する測定条件を示す。

Claims (1)

    【特許請求の範囲】
  1. 異なるai能を有する複数種の集積回路装置の分類方法
    に於いて、同一位置にある電極間に、前記機能毎KJ!
    なるfIiを有する抵抗体f接続した集積回路Wtfk
    を用い、該抵抗体の抵抗値を軸足することによプ分類を
    行なうことを%黴とする集積回路装置の分類方法。
JP5488382A 1982-04-02 1982-04-02 集積回路装置の分類方法 Pending JPS58171830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5488382A JPS58171830A (ja) 1982-04-02 1982-04-02 集積回路装置の分類方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5488382A JPS58171830A (ja) 1982-04-02 1982-04-02 集積回路装置の分類方法

Publications (1)

Publication Number Publication Date
JPS58171830A true JPS58171830A (ja) 1983-10-08

Family

ID=12982980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5488382A Pending JPS58171830A (ja) 1982-04-02 1982-04-02 集積回路装置の分類方法

Country Status (1)

Country Link
JP (1) JPS58171830A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274341A (ja) * 1984-12-25 1986-12-04 Nec Corp 半導体論理装置
JPS63293852A (ja) * 1987-05-26 1988-11-30 Nec Corp マスタスライス集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650526A (en) * 1979-10-02 1981-05-07 Mitsubishi Electric Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650526A (en) * 1979-10-02 1981-05-07 Mitsubishi Electric Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274341A (ja) * 1984-12-25 1986-12-04 Nec Corp 半導体論理装置
JPS63293852A (ja) * 1987-05-26 1988-11-30 Nec Corp マスタスライス集積回路

Similar Documents

Publication Publication Date Title
JPS58171830A (ja) 集積回路装置の分類方法
US6136618A (en) Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof
JPS60107852A (ja) 半導体集積回路
JPS58176966A (ja) 集積回路装置
JPS6319811Y2 (ja)
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
JP3207849B2 (ja) コネクタ判別システム
JPH03185744A (ja) 半導体素子
JPS6231148A (ja) 半導体装置
JP2006234577A (ja) 半導体集積回路およびその検査方法
JPH04181710A (ja) 半導体装置
JPS6235644A (ja) 半導体装置
JPH05326654A (ja) Icウエハ
JPH01100943A (ja) マスタースライス方式の半導体集積回路装置
JPH01298737A (ja) 半導体装置
KR920000400Y1 (ko) 반도체 집적회로의 측정용 프로브카드
JPS6371669A (ja) 電子回路装置の検査方法
JP3168813B2 (ja) 半導体集積回路試験装置
CN116381451A (zh) 一种基于热敏片焊接开短路单端植针的测试装置及其方法
JP2884780B2 (ja) Tab型半導体装置
KR20000014985U (ko) 전자장비 점검장치
JPH0286142A (ja) 半導体装置の製造方法及び試験機能をそなえた半導体装置
JPS604234A (ja) 集積回路装置
JPH02181947A (ja) 半導体装置
JPS61156829A (ja) マスタ−スライス式半導体装置