JPS61156829A - マスタ−スライス式半導体装置 - Google Patents
マスタ−スライス式半導体装置Info
- Publication number
- JPS61156829A JPS61156829A JP27616584A JP27616584A JPS61156829A JP S61156829 A JPS61156829 A JP S61156829A JP 27616584 A JP27616584 A JP 27616584A JP 27616584 A JP27616584 A JP 27616584A JP S61156829 A JPS61156829 A JP S61156829A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal
- chip
- counter
- master slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、マスタースライス式の半導体装置に関する
もので、特にウェハおよびウニＩ・スクリーニングテス
トの際における品種の識別方法に関する。
もので、特にウェハおよびウニＩ・スクリーニングテス
トの際における品種の識別方法に関する。
一般に、マスタースライス式半導体装置の品種を識別す
る際には、例えば顕微鏡等によって、光学的に行なって
いる。第２図は、従来のマスタースライス式半導体装置
の一部のパターン平面を示している。図において、１１
はチップ、１２、．１２． ．１２．はノ母ツド、１３
はチップ識別記号で、とのチップ識別記号１３を光学的
に検出することによシ、品種を識別している。
る際には、例えば顕微鏡等によって、光学的に行なって
いる。第２図は、従来のマスタースライス式半導体装置
の一部のパターン平面を示している。図において、１１
はチップ、１２、．１２． ．１２．はノ母ツド、１３
はチップ識別記号で、とのチップ識別記号１３を光学的
に検出することによシ、品種を識別している。
しかし、上記のような光学的な識別方法では、もし識別
装置をクエハス°クリーニングテスト装置に付けた場合
、装置が大がか）になるばかシでなく、コスト面でもま
た、保守の面でも不利である。このため、１枚のウェハ
上に１品種のパターンしか作れずチップサイズの小さい
半導体装置等は、試作評価時に不必要と思われる数量で
も一律にウニへ単位の数で作らなければならなかった。
装置をクエハス°クリーニングテスト装置に付けた場合
、装置が大がか）になるばかシでなく、コスト面でもま
た、保守の面でも不利である。このため、１枚のウェハ
上に１品種のパターンしか作れずチップサイズの小さい
半導体装置等は、試作評価時に不必要と思われる数量で
も一律にウニへ単位の数で作らなければならなかった。
これは、大口径ウェハが多くなってきている現在では非
常に無駄である。また、クエハのスクリーニングテスト
もマスタースライス式半導体装置では、品種が多数とな
るため各製品ごとにテスト装置を専有し、装置のセット
アツプ等で時間の無駄が多い欠点がある。
常に無駄である。また、クエハのスクリーニングテスト
もマスタースライス式半導体装置では、品種が多数とな
るため各製品ごとにテスト装置を専有し、装置のセット
アツプ等で時間の無駄が多い欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、一枚のクエ・へ上に多品種の
装置を形成しても容易に識別できるマスタースライス式
半導体装置を提供することである。
その目的とするところは、一枚のクエ・へ上に多品種の
装置を形成しても容易に識別できるマスタースライス式
半導体装置を提供することである。
すなわち、この発明においては、上記の目的を達成する
ためにマスタースライス式半導体装置に識別回路を設け
て電気的に品種を識別するようにしたもので、１枚のウ
ェハ上に多品種の半導体装置・す―ンを作シ、それを自
動的に識別してスクリーニングテストを行なえるように
している。
ためにマスタースライス式半導体装置に識別回路を設け
て電気的に品種を識別するようにしたもので、１枚のウ
ェハ上に多品種の半導体装置・す―ンを作シ、それを自
動的に識別してスクリーニングテストを行なえるように
している。
以下、この発明の一実施例について図面を参照して説明
する。第１図において、１４はチップで、このチップＪ
４には半導体装置１？ターン（図示しない）、ノぐラド
１５１９１５．＃Ｊ５．。
する。第１図において、１４はチップで、このチップＪ
４には半導体装置１？ターン（図示しない）、ノぐラド
１５１９１５．＃Ｊ５．。
・・・等が形成される。上記ノ４ ラド１５□ 、 １
５．。
５．。
１５１．・・・の中の１つを識別信号出力パッド１５ｘ
として設定するとともに、チッｆｘ４内の未使用ｆ −
） ｔ−利用してグリセット型のカウンタ１６（チップ
識別回路）を形成する。そして、このカウンタ１６の出
力端０１！−信号線１７ｔ−介して上記識別信号出力パ
ッド１５ｘに接続する。
として設定するとともに、チッｆｘ４内の未使用ｆ −
） ｔ−利用してグリセット型のカウンタ１６（チップ
識別回路）を形成する。そして、このカウンタ１６の出
力端０１！−信号線１７ｔ−介して上記識別信号出力パ
ッド１５ｘに接続する。
また、上記カウンタ１６のプリセット信号ＰＳおよびク
ロック信号ＣＫの入力端を信号１！ｔｘｔｔｅ１９を介
してチップ１４内に構成されている回路の入力信号用の
ノヤツド２０，２１に接続して成る。なお、２２はチッ
プ識別記号である。
ロック信号ＣＫの入力端を信号１！ｔｘｔｔｅ１９を介
してチップ１４内に構成されている回路の入力信号用の
ノヤツド２０，２１に接続して成る。なお、２２はチッ
プ識別記号である。
上記のような構成において、予めカウンタ１６に品種の
対応する所定の数ｔセットしておけば、出力信号識別ノ
９ツド１５ｘから上記カウンタ１８にセットした数１ｊ
ｔ識別識別色して読み出す仁とによ多品種の識別ができ
る。また、識別信号出力パッド１５ｘの位ｔｆｔ全ての
品種において同一にする事によシ、ウニＩ・上の同一チ
ップサイズのスクリーニングテストは、固定カードに針
を一本追加するとともに、スクリーニングテストプログ
ラム中に識別信号を確認しその裏品に合ったプログラム
へ自動的にジャンプする様プログラムすれば良い。なお
、上記実施例ではグリセット型のカウンターを用いたが
シフトレジスター、その他の電気的回路を利用する事も
可能である。
対応する所定の数ｔセットしておけば、出力信号識別ノ
９ツド１５ｘから上記カウンタ１８にセットした数１ｊ
ｔ識別識別色して読み出す仁とによ多品種の識別ができ
る。また、識別信号出力パッド１５ｘの位ｔｆｔ全ての
品種において同一にする事によシ、ウニＩ・上の同一チ
ップサイズのスクリーニングテストは、固定カードに針
を一本追加するとともに、スクリーニングテストプログ
ラム中に識別信号を確認しその裏品に合ったプログラム
へ自動的にジャンプする様プログラムすれば良い。なお
、上記実施例ではグリセット型のカウンターを用いたが
シフトレジスター、その他の電気的回路を利用する事も
可能である。
このような構成によれば、電気的に品種の識別を行うこ
とができ、同一ウェハ上に数種の半導体装置を作）、こ
れらを自動的にスクリーニングテストする事が可能とな
るため、マスタースライス式半導体装置のように同時期
に多品種の開発、評価が要求されるものには特に有効で
あ）、大口径のウェハでは、特に効果が大である。また
、クエハのスクリーニングテスト時間の短縮にも効果が
あシ、識別用の特別の装置も不要である。なお、識別回
路はチップ内の利用していない部分で作れ、識別信号取
出しはチップのある１個所の・臂ツドｔ−１つ専有する
だけで良い。
とができ、同一ウェハ上に数種の半導体装置を作）、こ
れらを自動的にスクリーニングテストする事が可能とな
るため、マスタースライス式半導体装置のように同時期
に多品種の開発、評価が要求されるものには特に有効で
あ）、大口径のウェハでは、特に効果が大である。また
、クエハのスクリーニングテスト時間の短縮にも効果が
あシ、識別用の特別の装置も不要である。なお、識別回
路はチップ内の利用していない部分で作れ、識別信号取
出しはチップのある１個所の・臂ツドｔ−１つ専有する
だけで良い。
以上説明したようにこの発明によれば、一枚のウェハ上
に多品種の装置を形成し【も容易に識別できるマスター
スライス式半導体装置が得られる。
に多品種の装置を形成し【も容易に識別できるマスター
スライス式半導体装置が得られる。
第１図はこの発明の一実施例に係わるマスタースライス
式半導体装置を説明するための図、第２図は従来のマス
タースライス式半導体装置を説明するための図である。 １４・・・チップ、２５１ ｐ ２５＠ Ｈ２５＠
ｔ・・・。 ・・・パッド、１５ｘ・・・識別信号出力パッド、１６
・・・カウンタ（チップ識別回路）。
式半導体装置を説明するための図、第２図は従来のマス
タースライス式半導体装置を説明するための図である。 １４・・・チップ、２５１ ｐ ２５＠ Ｈ２５＠
ｔ・・・。 ・・・パッド、１５ｘ・・・識別信号出力パッド、１６
・・・カウンタ（チップ識別回路）。
Claims (1)
- マスタースライス式半導体装置が形成されるチップ上に
、その品種を識別するためのチップ識別回路を設け、こ
のチップ識別回般の内容に基づいて各品種毎のテストプ
ログラムを選択してテストを行なう如く構成したことを
特徴とするマスタースライス式半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27616584A JPS61156829A (ja) | 1984-12-28 | 1984-12-28 | マスタ−スライス式半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27616584A JPS61156829A (ja) | 1984-12-28 | 1984-12-28 | マスタ−スライス式半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61156829A true JPS61156829A (ja) | 1986-07-16 |
Family
ID=17565638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27616584A Pending JPS61156829A (ja) | 1984-12-28 | 1984-12-28 | マスタ−スライス式半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926066A (en) * | 1988-09-12 | 1990-05-15 | Motorola Inc. | Clock distribution circuit having minimal skew |
-
1984
- 1984-12-28 JP JP27616584A patent/JPS61156829A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926066A (en) * | 1988-09-12 | 1990-05-15 | Motorola Inc. | Clock distribution circuit having minimal skew |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138114B1 (ko) | 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치 | |
| JPH09178804A (ja) | 半導体装置試験用のバーンインボード | |
| JPS61156829A (ja) | マスタ−スライス式半導体装置 | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 | |
| JPS6333301B2 (ja) | ||
| JPS5627667A (en) | Method of estimating semiconductor device | |
| JPH1140913A (ja) | 階層構造を有するプリント基板 | |
| JPS6158966B2 (ja) | ||
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPS58143545A (ja) | 試験回路を備えた集積回路 | |
| KR100311010B1 (ko) | 집적회로소자들의 검사방법 | |
| JPS5839424Y2 (ja) | テスト用プリント板 | |
| JPS61223568A (ja) | Ｉｃテスタ用インタ−フエ−スボ−ド | |
| JPS58171830A (ja) | 集積回路装置の分類方法 | |
| JPH04123453A (ja) | バーンイン基板 | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPS5611369A (en) | Diagnostic system of lsi | |
| JPS6065621A (ja) | 集積回路 | |
| JPS58184627A (ja) | 信号バス回路の破壊防止方式 | |
| JPH03145789A (ja) | 混成集積回路 | |
| JPH0727940B2 (ja) | Ｉｃメモリ試験装置 | |
| JPH04107790A (ja) | マイクロコンピュータ | |
| JPH01298737A (ja) | 半導体装置 | |
| JPS63164456A (ja) | 半導体集積回路 | |
| JPS6417460A (en) | Semiconductor logic integrated circuit device |