JPH0286142A - 半導体装置の製造方法及び試験機能をそなえた半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法とそれを行うための機能
をそなえた半導体装置に関し、特に半導体ウェハの段階
で個々のチップ領域の半導体回路の特性機能を検査する
技術に関する。

〔従来の技術］ 半導体集積回路装置（ＩＣ）の製造方法については、た
とえば特公昭４８−５８６７に半導体ウェハの段階でウ
ェハの一部にいくつかの基単ハターンを設けて不良機能
要素を検出する半導体装置の技術が記載されている、 一般には一つの半導体ウニへの一生面に複数の同一機能
を有する半導体回路を縦横方向にならべて作成し、これ
を分離領域（スクライブエリア）で個々に半導体回路を
有する半導体チップ（ＩＣチップ）に分断する。従来に
おいて半導体ウエノ・の状態で個々のチップは回路とと
に独立しており、各チップの半導体回路間で電気的接続
はない。したがってウェハ状態でＩＣの評価を行なう場
合は、各チップの半導体回路周辺に設けられた端子に測
定器のプローバを接触させて外部から特性・機能を測定
して検査する。あるいはウェハの一部に評価専用のチッ
プをサンプルとして設け、このチップにブローパを当て
て外部から評価のための測定を行っていた。

〔発明が解決しようとする課題〕

在来の方法では、ＩＣチップの評価をチップ毎にプロー
パにより外部から電気的信号を与えて行なうものである
ために、交流テスト、特に高周波な領域では測定ができ
ない等テスティング技術上の問題があり、ＩＣとしての
評価しなければならない機能・特性の全てを試験するこ
とができない。

また、完成品のスクリーニングとして回路への強制通電
により不良品を排除するバーンインを行なうことがある
。チップ毎に独立した従来の構造のウェハでは個々のプ
ロービングするために、ウェハ状態でバーンインを行う
ことは検量工数上膨大なものになり実際上不可能である
。

以上から完成品の状態での特性評価、信頼度評価で初め
て判明するＩＣチップの問題が多く、その場合にウェハ
から完成品までの期間に異常ＩＣチップを作り込んでし
まうことや、前工程へのフィードバックが遅れ、対策が
後手に回る等の問題に至った。

本発明は、半導体ウェハ段階でウエノ・表面に形成され
た複数のＩＣチップの特性−能を効率よく評価できる半
導体装置の製造方法ならびにそれを可能とするテスト機
能を有する半導体装置を提供することを目的としている
。

〔課題を解決するための手段〕

上記目的を達成するために１本発明の半導体装置の製造
方法においては、半導体ウニノーの一生表面に複数の半
導体チップに対する半導体回路（ＩＣ）を形成するとと
もに、各チップの半導体回路相互間及び各半導体回路と
ウエノ・外周の一部に設けた端子群との間を配線により
接続し、上記端子群およヒ配線を介して個々のチップ半
導体回路の機能・特性を電気的に測定し、然るのち個々
のチップに切り離すものである。

本発明はまた、上記の製造方法を行なうために、半導体
ウェハの段階でその一生表面に複数のチップの半導体回
路相互間及び各回路とウェハ外周の一部に設けた端子群
との間に配線が形成されるとともに上記端子群および配
線を介して個々の半導体回路に電気信号を送り、かつ上
記回路からの信号を受けて各チップの半導体回路の機能
を評価することのできるテスト機能をそなえた半導体チ
ップを上記半導体ウェハの一部に形成するものである、 本発明はさらに、複数のチップに対応する半導体回路間
及び各半導体回路とウエノ１外周の一部に設けた端子群
との間の配線は各チップを分離するだめの境界領域に設
けたものである。

〔作用〕

上記のように構成された半導体装置の製造方法において
、ウェハの段階でウエノ・周辺部の端子群を介して電気
信号をウエノ１上の任意のＩＣに供給して全てのチップ
を同時忙効率よく試験することができる、又、ウェハの
一部に設けた評価機能をもつチップを用いて、従来ブロ
ーバで個々のチップの回路に対して行った場合には不可
能であった特性評価や全チップ同時評価等の試験が可能
であり、製品の特性異常を早期に発見しフィードバック
が容易となる。

〔実施例〕 実施例について図面を参照して説明する。

第１図は半導体装置を製造するための半導体ウェハ全体
を示す平面図であって、半導体ウェハ１の表面に複数の
ＩＣチップ２　ａ　＊　２　ｂ・・・・・・に対応する
半導体回路を形成し、ウェハ外周の一部に端子部（ウェ
ハ端子パッド）３を設けである。

第２図は第１図におけるウニへの一部拡大図であって、
４は評価試験回路内蔵チップである。５は各チップに設
けた端子（チップポンディングパッド）、６はチップ分
離領域（スクライブエリア）で、この上にチップ間接続
配線７が設けである、第３図は第２図のチップ及び配線
を回路として示した例であって、評価試験回路内蔵チッ
プ４には、たとえば入出力期待データを入れたコントロ
ーラ、比較判定のためのコンパレータ、チップを選び出
すセレクタ等が設けてあって配線を通して各チップ２　
ａ　＋　２　ｂ・・・・・・の端子に接続されるととも
にウェハ外周のウェハ端子パッド３に接続されている。

次に第４図を参照し、本発明による半導体装置の製造方
法について述べる、 （１）半導体ウェハの一生表面に通常の半導体装置製造
プロセスに従って複数のＩＣチップに対応する半導体回
路（素子）を形成するとともに、チップの一部に評価試
験回路を形成する（第１図）。

（２）チップの分離領域上に各チップの端子間を接続す
る配線及び各チップとウェハ外周端子とを結ぶ配線を形
成する。

（３）ウェハ外周端子にプローブを接触させ、チップを
選ぶとともに評価内容な選んで試験を行う。

この場合、メモリＩＣの入力の組合せにより出力される
期待値と一致すれば良品とし、一致しないときは不良品
とする。なお、試験は長時間の通電エージングによる耐
性試験を含む。チップは個々に選ぶほかに複数のチップ
、あるいは全部のチップを同時に評価試験を行うことも
できる。

（４）評価試験により不良とされるチップに対しては欠
陥マークを付し、あるいはメモリに記憶させる。

（５）分離領域にそってスクライブ又はダイシングを行
い、個々のチップを相互に分離する。

（６）複数のＩＣチップは外付部品（リード等）へのワ
イヤポンディング、樹脂そ−ルド等の工程を経て半導体
完成品となる。

〔発明の効果〕

本発明は以上説明したように構成されているので、以下
に記載のような効果を奏する、一つのウェハの表面に複
数のＩＣチップと評価試験内蔵チップを形成することに
より、ウェハの段階で個々のチップに、又は全部のチッ
プに対して効率よく特性評価や信頼度評価が可能となる
。

ウェハの状態で特性や信頼性を評価できることで、チッ
プ分離後の試験の場合に得られない特性変動、製品信頼
性の異常を早期に摘出できるとともに、フィードバック
を早く行５ことによりトラブルの拡大を防止できる。

本発明はメモＩＪ　Ｉ　Ｃを始め全ての半導体製品に適
用することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体ウニへの全体平
面図である。 第２図は第１図における一部拡大平面図である。 第３図は第２図に対応する回路図である。 第４図は本発明による半導体装置の製造方法の一実施例
を示す工程図である。 １・・・半導体ウェハ　２・・・半導体チップ、３・・
・ウェハ外周端子部、４・・・評価試験回路内蔵チップ
、５・・・チップ端子部、６・・・分離領域、７・・・
配線。

Claims (1)

1. 【特許請求の範囲】 １、半導体ウェハの一主表面に複数の半導体チップに対
   応する半導体回路を形成するとともに、各チップの半導
   体回路相互間及び各半導体回路とウェハ外周の一部に設
   けた端子群との間を配線により接続し、上記端子群およ
   び配線を介して個々のチップの半導体回路の特性機能を
   電気的に検査し、然るのち、個々のチップに切り離すこ
   とを特徴とする半導体装置の製造方法。 ２、半導体ウェハ段階において、その一主表面に複数の
   チップに対応する半導体回路が形成され、各チップの半
   導体回路相互間及び各半導体回路とウェハの外周の一部
   に設けた端子群との間に配線が形成されるとともに、上
   記端子群および配線を介して個々のチップの半導体回路
   に電気信号を送り、かつ上記回路からの信号を受けて各
   チップの半導体回路の機能を評価することのできる試験
   機能をそなえた半導体チップを上記半導体ウェハの一部
   に形成することを特徴とする試験機能をそなえた半導体
   装置。 ３、請求項２に記載の試験機能をそなえた半導体装置に
   おいて、各チップに対応する半導体回路間及び各半導体
   回路とウェハ外周の一部に設けた端子群との間の配線は
   、各チップを分離する境界領域に設けられている。