CN102347310A - 半导体器件和半导体器件的驱动方法 - Google Patents

半导体器件和半导体器件的驱动方法 Download PDF

Info

Publication number
CN102347310A
CN102347310A CN2011102061947A CN201110206194A CN102347310A CN 102347310 A CN102347310 A CN 102347310A CN 2011102061947 A CN2011102061947 A CN 2011102061947A CN 201110206194 A CN201110206194 A CN 201110206194A CN 102347310 A CN102347310 A CN 102347310A
Authority
CN
China
Prior art keywords
filament
resistance
semiconductor device
transistor
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102061947A
Other languages
English (en)
Inventor
神田泰夫
甘利浩一
时任俊作
鸟毛裕二
有马孝之
国广恭史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102347310A publication Critical patent/CN102347310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件和该半导体器件的驱动方法。所述半导体器件具有电熔断器元件，所述电熔断器元件包括：第一细丝、连接着所述第一细丝的第二细丝以及串联读出部，所述串联读出部连接着所述第一细丝的一端，所述一端与所述第一细丝连接着所述第二细丝的另一端相反，所述串联读出部读取所述第一细丝和所述第二细丝的串联电阻。本发明能够使用现有的工序而不需要任何额外的加工步骤，提供含有可靠的多值化电熔断器元件的半导体器件。

Description

半导体器件和半导体器件的驱动方法
相关申请的交叉参考
本申请包含与2010年7月30日向日本专利局提交的日本优先权专利申请JP 2010-172205所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及半导体器件和半导体器件的驱动方法。本发明特别涉及具有电熔断器的半导体器件和该半导体器件的驱动方法。
背景技术
电熔断器是用于调整半导体器件的电子电路的重要电子元件。
JP-A-8-335674(专利文献1)披露了采用电熔断器调整半导体器件的方法。
例如，采用电熔断器调整半导体器件的方法已经被用来例如弥补半导体存储器件的缺陷等。
例如，通过以矩阵的形式布置多个标准的半导体存储单元制造标准的存储单元阵列，并且通过布置多个备用存储单元制造用于弥补的备用存储单元阵列。
当标准的存储单元阵列中的任意存储单元存在缺陷时，就将该有缺陷的存储单元切换到备用存储单元。
在获得半导体存储器件的高成品率上，上述方法是有效的。
除了包括如上所述的将有缺陷的存储单元切换到备用存储单元的步骤的修复技术之外，电熔断器被广泛地使用在涉及形成半导体器件的电子电路中的电连接的切换的应用中。
近年来，逻辑电路和CMOS图像传感器朝着高功能化和多功能化发展的趋势导致了对更大容量的电熔断器的需求。
使用增大了容量的电熔断器增大了使用该电熔断器的半导体芯片的尺寸，并因此导致了半导体芯片的成本的增加。
例如，具有由多晶硅层和高熔点金属硅化物层形成的细丝结构(filament structure)的电熔断器的细丝(filament)的电阻被施加到该细丝上的脉冲电压所改变。
例如，上述操作是基于这样的事实：当在高熔点金属硅化物层引发电子迁移时，电熔断器的电阻从初始值变成另一值，并且当迁移继续进行至硅熔化阶段时，电熔断器的电阻变成与前一值不同的另一值。
当尝试不改变细丝的形状而通过与上述的过程相同的过程增大电熔断器的容量时，可能会增大电熔断器所占的面积。
一般情况下，通过对电熔断器进行微细化加工可以减小电熔断器所占的面积，并且借助具有通过附加的处理步骤提供的MONOS结构的电熔断器可以获得多个电阻值。然而，这样的方法导致了成本的增加。MONOS结构是具有金属层、氧化物层、氮化物层、另一氧化物层和半导体层的膜。
JP-A-2006-25353(专利文献2)披露了通过将细丝并联并且将读出晶体管和用于程序控制的开关晶体管并联到细丝来设置的电熔断器模块。
该电熔断器模块能够以并联的细丝的电阻值变化的形式提供代表着多个值的信息。
然而，在专利文献2中所披露的电熔断器模块的结构具有这样的缺点：由于仅能通过来自并联的细丝的并联读出获得电阻值，所以不能精确地读出电阻的变化。
发明内容
鉴于上述原因，期望提供一种包括能够使用现有的工艺而不用任何额外的加工步骤来制造的可靠的多值化电熔断器的半导体器件。
本发明实施形式提供了一种具有电熔断器元件的半导体器件，所述电熔断器元件包括第一细丝、与所述第一细丝相连接的第二细丝以及与所述第一细丝的一端相连接的串联读出部，所述一端与所述第一细丝的连接着所述第二细丝的另一端相反，所述串联读出部读取所述第一细丝和所述第二细丝的串联电阻。
本发明的所述半导体器件具有包括所述第一细丝和连接着所述第一细丝的所述第二细丝的所述电熔断器元件。
所述电熔断器元件具有连接着所述第一细丝的一端的所述串联读出部，所述一端与所述第一细丝的连接着所述第二细丝的另一端相反，所述串联读出部读取所述第一细丝和所述第二细丝的串联电阻。
本发明的另一实施形式提供了一种具有电熔断器元件的半导体器件，所述电熔断器元件包括第一细丝、连接着所述第一细丝的第二细丝、用于选择所述第一细丝且与所述第一细丝串联连接的第一选择晶体管、用于选择所述第二细丝且与所述第二细丝串联连接的第二选择晶体管，以及连接着所述第一细丝与所述第二细丝之间的连接处的并联读出部，所述并联读出部读取所述第一细丝和所述第二细丝的并联电阻。
本发明上述实施形式的半导体器件具有包括所述第一细丝、连接着所述第一细丝的所述第二细丝的所述电熔断器元件。
所述电熔断器元件还包括用于选择所述第一细丝且与所述第一细丝串联连接的所述第一选择晶体管和用于选择所述第二细丝且与所述第二细丝串联连接的所述第二选择晶体管。此外，所述电熔断器元件包括连接着所述第一细丝与所述第二细丝之间的所述连接处的所述并联读出部，所述并联读出部读取所述第一细丝和所述第二细丝的并联电阻。
本发明的又一实施形式提供了一种半导体器件的驱动方法，所述半导体器件包括具有第一细丝和连接着所述第一细丝的第二细丝的电熔断器元件。所述方法包括使用串联读出部读取所述第一细丝和所述第二细丝的串联电阻，所述串联读出部连接着所述第一细丝的一端，所述一端与所述第一细丝的连接着所述第二细丝的另一端相反。
本发明的上述实施形式的半导体器件的驱动方法读取所述半导体器件的所述电熔断器，所述半导体器件包括含有所述第一细丝和所述第二细丝的所述电熔断器。
在此实施形式中，使用所述串联读出部读出所述第一细丝和所述第二细丝的串联电阻，所述串联读出部连接着所述第一细丝的一端，所述一端与所述第一细丝的连接着所述第二细丝的另一端相反。
本发明实施形式的半导体器件能够设置有可靠的多值化的电熔断器元件，能够使用现有的工序而不需要额外的加工步骤进行制造所述电熔断器元件。
本发明实施形式的半导体器件的驱动方法使得能够从包括电熔断器的半导体器件中以高可靠性读取多值化电熔断器元件的电阻，能够使用现有的工序而不需要额外的加工步骤进行制造所述电熔断器。
附图说明
图1A和图1B是形成本发明第一实施形式的半导体器件的一部分的电熔断器元件的电路图；
图2A是形成本发明第一实施形式的半导体器件的电熔断器元件的一部分的一个电熔断器的电路图；
图2B是电熔断器的平面图；
图2C是电熔断器的截面图；
图3A和图3B是示出了将值写入形成本发明第一实施形式的半导体器件的一部分的电熔断器元件中的方法的电路图；
图4A和图4B是示出了从形成本发明第一实施形式的半导体器件的一部分的电熔断器元件中读取值的方法的电路图；
图5是在本发明第一实施形式的半导体器件中可以被省去的译码器电路的示例的电路图；
图6A和图6B是形成本发明第二实施形式的半导体器件的一部分的电熔断器元件的电路图；
图7A和图7B是示出了将值写入形成本发明第二实施形式的半导体器件的一部分的电熔断器元件中的方法的电路图；以及
图8A和图8B是示出了从形成本发明第二实施形式的半导体器件的一部分的电熔断器元件中读取值的方法的电路图。
具体实施方式
现在参照附图说明本发明的半导体器件和半导体器件的制造方法的实施形式。
按照下列顺序进行说明。
1.第一实施形式(基本结构)
2.实验结果
3.第二实施形式(选择晶体管的位置与第一实施形式不同的结构)
1.第一实施形式
半导体器件的结构
图1A是形成根据本发明实施形式的半导体器件的一部分的电熔断器元件的电路图。
本实施形式的半导体器件设置有包括第一细丝FS1和连接着第一细丝FS1的第二细丝FS2的电熔断器元件。
用于选择第一细丝FS1的第一选择晶体管Tr1在第一细丝FS1的与第二细丝FS2相连接的一端与第一细丝FS1串联连接。
用于选择第二细丝FS2的第二选择晶体管Tr2在第二细丝FS2的与第一细丝FS1相连接的一端与第二细丝FS2串联连接。
例如在第一细丝FS1的与连接着第二细丝FS2的一端相反的一端连接着用于读取第一细丝FS1和第二细丝FS2的串联电阻的串联读出部。
在上述结构中，能够读出第一细丝FS1和第二细丝FS2的串联电阻，因此能够提供多值化的可靠的电熔断器。
通过选择第一选择晶体管Tr1或第二选择晶体管Tr2能够选择并写入第一细丝FS1的值或者第二细丝FS2的值。
图1B是形成根据本实施形式的半导体器件的一部分的电熔断器元件的电路图，该图更加具体地示出了图1A中的结构。
本实施形式的半导体器件设置有包括第一细丝FS1和连接着第一细丝FS1的第二细丝FS2的电熔断器元件。
用于选择第一细丝FS1的第一选择晶体管Tr1在第一细丝FS1的与第二细丝FS2相连接的一端与第一细丝FS1串联连接。
用于选择第二细丝FS2的第二选择晶体管Tr2在第二细丝FS2的与第一细丝FS1相连接的一端与第二细丝FS2串联连接。
在本实施形式中，第一细丝FS1与第二细丝FS2是通过第一选择晶体管Tr1和第二选择晶体管Tr2相连接的。
例如，第一细丝FS1的与连接着第二细丝FS2的一端相反的一端通过晶体管Tr3接地。
例如，第一选择晶体管Tr1与第二选择晶体管Tr2之间的连接处通过晶体管Tr4连接至写入部WT。写入部WT使得通过第一选择晶体管Tr1选择的第一细丝FS1的电阻或通过第二选择晶体管Tr2选择的第二细丝FS2的电阻独立地变化。
例如，第一细丝FS1与晶体管Tr3之间的连接处通过晶体管Tr5连接着串联读出部RDS。串联读出部RDS读取第一细丝FS1和第二细丝FS2的串联电阻。
例如，第一选择晶体管Tr1与第二选择晶体管Tr2之间的连接处通过晶体管Tr6连接至并联读出部RDP。并联读出部RDP读取第一细丝FS1和第二细丝FS2的并联电阻。
在上述结构中，通过使用第一选择晶体管Tr1和第二选择晶体管Tr2对细丝进行选择，能够写入第一细丝FS1的值或第二细丝FS2的值。
能够读出第一细丝FS1和第二细丝FS2的串联电阻，并且能够提供可靠的多值化的电熔断器。
此外，能够读出第一细丝FS1和第二细丝FS2的并联电阻以实现更高的可靠性。
图2A是形成本实施形式的半导体器件的电熔断器元件的一个电熔断器的电路图，图2B是该电熔断器的平面图。
例如，在形成电熔断器的一部分的细丝FS的一端形成有阳极AN，而在该细丝的另一端形成有阴极CA。阴极CA通过晶体管Tr连接着接地电位Vss。
例如，当向阳极AN施加写入电压Vfuse从而向晶体管施加写入脉冲Vpulse时，写入电流Iprog流过细丝FS从而能够进行写入过程。
写入过程也被称为“熔断过程(blow process)”，而写入电压也被称为“熔断电压(blow voltage)”。
图2C是电熔断器的细丝部的截面图。
例如，在半导体基板上，多晶硅层11和例如NiSi等高熔点金属硅化物层12层叠在绝缘膜10上，并且形成为如图2B中所示的具有预定的宽度W和预定的长度L的细丝形状。
例如，在多晶硅层11和高熔点金属硅化物层12的层叠体的两侧上形成侧壁绝缘膜13，并且形成覆盖着各个膜和各层的保护绝缘膜14。
除了形成区域不同并且形成有接触部CS之外，阳极AN和阴极CA基本上具有与细丝部的层结构相同的层结构。
例如，当向由具有如上所述的多晶硅层11和高熔点金属硅化物层12的层叠体构成的细丝施加第一写入电压时，在高熔点金属硅化物层处发生电子迁移，这就导致了细丝部的电阻的变化。
图2B示出了从细丝部到阴极CA的一部分中的电子迁移EM。在未发生电子迁移EM的区域中残存有高熔点金属硅化物层。
当进一步施加高于第一写入电压的第二写入电压时，多晶硅层中的硅被熔化从而导致了细丝部的电阻的进一步变化。
这样，例如，根据写入电压能够使单个细丝具有三阶段式的电阻值。
第一细丝FS1和第二细丝FS2可以具有不同的电阻值。因此，能够进一步确保电熔断器元件具有多个电阻值。
例如，可以通过使第一细丝和第二细丝至少在下面的任一方面不同，从而使第一细丝和第二细丝具有不同的电阻值。
(1)第一细丝FS1的宽度与第二细丝FS2的宽度
(2)第一细丝FS1的长度与第二细丝FS2的长度
(3)第一细丝FS1的阴极CA和阳极AN中的接触部CS的数量与第二细丝FS2的阴极CA和阳极AN中的接触部CS的数量
(4)第一细丝FS1的阴极CA和阳极AN中的接触部CS的位置与第二细丝FS2的阴极CA和阳极AN中的接触部CS的位置
第一细丝FS1和第二细丝FS2可以构造得使这些细丝的电阻值根据不同的电气条件而变化。因此能够确保电熔断器元件能够具有多个电阻值。
例如，与上述使第一细丝的电阻与第二细丝的电阻设定得不同的条件类似，可以根据不同的电气条件使第一细丝FS1和第二细丝FS2的电阻变化。
此外，当第一细丝和第二细丝具有不同的电阻值的时候，可以采用根据不同的电气条件使第一细丝FS1和第二细丝FS2的电阻变化的设置。
第一细丝FS1与第二细丝FS2可以具有相同的电阻值，并且第一细丝和第二细丝的电阻值可以根据相同的电气条件而变化。
能够使用现有的工序而不需要任何额外的加工步骤来制造本实施形式的半导体器件的电熔断器元件，并且该元件能够具有高可靠性和多个电阻值。
半导体器件的驱动方法
图3A是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的第一细丝FS1的写入方法的电路图。
例如，通过导通第一选择晶体管Tr1使第一细丝FS1处于被选择的状态，导通晶体管Tr3和晶体管Tr4，从而从写入部WT施加写入电压使得写入电流Iprog1流过第一细丝FS1。
因此，例如，根据写入电压能够如上所述地使第一细丝FS1选择性地具有三阶段式的电阻值。
图3B是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的第二细丝FS2的写入方法的电路图。
例如，通过导通第二选择晶体管Tr2使第二细丝FS2处于被选择的状态，导通晶体管Tr4，从而从写入部WT施加写入电压使得写入电流Iprog2流过第二细丝FS2。
因此，例如，根据写入电压能够如上所述地使第二细丝FS2选择性地具有三阶段式的电阻值。
如上所述，用于选择第一细丝FS1的第一选择晶体管Tr1与第一细丝FS1串联连接，用于选择第二细丝FS2的第二选择晶体管Tr2与第二细丝FS2串联连接。
因此，写入部WT能够使如上所述通过第一选择晶体管Tr1选择的第一细丝FS1的电阻或通过第二选择晶体管Tr2选择的第二细丝FS2的电阻独立地变化。
图4A是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的串联读出方法的电路图。
例如，通过导通第一选择晶体管Tr1和第二选择晶体管Tr2使第一细丝FS1和第二细丝FS2处于彼此串联连接的状态，导通晶体管Tr5，从而来自串联读出部RDS的串联读出电流Is流过该元件。
在此时进行电阻测量能够读出第一细丝FS 1和第二细丝FS2的串联电阻。
图4B是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的并联读出方法的电路图。
例如，当第一选择晶体管Tr1和第二选择晶体管Tr2处于导通状态时，导通晶体管Tr3和晶体管Tr6，从而来自并联读出部RDP的并联读出电流IP流过该元件。
在此时进行电阻测量能够读出第一细丝FS1和第二细丝FS2的并联电阻。
本实施形式的半导体器件的驱动方法能够实现从具有电熔断器的半导体器件的多值化熔断器元件中的可靠的读出，能够使用现有的工艺而不需要任何额外的加工步骤来制造该电熔断器。
2.实验结果
通过在熔断过程之前和之后设定的第一细丝和第二细丝的电阻值计算出实施形式的半导体器件的电熔断器元件的串联电阻和并联电阻。
第一细丝的初始电阻和第二细丝的初始电阻均设为500Ω。
在导致电子迁移的熔断过程之后，第一细丝和第二细丝的电阻分别为3,000Ω和5,000Ω。
在导致硅熔化的熔断过程之后，第一细丝和第二细丝的电阻均为100,000Ω。
根据如上所述的第一细丝和第二细丝的各种电阻值的组合，得到了如表1中所示的串联读出电阻和并联读出电阻。
表1
  值   FS1[Ω]   FS2[Ω]   串联读出电阻[Ω]   并联读出电阻[Ω]
  0   500   500   1000   250
  1   3000   500   3500   429
  2   500   5000   5500   455
  3   3000   5000   8000   1875
  4   500   100000   100500   498
  5   3000   100000   103000   2913
  6   100000   500   100500   498
  7   100000   5000   105000   4762
  8   100000   100000   200000   50000
如表1所示，从值0至值8的九个值是可能的串联读出电阻和并联读出电阻的组合。
特别地，表1中由“0”、“1”、“2”和“3”所标出的串联读出电阻值能够作为彼此可明确区分的值来使用。
在实际中，难以将100500Ω以上的串联读出电阻值彼此区分。对于并联读出电阻同样也是如此。例如，难以将彼此接近的400Ω等级的电阻值区别开。
例如，将表1中由“0”、“3”、“5”和“7”所标出的值用来设置能够对四个值选择的电熔断器元件。
例如，通过改变读出放大器的基准电位从而读出如上所述的电阻变化，并且能够不用AND电路获得多个电阻值。
图5是本实施形式的半导体器件中可以省略的译码器电路的示例的电路图。
例如，译码器包括基于两个输入值来输出四个值的六个反相器IV和四个NAND电路。反相器IV包括一个n沟道晶体管和一个p沟道晶体管，而NAND电路包括两个n沟道晶体管和两个p沟道晶体管。因此，译码器总共包括28个晶体管，而省略了这样的译码器对半导体器件的紧凑性做出了重大贡献。
尽管本实施形式采用了含有并联读出部的结构来读取并联电阻，但不是必须使用这样的结构，只要仅通过读取串联电阻就能够获得可区分的电阻值，那么就可以省略并联读出部。
通过分别选择第一选择晶体管和第二选择晶体管，能够使并联读出部分别读取第一细丝FS1的电阻值和第二细丝FS2的电阻值。
尽管上述实施形式具有串联读出部和并联读出部，但是本发明不限于这样的结构。当只进行串联读出时，可以省略并联读出部；而当只进行并联读出时，可以省略串联读出部。
3.第二实施形式
半导体器件的结构
图6A是形成根据本发明第二实施形式的半导体器件的一部分的电熔断器元件的电路图。
本实施形式的半导体器件具有包括第一细丝FS1和连接着第一细丝FS1的第二细丝FS2的电熔断器元件。
用于选择第一细丝FS1的第一选择晶体管Tr1在第一细丝FS1的与第二细丝FS2相连接的一端的相反端与第一细丝FS1串联连接。
用于选择第二细丝FS2的第二选择晶体管Tr2在第二细丝FS2的与第一细丝FS1相连接的一端的相反端与第二细丝FS2串联连接。
例如，在第一选择晶体管Tr1的连接着第一细丝FS1的一端的相反端连接着用于读取第一细丝FS1和第二细丝FS2的串联电阻的串联读出部。
在上述结构中，能够读出第一细丝FS1和第二细丝FS2的串联电阻，因此能够获得可靠的多值化的电熔断器。
通过第一选择晶体管Tr1选择第一细丝FS1或通过第二选择晶体管Tr2选择第二细丝FS2，能够对第一细丝FS1或第二细丝FS2进行写入。
图6B是形成根据本实施形式的半导体器件的一部分的电熔断器元件的电路图，该图更加具体地示出了图6A中的结构。
本实施形式的半导体器件设置有包括第一细丝FS1和连接着第一细丝FS1的第二细丝FS2的电熔断器元件。
例如，用于选择第一细丝FS1的第一选择晶体管Tr1在第一细丝FS1的与第二细丝FS2相连接的一端的相反端与第一细丝FS1串联连接。
例如，用于选择第二细丝FS2的第二选择晶体管Tr2在第二细丝FS2的与第一细丝FS1相连接的一端的相反端与第二细丝FS2串联连接。
在本实施形式中，第一细丝FS1与第二细丝FS2是彼此直接相连接的。
例如，第一选择晶体管Tr1的连接着第一细丝FS1的一端的相反端通过晶体管Tr3接地。
例如，第一细丝FS1与第二细丝FS2之间的连接处通过晶体管Tr4连接着写入部WT。写入部WT使得通过第一选择晶体管Tr1选择的第一细丝FS1的电阻或通过第二选择晶体管Tr2选择的第二细丝FS2的电阻独立地变化。
例如，第一选择晶体管Tr1与晶体管Tr3之间的连接处通过晶体管Tr5连接着串联读出部RDS。串联读出部RDS读取第一细丝FS1和第二细丝FS2的串联电阻。
例如，第一细丝FS1与第二细丝FS2之间的连接处通过晶体管Tr6连接着并联读出部RDP。并联读出部RDP读取第一细丝FS1和第二细丝FS2的并联电阻。
在上述结构中，通过使用第一选择晶体管Tr1和第二选择晶体管Tr2对细丝进行选择能够写入第一细丝FS1的值或第二细丝FS2的值。
能够读出第一细丝FS1和第二细丝FS2的串联电阻，并且能够提供可靠的多值化的电熔断器。
此外，能够读出第一细丝FS1和第二细丝FS2的并联电阻以实现更高的可靠性。
形成本实施形式的半导体器件的电熔断器元件的一部分的电熔断器与第一实施形式的电熔断器相类似。例如，根据写入电压能够使一个细丝具有三阶段式的电阻值。
能够使用现有的工序而不需要任何额外的加工步骤来制造本实施形式的半导体器件的电熔断器元件，并且该元件能够具有高可靠性和多个电阻值。
半导体器件的驱动方法
图7A是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的第一细丝FS1的写入方法的电路图。
例如，通过导通第一选择晶体管Tr1使第一细丝FS1处于被选择的状态，导通晶体管Tr3和晶体管Tr4，从而从写入部WT施加写入电压使得写入电流Iprog1流过第一细丝FS1。
因此，例如，根据写入电压能够如上所述地使第一细丝FS 1选择性地具有三阶段式的电阻值。
图7B是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的第二细丝FS2的写入方法的电路图。
例如，通过导通第二选择晶体管Tr2使第二细丝FS2处于被选择的状态，导通晶体管Tr4，从而从写入部WT施加写入电压使得写入电流Iprog2流过第二细丝FS2。
因此，例如，根据写入电压能够如上所述地使第二细丝FS2选择性地具有三阶段式的电阻值。
如上所述，用于选择第一细丝FS1的第一选择晶体管Tr1与第一细丝FS1串联连接，用于选择第二细丝FS2的第二选择晶体管Tr2与第二细丝FS2串联连接。
因此，写入部WT能够使通过第一选择晶体管Tr1选择的第一细丝FS1的电阻或通过第二选择晶体管Tr2选择的第二细丝FS2的电阻独立地变化。
图8A是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的串联读出方法的电路图。
例如，使第一选择晶体管Tr1和第二选择晶体管Tr2处于导通状态，导通晶体管Tr5，从而来自串联读出部RDS的串联读出电流Is流过该元件。
在此时进行电阻测量能够读出第一细丝FS1和第二细丝FS2的串联电阻。
图8B是示出了形成本实施形式的半导体器件的一部分的电熔断器元件的并联读出方法的电路图。
例如，当第一选择晶体管Tr1和第二选择晶体管Tr2处于导通状态时，导通晶体管Tr3和晶体管Tr6，从而来自并联读出部RDP的并联读出电流IP流过该元件。
在此时进行电阻测量能够读出第一细丝FS1和第二细丝FS2的并联电阻。
本实施形式的半导体器件的驱动方法能够实现从具有电熔断器的半导体器件的多值化熔断器元件中的可靠的读出，能够使用现有的工序而不需要任何额外的加工步骤来制造该电熔断器。
尽管上述本实施形式采用了包括用于读取并联电阻的并联读出部的结构，但这样的结构不是必需的，只要仅通过读取串联电阻就能够获得可区分的电阻值，那么就可以省略并联读出部。
通过分别选择第一选择晶体管和第二选择晶体管，能够使并联读出部分别读取第一细丝FS1的电阻值和第二细丝FS2的电阻值。
尽管上述实施形式具有串联读出部和并联读出部，但是本发明不限于这样的结构。当只进行串联读出时，可以省略并联读出部；而当只进行并联读出时，可以省略串联读出部。
上述实施形式的半导体器件具有下列优点。
(1)能够使用现有的工序而不需要任何额外的加工步骤来提供可靠的多值化电熔断器元件。
(2)在保持单元提供的值不变的基础上能够减小单元的尺寸。
(3)能够使用现有的工序而不需要任何额外的加工步骤来提供可靠的多值化电熔断器。
本发明不限于上面的实施形式。
例如，形成实施形式的电熔断器的细丝是由多晶硅层和高熔点金属硅化物层的层叠体构成的。但本发明不限于这样的细丝，而是可以使用其它类型的细丝来提供各种结构的电熔断器。
在不背离本发明的精神的前提下可以进行各种修改。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (15)

1.一种半导体器件，其包括电熔断器元件，所述电熔断器元件包括：
第一细丝；
第二细丝，所述第二细丝与所述第一细丝相连接；以及
串联读出部，所述串联读出部连接着所述第一细丝的一端，所述第一细丝的所述一端与所述第一细丝的连接着所述第二细丝的另一端相反，所述串联读出部读取所述第一细丝和所述第二细丝的串联电阻。
2.根据权利要求1所述的半导体器件，其中，
用于选择所述第一细丝的第一选择晶体管与所述第一细丝串联连接，并且
用于选择所述第二细丝的第二选择晶体管与所述第二细丝串联连接。
3.根据权利要求2所述的半导体器件，还包括写入部，所述写入部连接着所述第一细丝与所述第二细丝之间的连接处，
所述写入部使得通过所述第一选择晶体管选择的所述第一细丝的电阻或通过所述第二选择晶体管选择的所述第二细丝的电阻独立地变化。
4.根据权利要求1所述的半导体器件，还包括并联读出部，所述并联读出部连接着所述第一细丝与所述第二细丝之间的所述连接处，
所述并联读出部读取所述第一细丝和所述第二细丝的并联电阻。
5.根据权利要求1所述的半导体器件，其中，
所述第一细丝的电阻与所述第二细丝的电阻由于下列原因中的至少一种原因而不同：所述第一细丝的宽度与所述第二细丝的宽度不同，所述第一细丝的长度与所述第二细丝的长度不同，设置在所述第一细丝的阴极和阳极处的接触部的数量与设置在所述第二细丝的阴极和阳极处的接触部的数量不同，以及所述第一细丝的所述接触部的位置与所述第二细丝的所述接触部的位置不同。
6.根据权利要求1所述的半导体器件，其中，
使所述第一细丝的电阻改变的电气条件与使所述第二细丝的电阻改变的电气条件是不同的。
7.根据权利要求6所述的半导体器件，其中，
所述第一细丝的电阻与所述第二细丝的电阻是不同的，所述不同是由于下列原因中的至少一种原因：所述第一细丝的宽度与所述第二细丝的宽度不同，所述第一细丝的长度与所述第二细丝的长度不同，设置在所述第一细丝的阴极和阳极处的接触部的数量与设置在所述第二细丝的阴极和阳极处的接触部的数量不同，以及所述第一细丝的所述接触部的位置与所述第二细丝的所述接触部的位置不同。
8.一种半导体器件，其包括电熔断器元件，所述电熔断器元件包括：
第一细丝；
第二细丝，所述第二细丝与所述第一细丝相连接；
第一选择晶体管，所述第一选择晶体管用于选择所述第一细丝且与所述第一细丝串联连接；
第二选择晶体管，所述第二选择晶体管用于选择所述第二细丝且与所述第二细丝串联连接；以及
并联读出部，所述并联读出部连接着所述第一细丝与所述第二细丝之间的连接处，所述并联读出部读取所述第一细丝和所述第二细丝的并联电阻。
9.根据权利要求8所述的半导体器件，还包括写入部，所述写入部连接着所述第一细丝与所述第二细丝之间的所述连接处，
所述写入部使得通过所述第一选择晶体管选择的所述第一细丝的电阻或通过所述第二选择晶体管选择的所述第二细丝的电阻独立地变化。
10.根据权利要求8所述的半导体器件，其中，
所述第一细丝的电阻与所述第二细丝的电阻由于下列原因中的至少一种原因而不同：所述第一细丝的宽度与所述第二细丝的宽度不同，所述第一细丝的长度与所述第二细丝的长度不同，设置在所述第一细丝的阴极和阳极处的接触部的数量与设置在所述第二细丝的阴极和阳极处的接触部的数量不同，以及所述第一细丝的所述接触部的位置与所述第二细丝的所述接触部的位置不同。
11.根据权利要求8所述的半导体器件，其中，
使所述第一细丝的电阻改变的电气条件与使所述第二细丝的电阻改变的电气条件是不同的。
12.根据权利要求11所述的半导体器件，其中，
所述第一细丝的电阻与所述第二细丝的电阻是不同的，所述不同是由于下列原因中的至少一种原因：所述第一细丝的宽度与所述第二细丝的宽度不同，所述第一细丝的长度与所述第二细丝的长度不同，设置在所述第一细丝的阴极和阳极处的接触部的数量与设置在所述第二细丝的阴极和阳极处的接触部的数量不同，以及所述第一细丝的所述接触部的位置与所述第二细丝的所述接触部的位置不同。
13.一种半导体器件的驱动方法，所述半导体器件包括电熔断器元件，所述电熔断器具有第一细丝和连接着所述第一细丝的第二细丝，所述方法包括以下步骤：
使用串联读出部读取所述第一细丝和所述第二细丝的串联电阻，所述串联读出部连接着所述第一细丝的一端，所述第一细丝的所述一端与所述第一细丝的连接着所述第二细丝的另一端相反。
14.根据权利要求13所述的半导体器件的驱动方法，其中，
所述半导体器件具有用于选择所述第一细丝且与所述第一细丝串联连接的第一选择晶体管以及用于选择所述第二细丝且与所述第二细丝串联连接的第二选择晶体管，所述驱动方法还包括以下步骤：
使用写入部使通过所述第一选择晶体管选择的所述第一细丝的电阻或通过所述第二选择晶体管选择的所述第二细丝的电阻独立地变化，所述写入部连接着所述第一细丝与所述第二细丝之间的连接处。
15.根据权利要求13所述的半导体器件的驱动方法，还包括以下步骤：
使用连接着所述第一细丝与所述第二细丝之间的所述连接处的并联读出部读取所述第一细丝和所述第二细丝的并联电阻。
CN2011102061947A 2010-07-30 2011-07-21 半导体器件和半导体器件的驱动方法 Pending CN102347310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-172205 2010-07-30
JP2010172205A JP5636794B2 (ja) 2010-07-30 2010-07-30 半導体装置及びその駆動方法

Publications (1)

Publication Number Publication Date
CN102347310A true CN102347310A (zh) 2012-02-08

Family

ID=45526600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102061947A Pending CN102347310A (zh) 2010-07-30 2011-07-21 半导体器件和半导体器件的驱动方法

Country Status (3)

Country Link
US (1) US8953404B2 (zh)
JP (1) JP5636794B2 (zh)
CN (1) CN102347310A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782658A (zh) * 2016-11-08 2017-05-31 中国电子科技集团公司第四十七研究所 应用于FPGA电路的E‑fuse电路及数据读出方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015207187B4 (de) * 2015-04-21 2016-11-17 Siemens Aktiengesellschaft Umrichter mit Kurzschlussunterbrechung in einer Halbbrücke
FR3085530B1 (fr) * 2018-08-31 2020-10-02 St Microelectronics Rousset Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107852A (ja) * 1983-11-16 1985-06-13 Toshiba Corp 半導体集積回路
US20020125576A1 (en) * 2001-03-06 2002-09-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2005191379A (ja) * 2003-12-26 2005-07-14 Kawasaki Microelectronics Kk 半導体集積回路チップおよび識別コード書き込み方法
CN1988045A (zh) * 2005-12-21 2007-06-27 恩益禧电子股份有限公司 半导体设备、半导体存储设备、控制信号产生方法和替换方法
JP2009212415A (ja) * 2008-03-06 2009-09-17 Ricoh Co Ltd トリミング回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335674A (ja) 1995-06-06 1996-12-17 Sony Corp 半導体装置及び半導体装置のトリミング方法
US6541983B2 (en) * 2001-05-10 2003-04-01 Koninklijke Philips Electronics N.V. Method for measuring fuse resistance in a fuse array
JP2006253353A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 電気ヒューズモジュール
JP4886353B2 (ja) * 2006-04-28 2012-02-29 株式会社東芝 抵抗変化型ヒューズ回路
US7405590B1 (en) * 2007-07-18 2008-07-29 Kabushiki Kaisha Toshiba Systems and methods for controlling a fuse programming current in an IC
JP2009135329A (ja) * 2007-11-30 2009-06-18 Fujitsu Microelectronics Ltd 電気フューズ回路及び半導体チップ
JP5266920B2 (ja) * 2008-07-15 2013-08-21 富士通セミコンダクター株式会社 ヒューズ素子読み出し回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107852A (ja) * 1983-11-16 1985-06-13 Toshiba Corp 半導体集積回路
US20020125576A1 (en) * 2001-03-06 2002-09-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2005191379A (ja) * 2003-12-26 2005-07-14 Kawasaki Microelectronics Kk 半導体集積回路チップおよび識別コード書き込み方法
CN1988045A (zh) * 2005-12-21 2007-06-27 恩益禧电子股份有限公司 半导体设备、半导体存储设备、控制信号产生方法和替换方法
JP2009212415A (ja) * 2008-03-06 2009-09-17 Ricoh Co Ltd トリミング回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782658A (zh) * 2016-11-08 2017-05-31 中国电子科技集团公司第四十七研究所 应用于FPGA电路的E‑fuse电路及数据读出方法

Also Published As

Publication number Publication date
JP5636794B2 (ja) 2014-12-10
JP2012033722A (ja) 2012-02-16
US8953404B2 (en) 2015-02-10
US20120026822A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US7778069B2 (en) Semiconductor device and its fabrication method
CN1136222A (zh) 存储器及其制造方法
CN102412239B (zh) 半导体器件及其制造方法
CN101488502A (zh) 非易失性半导体存储装置
CN100367506C (zh) 字节操作非易失性半导体存储装置
US20150103579A1 (en) Memory device, writing method, and reading method
CN103066055A (zh) 半导体器件和用于形成该半导体器件的方法
CN102347310A (zh) 半导体器件和半导体器件的驱动方法
US6858916B2 (en) Semiconductor memory device with series-connected antifuse-components
US8675385B2 (en) Semiconductor device having memory unit, method of writing to or reading from memory unit, and semiconductor device manufacturing method
US5808943A (en) Semiconductor memory and method of manufacturing the same
US6949423B1 (en) MOSFET-fused nonvolatile read-only memory cell (MOFROM)
JP2014179481A (ja) 半導体装置および電子機器
US6812507B2 (en) Non-volatile memory capable of preventing antenna effect and fabrication thereof
US6620694B1 (en) Method of making non volatile memory with a protective metal line
CN101645434A (zh) 一种电熔丝器件及其制造方法
US7161824B2 (en) Method for programming a memory arrangement and programmed memory arrangement
US5768175A (en) Ferroelectric memory with fault recovery circuits
US7349248B2 (en) Non-volatile memory
KR102365325B1 (ko) 공통 소스 라인을 포함하는 cop 구조가 적용된 3차원 플래시 메모리
US10777564B2 (en) Non-volatile memory device
TWI805189B (zh) 小面積側邊電容唯讀記憶體元件及其陣列與操作方法
CN117133738A (zh) 非易失性存储器件
US10566253B2 (en) Electronic device and electrical testing method thereof
CN117409838A (zh) 反熔丝单元结构、反熔丝阵列及其操作方法以及存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208