CN1988045A - 半导体设备、半导体存储设备、控制信号产生方法和替换方法 - Google Patents

半导体设备、半导体存储设备、控制信号产生方法和替换方法 Download PDF

Info

Publication number
CN1988045A
CN1988045A CNA2006101685660A CN200610168566A CN1988045A CN 1988045 A CN1988045 A CN 1988045A CN A2006101685660 A CNA2006101685660 A CN A2006101685660A CN 200610168566 A CN200610168566 A CN 200610168566A CN 1988045 A CN1988045 A CN 1988045A
Authority
CN
China
Prior art keywords
electric fuses
fuse
electric
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101685660A
Other languages
English (en)
Inventor
森健次
田古里真行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1988045A publication Critical patent/CN1988045A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

根据本发明的一种半导体设备，包括：能够被电断开的多个电熔丝、响应于选择信号来选择多个电熔丝的选择电路、通过使电流流过来断开选择的多个电熔丝的断开电路、和根据多个电熔丝的连接状态来产生用于控制要被控制的组件的控制信号的控制信号产生器。

Description

半导体设备、半导体存储设备、控制信号产生方法和替换方法
技术领域
本发明涉及一种半导体设备、半导体存储设备、控制信号产生方法和替换方法，特别涉及一种包括可电断开的电熔丝的半导体设备、半导体存储设备、控制信号产生方法和替换方法。
背景技术
近年来，用于在断电时保留存储的信息的非易失存储部件(unit)在半导体设备中成为必要元件。作为这种非易失存储部件，用于不可逆存储信息的熔丝在本领域内是公知的。
该熔丝用于替换半导体存储设备中的缺陷存储单元。为了提高生产率，该半导体存储器包括替换在制造过程中产生的存储单元的缺陷的冗余存储单元(冗余电路)。在测试过程中，通过用冗余存储单元替换缺陷存储单元，来替换该存储单元的缺陷。该熔丝用于存储信息，诸如用于识别缺陷存储单元的地址。
该熔丝根据其连接状态来存储信息。由此，诸如不充分断开这样的不良的断开会致使存储信息的错误识别和电路处于故障。不用冗余单元替换缺陷存储单元，生产率降低了。作为用于防止由熔丝的不良连接导致的故障的常规技术，在日本未审专利申请公开No.3-283196和日本未审专利申请公开No.4-188835中公开的技术是公知的。
图6是示出与日本未审专利申请公开No.3-283196公开的类似的常规半导体设备的结构的电路图。在该电路中，激光熔丝601a和601b被激光同时断开。在激光熔丝701a至701c中的任一个被断开的情况下，该电路由于熔丝断开而工作。
也就是，在激光熔丝601a和601b不断开的情况下，电流从电源电压VDD流过电阻604，由此开关603断开。在激光熔丝601a或601b的任一个被断开时，电源电压VDD和电阻604被隔断，由此开关603导通，并且来自反相器602的输出被输出到OUT端。虽然在图中没有示出，但在激光熔丝601a和602b不断开的情况下，OUT端变为浮置。由此，根据反相器602的信号被输出到OUT端或OUT端变为浮置，电路需要检测激光熔丝601a和601b的连接/断开状态。
图7是示出与日本未审专利申请公开No.4-188835公开的类似的常规半导体设备的结构的电路图。在该电路中，激光熔丝701a至701c并联连接。激光将激光熔丝701a至701c同时断开。在激光熔丝701a至701c的任一个被断开的情况下，该电路由于熔丝断开而工作。
因此在激光熔丝701a至701c不断开的情况下，电流从电源电压VDD流过电阻703a至703c。由此低电平从NAND电路702输出到OUT端。在激光熔丝701a至701c的任一个被断开的情况下，电源电压VDD和电阻703a至703c的任一个被隔断。由此高电平从NAND电路702输出到OUT端。
然而由于通过激光断开的激光熔丝被用作日本未审专利申请公开No.3-283196和日本未审专利申请公开No.4-188835中的熔丝，所以存在下面的问题。
为了通过激光断开该熔丝，在晶片状态下照射激光，由此熔丝在晶片测试过程中被断开。这时，通过激光的断开需要用与晶片测试设备不同的熔丝断开设备来执行。因此，在用晶片测试设备进行晶片测试来检测缺陷存储单元之后，该晶片需要被移动到熔丝断开设备以用激光断开熔丝，然后通过晶片测试设备来测试该晶片以便在用冗余单元的替换中没有缺陷。因此，由于设备要被移动而需要更多的时间来测试。
此外，限制了通过激光照射而断开的熔丝的数目，并且对于每个芯片存在要被断开的熔丝的不同位置。由此对于晶片上的所有芯片要断开的熔丝不能一次被断开。因此定位激光和断开需要重复许多次，从而由于熔丝的断开增加了测试所花费的时间。
因为通过激光照射来断开熔丝，所以熔丝需要暴露在半导体芯片的表面上。由此线路不能被布置在存在来自激光的影响的区域内的熔丝的上方和下方。此外，由激光束的波长来确定激光熔丝的最小尺寸。由此对于继续减小其尺寸的其它电路的面积，激光熔丝占用的面积相对增加了。因此在几十或几百个熔丝形成在半导体芯片上的情况下，芯片上的元件数目减少了，对减小芯片尺寸造成了很大约束。
还存在另一个问题，在图6和7的电路中，电流从电源电压VDD通过熔丝和与熔丝连接的电阻流到GND，因而电流在任何时候都在消耗。通过适当地选择电阻值，某种程度上能够抑制该消耗电流。然而，在需要几百个熔丝的电路中，由非断开熔丝导致的该消耗电流的增加是个大问题。
发明内容
根据本发明的一个方面，提供一种半导体设备，包括能够被电断开的多个电熔丝、响应于选择信号来选择多个电熔丝的选择电路、通过流过电流来断开选择的多个电熔丝的断开电路、和根据多个电熔丝的连接状态产生控制要被控制的组件的控制信号的控制信号产生器。对于该半导体设备，熔丝是被电断开的，由此减少了检测花费的时间，也减小了芯片尺寸。
根据本发明的另一个方面，提供一种产生用来控制要被控制的组件的控制信号的方法，其包括：响应于选择信号来选择多个电熔丝、通过流过电流来断开选择的多个电熔丝、和根据多个电熔丝的连接状态来产生控制信号。对于该控制信号产生方法，熔丝是被电断开的，由此减少了测试花费的时间，也减小了芯片尺寸。
根据本发明的另一个方面，提供一种半导体存储设备，其包括具有布置在其上的多个存储单元的存储单元阵列、替换存储单元阵列中产生的缺陷存储单元的冗余存储单元、对应于冗余存储单元安装的多个电熔丝、根据表示缺陷存储单元的选择信号来选择多个电熔丝的选择电路、通过流过电流来断开选择的多个电熔丝的断开电路、根据多个电熔丝的连接状态产生替换信号的替换信号产生器、和根据替换信号来用冗余存储单元替换缺陷存储单元的切换电路。对于半导体存储设备，熔丝是被电断开的，由此减少了测试花费的时间，也减小了芯片尺寸。
根据本发明的另一个方面，提供一种替换方法，用来替换下述半导体存储设备中的缺陷单元，所述半导体存储设备包括具有布置在其上的多个存储单元的存储单元阵列、替换存储单元阵列中产生的缺陷存储单元的冗余存储单元和对应于冗余存储单元安装的多个电熔丝，该方法包括：根据表示缺陷存储单元的选择信号来选择多个电熔丝、通过流过电流来断开多个电熔丝、根据多个电熔丝的连接状态来产生替换信号、和根据替换信号来用冗余存储单元替换缺陷存储单元。对于这种替换方法，熔丝是被电断开的，由此减少了测试花费的时间，也减小了芯片尺寸。
附图说明
由结合附图的以下描述，本发明的以上和其它目的、优点和特征将更明显，其中：
图1是示出根据本发明的半导体设备的结构图；
图2是示出根据本发明的熔丝断开和读取电路的结构图；
图3是示出根据本发明的替换方法的流程图；
图4A至4F是示出根据本发明的熔丝断开和读操作的时序图；
图5是示出根据本发明的熔丝断开和读取电路的结构图；
图6是示出根据常规技术的半导体设备的结构图；和
图7是示出根据常规技术的半导体设备的结构图。
具体实施方式
现在在这里将参考示例性实施例描述本发明。本领域的技术人员将认识到，利用本发明的讲解可以实现许多可选的实施例，并且本发明并不限于为了解释性目的而示例的实施例。
第一实施例
在下文中详细地描述第一实施例的半导体设备。本实施例的半导体设备通过电流来断开并联连接的多个电熔丝。在任一个电熔丝都被断开的情况下，半导体设备将相应的缺陷单元替换为冗余单元。
在下文中描述本实施例的半导体设备的结构。半导体设备100例如是在存储单元中存储所需信息的半导体存储部件。如图1所示，半导体设备100包括熔丝断开和读取电路1、切换电路2、存储单元阵列30和输入/输出焊盘4。
存储单元30是诸如DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)的存储器。例如，多个存储单元以格子状布置成存储单元阵列30。存储单元阵列30包括成行的多条字线、成列的多条位线、和在字线和位线的交叉点上的存储单元。通过驱动电路(未示出)选择位线和字线并提供指定的电位，可以写入或读出所需的信息。
存储单元阵列30进一步包括通常单元区31和冗余单元区32。通常单元区31是用来在非缺陷存储单元中存储信息的区域。冗余单元区32是替换缺陷单元(即，缺陷存储单元)的区域。通常单元区31中的存储单元被称为通常单元(通常存储单元)。冗余单元区32中的存储单元被称为冗余单元(冗余存储单元)。在通常单元区31中检测到的缺陷单元以位线为单位用冗余单元替换。
切换电路2根据来自熔丝断开和读取电路1的替换信号，用冗余单元区32中的冗余单元替换通常单元区31中的缺陷单元。通过切换用于写和读的驱动电路和存储单元阵列30的位线的连接，切换电路2用冗余单元替换缺陷单元。也就是，切换电路2用冗余位线的位线切换具有由替换信号表示的地址的位线。
如下面详细描述的，熔丝断开和读取电路1包括作为不可逆存储器件的多个电熔丝、断开和读取多个电熔丝以产生替换信号。由诸如Al或Cu等金属形成的电熔丝能够通过对其施加电压和通过电流而被电断开。多个电熔丝也是非易失存储部件，用于根据其连接状态存储用冗余单元替换缺陷单元的替换信息(缺陷单元信息)。例如，替换信息是缺陷单元的地址(缺陷地址)。
熔丝断开和读取电路1根据输入的数据信号来断开多个电熔丝，并存储替换信息。然后，熔丝断开和读取电路1根据电熔丝的连接来读取和锁存替换信息，并向切换电路2输出替换信号。该替换信号是用来识别缺陷存储单元并用冗余单元替换该缺陷存储单元的信号。替换信号也是用来控制切换电路2和存储单元阵列30的控制信号。
输入/输出焊盘4是输入/输出由外部测试器等探测的信号的半导体设备100的外部端子。
在下文中，参考图2详细地描述本实施例的熔丝断开和读取电路1的结构。如图2所示，该熔丝断开和读取电路1包括电熔丝10a和10b、选择器11、断开电路21和替换信号产生器22。
该电熔丝10a和10b是用来存储要被用冗余单元替换的缺陷单元的存储器件。在本实施例中，对每个要被替换的单元提供多个电熔丝10a和10b。也就是，提供电熔丝10a和10b来对应于要被冗余单元替换的缺陷单元。例如多个电熔丝对应于存储单元阵列30的一条位线(1位)。在本实例中两个电熔丝并联连接。然而，可以连接任何数量的电熔丝。
选择器11是根据输入的数据信号(选择信号)来选择与缺陷单元对应的电熔丝10a和10b的选择电路。数据信号例如是缺陷单元的地址。在该实例中，通过根据该数据信号向与电熔丝10a和10b连接的晶体管N1和N2输出选择信号CNT1和CNT2，选择器11选择并断开电熔丝10a和10b。
断开电路21通过传送电流至由选择器11选定的电熔丝10a和10b来断开该电熔丝。该断开电路21包括用于断开电熔丝的晶体管(断开晶体管)N1和N2。晶体管N1响应于选择信号CNT1导通，并断开电熔丝10a。晶体管N2响应于选择信号CNT2导通，并断开电熔丝10b。晶体管N1和N2是N沟道型MOS晶体管。
根据电熔丝10a和10b的连接状态，替换信号产生电路22产生替换信号。具体地，该替换信号产生电路22读取并锁存电熔丝10a和10b的连接状态，并输出该锁存状态作为替换信号。
替换信号产生电路22包括单触发脉冲产生器12、晶体管N3至N6、锁存器13a和13b、和OR电路14。晶体管N3至N6是N沟道型MOS晶体管。单触发脉冲产生器12产生单触发脉冲，用来读取电熔丝10a和10b的连接状态。晶体管(读出晶体管)N3至N6响应于单触发脉冲来读取电熔丝10a和10b的连接状态。晶体管N3和N5用于读取电熔丝10a。晶体管N4和N6用于读取电熔丝10b。锁存器13a和13b保持读出的电熔丝10a和10b的连接状态。锁存器13a用于保持电熔丝10a的状态。锁存器13b用于保持电熔丝10b的状态。OR电路14根据锁存的连接状态输出替换信号。在电熔丝10a或10b中的任一个被断开的情况下，OR电路14输出用于表示熔丝被断开的信号，其是用冗余单元替换缺陷单元的信号。
输入/输出焊盘4a是用于输入作为断开和读取该电熔丝的标准电压的断开和读出电压的端子。输入/输出焊盘4b是用于向选择器11输入表示缺陷单元的地址的数据信号的端子。输入/输出焊盘4c是用于向单触发脉冲产生器12输入用来读取电熔丝并锁存(产生替换信号)的冗余单元控制信号的端子。输入/输出焊盘4d是用于向读取电熔丝的晶体管N5和N6提供电源电压VDD(高电平信号)的端子。输入/输出焊盘4e是用于向锁存器13a和13b输入锁存电熔丝的连接状态的锁存信号的端子。
在下文中详细地描述熔丝断开和读取电路1的每个组件的连接关系。电熔丝10a和10b并联连接在输入/输出焊盘4a和GND之间。电熔丝10a和晶体管N1从输入/输出焊盘向GND按该顺序串联连接。
也就是，断开和读取电压从输入/输出焊盘4a提供给电熔丝10a和10b的一端。晶体管N1的漏极连接到电熔丝10a的另一端。晶体管N1具有提供有来自选择器11的选择信号CNT1的栅极和连接至地的源极。类似地，晶体管N2的漏极连接到电熔丝10b的另一端。晶体管N2具有提供有来自选择器11的选择信号CNT2的栅极和连接至地的源极。
晶体管N1被输入到其栅极的高电平导通，以连接电熔丝10a的一端和GND。晶体管N2被输入到其栅极的高电平导通，以连接电熔丝10b的一端和GND。
晶体管N3连接到电熔丝10a和晶体管N1之间的节点C，该晶体管N3具有提供有来自单触发脉冲产生器12的单触发脉冲的栅极和连接到锁存器13a的输入端的源极。晶体管N4连接到电熔丝10b和晶体管N2之间的节点D，该晶体管N4具有提供有来自单触发脉冲产生器12的单触发脉冲的栅极和连接到锁存器13b的输入端的源极。
晶体管N5具有提供有来自输入/输出焊盘4d的电源电压VDD的漏极、提供有来自单触发脉冲产生器12的单触发脉冲的栅极、和连接到晶体管N3和锁存器13a之间的节点A的源极。晶体管N6具有提供有来自输入/输出焊盘4d的电源电压VDD的漏极、提供有来自单触发脉冲产生器12的单触发脉冲的栅极、和连接到晶体管N4和锁存器13b之间的节点B的源极。
晶体管N3被输入到其栅极的高电平导通，以连接节点C和A。晶体管N4被输入到其栅极的高电平导通，以连接节点D和B。晶体管N5被输入到其栅极的高电平导通，以连接电源电压VDD和节点A。晶体管N6被输入到其栅极的高电平导通，以连接电源电压VDD和节点B。
锁存器13a被输入有晶体管N3和N5之间的节点A(逻辑点)的信号，与从输入/输出焊盘4e输入的锁存时钟同步，并保持和输出节点A的信号电平(逻辑电平)。锁存器13b被输入有晶体管N4和N6之间的节点B(逻辑点)的信号，并根据从输入/输出焊盘4e输入的锁存时钟保持并输出节点B的信号电平(逻辑电平)。
该OR电路14被输入有来自锁存器13a和13b的输出信号，并输出OR操作的结果。具体地，在锁存器13a或锁存器13b的任一个的输出为高电平的情况下，OR电路14输出高电平。在两个锁存器的输出都为低电平的情况下，OR电路14输出低电平。只要执行与OR电路类似的操作，就可以安装不同的电路代替OR电路14。
在下文中参考图3的流程图详细地描述本实施例的替换缺陷单元的方法。在该方法中，在诸如晶片测试的测试过程中通过测试来检测缺陷单元，以替换检测到的缺陷单元。在本实施例中，通过电断开该熔丝来替换该缺陷单元。由此，下面的测试和替换可以在除了晶片状态之外的条件下、例如在装配之后进行。由于缺陷单元可以在装配之后的测试中被替换，因此能够提高生产率。
首先，通过测试来测试存储单元(S301)。例如，测试者探测输入/输出焊盘4，输入测试模式，以及测试是否成功地进行对存储单元的写入和读出。
然后，测试者评估是否存在要被替换的任何单元(S302)。在本实施例中，如果评估作为S301中的测试结果存在具有问题的缺陷单元，则评估出存在要被替换的单元。如果没有检测到问题，则评估出没有单元要被替换。如果评估出没有单元要被替换，则该熔丝不必断开且不需要替换。由此该存储单元测试通过。
在S302中，如果评估出存在要被替换的单元，则执行熔丝断开程序(S303至S306)和缺陷单元替换程序(S307至S310)。
在熔丝断开程序中，测试者获得缺陷单元的信息(S303)。具体地，测试者保持在测试中失败的所有缺陷单元的地址，并顺序地获得了缺陷单元的地址。
然后，断开对应于缺陷单元的熔丝(S304)。如随后详细描述的，在熔丝断开和读取电路1中，用于断开的电压被施加到输入/输出焊盘4a。当表示缺陷单元的地址的数据信号被输入到输入/输出焊盘4b时，电流通过对应于缺陷单元的电熔丝10a和10b，以断开该电熔丝。
然后，测试者评估对于所有的缺陷单元熔丝是否被完全断开(S305)。在S305中，如果评估出熔丝没有被完全断开，则获得下一个缺陷单元的信息(S306)，并断开对应缺陷单元的熔丝(S304)。也就是，重复S306中缺陷单元的选择和S304中熔丝的断开，直到所有缺陷单元的熔丝都被断开。
在S305中，在评估出熔丝被断开的情况下，执行缺陷单元替换程序。在缺陷单元置换程序中，由测试者从输入/输出4c输入高电平作为冗余单元控制信号(S307)。
然后，熔丝断开和读取电路1和切换电路2替换缺陷单元(S308)。具体地，如随后详细描述的，熔丝断开和读取电路1读取熔丝的连接状态并产生替换信号，而切换电路2根据替换信号用冗余单元替换缺陷单元。
之后，测试者再测试(S309)用冗余单元替换缺陷单元的部分是否能成功地工作。
然后，测试者评估再测试的结果是否存在任何缺陷单元(S310)。具体地，测试者评估在替换的冗余单元中是否存在缺陷。如果在S310中评估出没有缺陷单元，则由于缺陷单元被替换而通过该测试。然后，该半导体设备被认为无缺陷的。另一方面，如果评估出存在缺陷单元，则该测试由于缺陷单元未能被替换而失败。在这种情况下，该半导体设备被认为是有缺陷的。
在下文中参考图4A至4F的时序图详细地描述本实施例中断开和读取熔丝的方法。在图4至4F中，在断开熔丝期间的操作对应于图3的S304。此外，读取熔丝期间的操作对应于图3的S307和S308。
在如图4A所示的断开熔丝中，将任何电压(断开电压)施加到输入/输出焊盘4a，作为断开和读取电压。在这时施加的断开电压是断开电熔丝10a和10b的必要电压，并且远高于GND。该断开电压具有比电源电压VDD高2V或3V的值。
随后，如图4B所示，将表示缺陷单元的地址的数据信号输入到输入/输出焊盘4b。然后，在熔丝断开和读取电路1中，选择器11断开对应于缺陷单元的电熔丝10a和10b。由此，使晶体管N1和N2的选择信号CNT1和CNT2设定在高电平，晶体管N1和N2导通。这时，冗余单元控制信号为低电平且晶体管N3至N6截止，这是因为没有产生单触发脉冲。
因此，电流按照从电熔丝10a到晶体管N1的顺序从输入/输出焊盘4a流到GND，同时电流按电熔丝10b到晶体管N2的顺序流到GND，以使电熔丝10a和10b通过熔断而断开。因此，在本实施例中，为了提高效率，选择并联连接的电熔丝10a和10b并一次断开。
对于没有缺陷的存储单元，用于各个电熔丝的断开晶体管都截止，且电熔丝不被断开。
在断开该熔丝以读取它们的连接状态之后，施加低电平(GND)的读出电压，作为断开和读取电压，如图4A和4B所示，并停止数据信号的输入。因此，来自选择器11的选择信号CNT1和CNT2变为低电平，且晶体管N1和N2截止。
然后，如图4C所示，高电平被输入到输入/输出焊盘4c，作为冗余单元控制信号。在如图4D所示之后，响应于冗余单元控制信号，从单触发脉冲产生器12输出单触发脉冲。单触发脉冲在与冗余单元控制信号几乎相同的时刻上升。在一定时间段之后，单触发脉冲下降。在单触发脉冲为高电平时晶体管N3至N6导通。
然后，根据电熔丝10a和10b的连接状态来切换节点A和B的电压。在电熔丝10a和10b没有被断开的情况下(还没有被断开或处于不良连接)，在输入/输出焊盘4d和输入/输出焊盘4a之间形成电流路径。然后，电流按照晶体管N5、晶体管N3和电熔丝10a的顺序从输入/输出焊盘4d流到输入/输出焊盘4a，并且电流按照晶体管N6、晶体管N4和电熔丝10b的顺序从输入/输出焊盘4d流到输入/输出焊盘4a。因此，在电熔丝10a和10b没有被断开的情况下，节点A和B变为低电平(GND)。
在电熔丝10a和10b被(完全)断开的情况下，晶体管N3与输入/输出焊盘4a隔离，且晶体管N4与输入/输出焊盘4a隔离。从而没有在输入/输出焊盘4d和4a之间形成电流路径。然后，节点A和B变为高电平(VDD)。
然后，如图4E所示确定了节点A和B的逻辑电平，锁存时钟从输入/输出焊盘4e输入。例如，考虑单触发脉冲产生器12和晶体管N3至N6的操作时间，锁存时钟延迟于冗余单元控制信号被输入。这使得锁存器13a和13b精确地锁存该连接状态。该锁存时钟可以不外部地输入，而是可以在内部产生。例如，该锁存时钟可以通过诸如反相器的延时器件从冗余单元控制信号产生。
在如图4F所示输入锁存时钟的情况下，锁存器13a和13b在锁存时钟的上升时刻保持节点A和B的逻辑电平。然后，将锁存器13a和13b的保持状态从OR电路14输出，作为替换信号。在电熔丝10a或10b中的任一个被断开的情况下，节点A或B中的任一个变为高电平，并且高电平从OR电路14输出，作为替换信号。
在该实例中，假定单触发脉冲的时间段(脉冲宽度)是包括锁存器13a和13b保持数据所需的时间和操作余裕的时间段。在单触发脉冲的时间段内，晶体管N3至N6导通，并且节点A和B的电平被固定。由此，对应于电熔丝的连接状态的逻辑电平可以被确定地锁存。例如，单触发脉冲的脉冲宽度低于1msec。
在本实施例中，有效地一次读出并联连接的电熔丝10a和10b，以产生替换信号。在完成由锁存器13a和13b保持数据之后，单触发脉冲下降，且晶体管N3至N6截止。然而，在单触发脉冲下降之后，冗余单元控制信号可以被设为低电平。
在该实例中，冗余单元控制信号是在测试过程中的特定时刻外部地输入的。然而，在产品出货之后的实际操作中，冗余单元控制信号可以与半导体设备的上电复位信号一起使用。这能够增加用于替换缺陷单元的控制流程，而缺陷单元可以自动地替换。
如前所述，在本实施例中，根据并联连接的多个电熔丝的连接状态来替换缺陷单元。存在不良连接，诸如不充分的断开，或由于加热在断开之后熔丝的再结晶造成的再粘接。然而，在任何电熔丝被断开的情况下，缺陷单元被替换。由此，可以减少由于不良连接导致的这种问题的影响。因此，可以防止由于熔丝的不良连接导致的电路故障，并可以确保进行用冗余单元的替换，因此提高了半导体设备的生产率。
在本实施例中，使用通过电流熔断的电熔丝代替常规技术中的激光熔丝。因此在测试过程中，晶片不必在测试设备和激光设备之间移动，并且通过用于改变外部施加的电压的诸如数据信号的电控制信号和选择器，可以断开和读出熔丝。这能够将缺陷单元替换流程合并到晶片状态下进行的存储器测试中。此外，通过电流瞬间地进行熔丝的断开。由此，断开一个熔丝花费的时间为几十msec。因此，可以简化测试过程中替换缺陷单元的工作流程，也能够减少该过程所需要的时间。因此可以降低制造成本。
此外，对于激光熔丝在设计中存在约束。然而，对于电熔丝，可以在熔丝的上方布置组件，由此减小了芯片尺寸。
在本实施例中，由晶体管来控制用来断开和读取熔丝的所有电流路径。一旦从熔丝读出，就根据锁存的状态替换该缺陷单元，与流过熔丝的电流无关。因此，电流不必通过熔丝和电阻，由此降低了消耗电流。
第二实施例
在下文中详细地描述第二实施例的半导体设备。本实施例的半导体设备通过电流来断开串联连接的多个电熔丝。在任何电熔丝被断开的情况下，该半导体设备用冗余单元替换相应的缺陷单元。
本实施例的半导体设备的结构与图1中的相同，因此，在这里不再重复说明。在下文中参考图5详细地描述本实施例的熔丝断开和读取电路1的结构。在图5中，与图2中相同的组件用与其相同的参考数字表示。
如图5所示，熔丝断开和读取电路1包括电熔丝10a和10b、选择器11a至11c、断开电路21和替换信号产生器22。
电熔丝10a和10b串联连接。串联连接的电熔丝的数目不限于两个，而可以是任何数目。根据输入的数据信号(选择信号)，选择器11a和11b选择和控制晶体管N1、N2、N7和N8，以断开与缺陷单元对应的电熔丝10a和10b。
断开电路21包括用于断开电熔丝的晶体管(断开晶体管)N1、N2、N7和N8。晶体管N1、N2、N7和N8是N沟道型MOS晶体管，每个都通过选择信号CNT1、CNT2、CNT3和CNT4来控制其通电和断电。
替换信号产生器22包括单触发脉冲产生器12、晶体管(读出晶体管)N4、N6和P1、和锁存器13b。晶体管N4和N6是N沟道型MOS晶体管。晶体管P1是P沟道型MOS晶体管。晶体管P1通过选择信号CNT5控制其通电和断电。在本实施例中，电熔丝10a和10b串联连接，具有流过熔丝的一个电流路径。由此，不需要第一实施例中的晶体管N3和N5、锁存器13a和OR电路14。
在下文中详细地描述熔丝断开和读取电路1的每个组件的连接关系。电熔丝10a和10b在输入/输出焊盘4a和GND之间串联连接。晶体管N7和电熔丝10a和10b以及晶体管N2按照该次序从输入/输出焊盘4a向GND串联连接。晶体管N7和P1并联连接。晶体管N7和电熔丝10a与晶体管N8并联连接。此外，电熔丝10b、晶体管N2和N1并联连接。
具体地，晶体管N7具有提供有来自输入/输出焊盘4a的断开和读取电压的漏极、提供有来自选择器11的选择信号CNT3的栅极和连接到电熔丝10a的一端的源极。电熔丝10a的另一端连接到电熔丝10b的一端。晶体管N2具有连接到电熔丝10b的另一端的漏极、提供有来自选择器11a的选择信号CNT2的栅极，并且其源极连接到地。
晶体管P1具有连接到输入/输出焊盘4a的源极、提供有来自选择器11c的选择信号CNT5的栅极、以及连接到晶体管N7和电熔丝10a之间的节点F的漏极。晶体管N8具有连接到输入/输出焊盘4a的漏极、提供有来自选择器11b的选择信号CNT4的栅极、以及连接到电熔丝10a和10b之间的节点E的漏极。晶体管N1具有连接到节点E的漏极、提供有来自选择器11a的选择信号CNT1的栅极、以及连接到地的源极。
晶体管N1被输入到其栅极的高电平导通，以连接电熔丝10a的一端和GND。晶体管N2被输入到其栅极的高电平导通，以连接电熔丝10b的一端和GND。晶体管N7被输入到其栅极的高电平导通，以连接输入/输出焊盘4a和电熔丝10a的一端。晶体管N8被输入到其栅极的高电平导通，以连接输入/输出焊盘4a和电熔丝10b的一端。晶体管P1被输入到其栅极的低电平导通，以连接输入/输出焊盘4a和电熔丝10a的一端。
晶体管N4和N6、单触发脉冲产生器12和锁存器13b以与第一实施例相同的方式连接。在该实施例中，替换信号从锁存器13b直接输出，而不通过OR电路。
在下文中详细地描述断开和读取熔丝的方法。首先，将任何电压(断开电压)施加到输入/输出焊盘4a，作为断开和读取电压，并且将数据信号输入到输入/输出焊盘4b。
然后，选择器11a和11b控制晶体管N1、N2、N7、N8和P1。在断开电熔丝10a之后，断开电熔丝10b。具体地，输入数据信号，选择器11a和11b将选择信号CNT1和CNT3设为高电平，晶体管N1和N7导通，且晶体管N2、N8和P1截止。这时，冗余单元控制信号为低电平。由于没有产生单触发脉冲，所以晶体管N4和N6截止。因此，电流按照晶体管N7、电熔丝10a和晶体管N1的顺序从输入/输出焊盘4a流到GND，由此电熔丝10a通过熔断而被断开。
在数据信号改变之后，选择器11a和11b将选择信号CNT2和CNT4设为高电平，晶体管N2和N8导通，且晶体管N1、N7和P1截止。因此电流按照晶体管N8、电熔丝10b和晶体管N2的顺序从输入/输出焊盘4a流到GND，以通过熔断而断开电熔丝10b。由此在本实施例中，串联连接的电熔丝10a和10b一个接一个被顺序地选择，并确保按选择的顺序断开。
在该熔丝被断开之后，将要读取其连接状态，施加低电平(GND)的读出电压，作为断开和读取电压。然后，停止向选择器11a和11b输入该数据信号。这使晶体管N1、N2、N7和N8截止。这时，数据信号被输入到选择器11c，选择信号CNT5变为低电平，且晶体管P1导通。可以通过单触发脉冲的反转信号代替选择器11c来控制晶体管P1。
然后，如同第一实施例一样，在高电平输入到冗余单元控制信号的情况下，单触发脉冲产生器12输出单触发脉冲，晶体管N4和N6导通，且根据电熔丝10a和10b的连接状态产生替换信号。在本实施例中，有效地读取串联连接的电熔丝10a和10b，以产生替换信号。
如果电熔丝10a和10b两个都没有被断开(还未被断开或处于不良连接)，则在输入/输出焊盘4d和4a之间形成电流路径。然后，电流按照晶体管N6、晶体管N4、电熔丝10b、10a和晶体管P1的顺序从输入/输出焊盘4d流到输入/输出焊盘4a。因此，在电熔丝10a和10b没有被断开的情况下，节点B变为低电平(GND)，锁存器13b锁存，且输出低电平，作为替换信号。
在电熔丝10a或10b的任何一个被(完全)断开的情况下，晶体管N4与晶体管P1隔离。由此，在输入/输出焊盘4d和4a之间不形成电流路径，节点B变为高电平(VDD)，锁存器13b锁存，且输出高电平，作为替换信号。
如前文所述，在本实施例中，根据串联连接的多个电熔丝的连接状态来替换缺陷单元。如同第一实施例一样，这防止了由不良断开导致的故障。此外，通过使用电熔丝，可以减少测试花费的时间，也可以减小芯片尺寸。
其它实施例
在上面的实例中，描述了用于产生替换信号以通过熔丝替换缺陷单元的电路。然而其并不限于此，而图2和5的电路可以是控制信号产生器，用于根据熔丝的连接来产生控制对象的控制电路。
此外在该实例中，信号通过输入/输出焊盘4外部地输入到熔丝断开和读取电路1。然而，信号可以在半导体设备100的内部产生，并输入到熔丝断开和读取电路1。具体地，为了自动断开熔丝并替换缺陷单元，可以在半导体设备100的内部安装用于测试存储单元的BIST(内置自检测)电路，以对存储单元进行测试，从而从测试结果中识别缺陷单元的地址。
很显然，本发明并不限于上述的实施例，并且在不偏离本发明的范围和精神的情况下，可以进行修改和改变。

Claims (14)

1.一种半导体设备，包括：
能够被电断开的多个电熔丝；
响应于选择信号来选择多个电熔丝的选择电路；
通过使电流通过来断开选择的多个电熔丝的断开电路；和
控制信号产生器，其根据多个电熔丝的连接状态来产生用于控制要被控制的组件的控制信号。
2.根据权利要求1的半导体设备，其中在多个电熔丝中的任何一个被断开的情况下，控制信号产生器产生表示断开的控制信号。
3.根据权利要求1的半导体设备，其中多个电熔丝的每一个都并联连接。
4.根据权利要求1的半导体设备，其中多个电熔丝的每一个都串联连接。
5.一种用于产生控制信号的方法，所述控制信号用于控制要被控制的组件，该方法包括：
响应于选择信号来选择多个电熔丝；
通过使电流通过来断开选择的多个电熔丝；和
根据多个电熔丝的连接状态来产生控制信号。
6.一种半导体存储设备，包括：
具有布置在其上的多个存储单元的存储单元阵列；
用于替换在存储单元阵列中产生的缺陷存储单元的冗余存储单元；
对应于冗余存储单元安装的多个电熔丝；
根据表示缺陷存储单元的选择信号来选择多个电熔丝的选择电路；
通过使电流通过来断开选择的多个电熔丝的断开电路；
根据多个电熔丝的连接状态来产生替换信号的替换信号产生器；和
根据替换信号用冗余存储单元替换缺陷存储单元的切换电路。
7.根据权利要求6的半导体设备，其中在多个电熔丝的任何一个被断开的情况下，替换信号产生器产生表示替换的替换信号。
8.根据权利要求6的半导体存储设备，其中多个电熔丝的每一个都并联连接。
9.根据权利要求8的半导体存储设备，其中选择电路一次选择多个电熔丝，并且断开电路一次断开多个电熔丝。
10.根据权利要求6的半导体存储设备，其中多个电熔丝的每一个都串联连接。
11.根据权利要求10的半导体存储设备，其中选择电路顺序地选择多个电熔丝，并且断开电路按选择的顺序来断开多个电熔丝。
12.根据权利要求6的半导体存储设备，其中替换信号产生器包括：
产生用于读取多个电熔丝的连接状态的单触发脉冲的脉冲产生器；和
根据产生的单触发脉冲来保持多个电熔丝的连接状态并且输出替换信号的锁存电路。
13.根据权利要求12的半导体存储设备，其中产生的单触发脉冲的宽度长于锁存电路完成保持操作的时间。
14.一种替换方法，用来替换下述半导体存储设备中的缺陷单元，所述半导体存储设备包括具有布置在其上的多个存储单元的存储单元阵列、替换存储单元阵列中产生的缺陷存储单元的冗余存储单元、和对应于冗余存储单元安装的多个电熔丝，该方法包括：
根据表示缺陷存储单元的选择信号来选择多个电熔丝；
通过使电流通过来断开多个电熔丝；
根据多个电熔丝的连接状态来产生替换信号：和
根据替换信号用冗余存储单元替换缺陷存储单元。
CNA2006101685660A 2005-12-21 2006-12-21 半导体设备、半导体存储设备、控制信号产生方法和替换方法 Pending CN1988045A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005367413 2005-12-21
JP2005367413A JP2007172720A (ja) 2005-12-21 2005-12-21 半導体装置、半導体記憶装置、制御信号生成方法、及び救済方法

Publications (1)

Publication Number Publication Date
CN1988045A true CN1988045A (zh) 2007-06-27

Family

ID=38173264

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101685660A Pending CN1988045A (zh) 2005-12-21 2006-12-21 半导体设备、半导体存储设备、控制信号产生方法和替换方法

Country Status (3)

Country Link
US (1) US7551506B2 (zh)
JP (1) JP2007172720A (zh)
CN (1) CN1988045A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350226B (zh) * 2007-07-20 2011-09-07 中芯国际集成电路制造(上海)有限公司 验证检测设备检测结果是否正确的方法
CN101447214B (zh) * 2007-11-30 2011-09-28 海力士半导体有限公司 多芯片封装
CN102347310A (zh) * 2010-07-30 2012-02-08 索尼公司 半导体器件和半导体器件的驱动方法
CN107293331A (zh) * 2016-04-13 2017-10-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝存储数据的读取电路及电子装置
CN109817268A (zh) * 2017-11-20 2019-05-28 长鑫存储技术有限公司 一种熔丝信号的多路选择电路、方法及半导体存储器
CN110867167A (zh) * 2018-08-08 2020-03-06 夏普株式会社 显示装置及其控制方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120114054A1 (en) * 2007-04-17 2012-05-10 Texas Instruments Incorporated Systems and Methods for Low-Complexity Max-Log MIMO Detection
US8059764B2 (en) * 2007-04-17 2011-11-15 Texas Instruments Incorporated Systems and methods for low-complexity max-log MIMO detection
JP5068136B2 (ja) * 2007-10-26 2012-11-07 シャープ株式会社 半導体記憶装置、表示装置および電子機器
JP5592599B2 (ja) * 2008-05-14 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2010206114A (ja) * 2009-03-05 2010-09-16 Renesas Electronics Corp 電気ヒューズのテスト方法、及び電気ヒューズ回路
JP2015046205A (ja) * 2013-08-27 2015-03-12 マイクロン テクノロジー， インク． 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291799A (ja) * 1986-06-11 1987-12-18 Fujitsu Ltd 半導体記憶装置
JPS6459934A (en) * 1987-08-31 1989-03-07 Nec Yamaguchi Ltd Semiconductor device with redundant function
JPH02235287A (ja) * 1989-03-09 1990-09-18 Fujitsu Ltd 制御信号発生回路および該回路を用いた半導体集積回路装置
JPH03283196A (ja) * 1990-03-30 1991-12-13 Kawasaki Steel Corp 半導体記憶装置
JPH04188835A (ja) 1990-11-22 1992-07-07 Seiko Epson Corp 半導体装置
JPH11339493A (ja) * 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2002208298A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350226B (zh) * 2007-07-20 2011-09-07 中芯国际集成电路制造(上海)有限公司 验证检测设备检测结果是否正确的方法
CN101447214B (zh) * 2007-11-30 2011-09-28 海力士半导体有限公司 多芯片封装
CN102347310A (zh) * 2010-07-30 2012-02-08 索尼公司 半导体器件和半导体器件的驱动方法
CN107293331A (zh) * 2016-04-13 2017-10-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝存储数据的读取电路及电子装置
CN109817268A (zh) * 2017-11-20 2019-05-28 长鑫存储技术有限公司 一种熔丝信号的多路选择电路、方法及半导体存储器
CN110867167A (zh) * 2018-08-08 2020-03-06 夏普株式会社 显示装置及其控制方法
CN110867167B (zh) * 2018-08-08 2021-12-03 夏普株式会社 显示装置及其控制方法

Also Published As

Publication number Publication date
JP2007172720A (ja) 2007-07-05
US7551506B2 (en) 2009-06-23
US20070140034A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
CN1988045A (zh) 半导体设备、半导体存储设备、控制信号产生方法和替换方法
KR910003147B1 (ko) 반도체집적회로와 그 시험방법
JPH0684393A (ja) アレイ組込み自己試験システム
KR101608739B1 (ko) 리던던시 회로, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 리페어 방법
US7733096B2 (en) Methods of testing fuse elements for memory devices
JP4103010B2 (ja) 半導体ウエハ
KR20090084531A (ko) 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
US7864602B2 (en) Non-volatile semiconductor storage device and method of writing data thereto
US7859938B2 (en) Semiconductor memory device and test method thereof
US7222274B2 (en) Testing and repair methodology for memories having redundancy
KR100457367B1 (ko) 불휘발성 반도체 기억 장치 및 그 불량 구제 방법
US6731561B2 (en) Semiconductor memory and method of testing semiconductor memory
US6560141B2 (en) Semiconductor integrated circuit with memory redundancy circuit
JPH11260924A (ja) 半導体集積回路装置のテスト方法
CN101425341A (zh) 包括反熔丝电路的半导体器件和向反熔丝电路写入地址的方法
US6816429B2 (en) Integrated circuit capable of being burn-in tested using an alternating current stress and a testing method using the same
JP2005283432A (ja) 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法
JP2000331495A (ja) 半導体記憶装置、その製造方法、及びその試験装置。
JP3154644B2 (ja) 試験可能なロジックおよびメモリ混載半導体チップ
US20030097627A1 (en) Field repairable embedded memory in system-on-a-chip
JP2009099602A (ja) 半導体装置およびその検査方法
KR100631911B1 (ko) 반도체 메모리 장치에서의 리던던시 메모리 셀 테스트 방법
KR950004871B1 (ko) 중복회로가 있는 반도체기억장치 및 그중복회로의 사용여부를 확보하는 검사방법
JP4934656B2 (ja) 半導体記憶装置のテスト方法
KR100209336B1 (ko) 시그너쳐를 내장한 반도체 메모리 장치의 싱글 비트 리페어 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070627