CN107293331A - 一种电可编程熔丝存储数据的读取电路及电子装置 - Google Patents
一种电可编程熔丝存储数据的读取电路及电子装置 Download PDFInfo
- Publication number
- CN107293331A CN107293331A CN201610226936.5A CN201610226936A CN107293331A CN 107293331 A CN107293331 A CN 107293331A CN 201610226936 A CN201610226936 A CN 201610226936A CN 107293331 A CN107293331 A CN 107293331A
- Authority
- CN
- China
- Prior art keywords
- electrically programmable
- programmable fuse
- data storage
- pulse signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
Abstract
本发明提供一种电可编程熔丝存储数据的读取电路及电子装置,所述电可编程熔丝存储数据的读取电路包括:脉冲信号模块,其连接至所述电可编程熔丝,并且在所述电可编程熔丝存储数据的读取周期期间,利用脉冲信号控制所述电可编程熔丝的接通;放大器模块,其连接至脉冲信号模块并且放大所述脉冲信号模块的输出信号;以及触发器模块,其连接至所述放大器模块以采样所述放大器模块的输出信号,并且在时钟信号的控制下输出所采样的信号。所述读取电路大幅缩短电流流过电可编程熔丝的时间,降低了软电迁移导致的误读概率,从而也提高了电可编程熔丝在HTOL测试中的表现。
Description
技术领域
本发明涉及集成电路技术领域,具体而言涉及一种电可编程熔丝存储数据的读取电路及电子装置。
背景技术
集成电路半导体装置可以包括很多个电可编程熔丝(eFuse),其能够用于非易失性存储器。eFuse在集成电路中能够被单独电编程(即,熔断)。eFuse技术在原始集成电路技术基础上应运而生,其具有多种优点,不但能够执行冗余,从而实现芯片的高成品率,而且能够使芯片进行自动编程从而更加自动化和智能化。
如今电可编程熔丝的理论与技术逐渐成熟,并且应用范围不断扩大,因此其稳定性和读取的准确性方面提出了更高的要求。此外,eFuse作为存储器产品,其在老化实验中的表现也非常重要。
传统的eFuse在其存储数据的读取过程中,敏感放大器(SenseAmplifier,SA)的感测电流始终都会流过被读的eFuse位存储单元(bitcelll)。SA的感测电流一般几十到一百多微安,因此风险在于:在长时间反复读取下,本身代表“0”的未熔断的位存储单元可能由于长时间经历SA的感测电流而被软电迁移(soft Electro Migration,soft EM)效应误写。而且,未熔断位存储单元本身由SA感测电流流经的时间越长,其被这个感测电流误写为“1”的可能性就越大。
另一方面,IC产品要求在长时间极端条件下工作时产品本身依然可靠,因此eFuse还需经过IC产品可靠性测试中的高温操作寿命项(High Temperature Operating Life,HTOL)的测试内容。传统的eFuse在HTOL测试过程中存储数据的读取也容易出现错误。
因此,有必要提出一种电可编程熔丝存储数据的读取电路,以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题,本发明一方面提供一种电可编程熔丝存储数据的读取电路,包括:
脉冲信号模块,其连接至所述电可编程熔丝,并且在所述电可编程熔丝存储数据的读取周期期间,利用脉冲信号控制所述电可编程熔丝的接通;
放大器模块,其连接至脉冲信号模块并且放大所述脉冲信号模块的输出信号;以及
触发器模块,其连接至所述放大器模块以采样所述放大器模块的输出信号,并且在时钟信号的控制下输出所采样的信号。
示例性地,在所述脉冲信号的高电平周期期间将所述电可编程熔丝与所述放大器模块接通,以进行所述电可编程熔丝存储数据的读取。
示例性地,所述脉冲信号的高电平周期为25纳秒。
示例性地,,所述脉冲信号模块包括连接至所述电可编程熔丝的MOS器件,所述脉冲信号输入至所述MOS器件的栅极以控制所述MOS器件的状态。
示例性地,所述MOS器件为NMOS器件,其源极连接至所述电可编程熔丝的一端并且漏极连接至所述放大器模块的输入端。
示例性地,所述触发器模块为延迟触发器电路。
示例性地,所述延迟触发器电路为包括四个与非门的D触发器。
示例性地,脉冲信号模块进一步包括产生所述脉冲信号的脉冲信号产生电路。
示例性地,所述脉冲产生电路将所述触发器模块的时钟信号做滞后处理以产生所述脉冲信号。
本发明的另一方面提供一种电子装置,包括前述之一的电可编程熔丝存储数据的读取电路。
综上所述,本发明的电可编程熔丝存储数据的读取电路使得电流流过eFuse的时间有较大幅度缩短,降低了软电迁移导致的误读概率,从而也提高了eFuse在HTOL测试中的表现,并且电路简洁可靠。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了目前的电可编程熔丝存储数据的读取电路100的电路图;
图2示出了根据本发明实施例的电可编程熔丝存储数据的读取电路200的示意图;
图3示出了根据本发明实施例的电可编程熔丝存储数据的读取电路300的电路图;
图4示出了目前的电可编程熔丝存储数据的读取电路100的信号时序图;
图5示出了根据本发明的实施例的电可编程熔丝存储数据的读取电路300的信号时序图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的结构以及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
如上所述,目前在eFuse存储数据的读取过程中,SA的感测电流始终都会流过被读的eFuse位存储单元。SA的感测电流一般几十到一百多微安,因此在长时间反复读取下,本身代表“0”的未熔断的eFuse位存储单元可能由于经历SA的感测电流而被软电迁移效应误写。
图1示出了目前的电可编程熔丝存储数据的读取电路100的电路图。
如图1所示,NMOS器件M1的源极连接至eFuse的一端,而栅极连接至读使能信号RDEN。由于信号RDEN在整个eFuse存储数据读取期间都为高电平,因此在一个读取周期内,SA的感测电流是始终都流过被读的eFuse。在长时间反复读取下,本身代表“0”的未熔断的eFuse位存储单元可能由于eFuse长时间经历SA的感测电流而被软电迁移效应误写为“1”。
鉴于上述问题的存在,本发明提供一种电可编程熔丝存储数据的读取电路及电子装置,下面结合图2-图5对本发明的电可编程熔丝存储数据的读取电路及电子装置进行详细说明。
实施例一
下面参考图2对根据本发明实施例的电可编程熔丝存储数据的读取电路进行说明。图2示出了根据本发明实施例的电可编程熔丝存储数据的读取电路200的示意图。
如图2所示,电可编程熔丝存储数据的读取电路200包括脉冲信号模块201、放大器模块202和触发器模块203。
其中,脉冲信号模块201连接至电可编程熔丝eFuse,并且在电可编程熔丝存储数据的读取周期期间,利用脉冲信号控制电可编程熔丝eFuse的接通。
放大器模块202连接至脉冲信号模块201并且放大脉冲信号模块201的输出信号。
触发器模块203连接至放大器模块202以采样放大器模块202的输出信号,并且在时钟信号的控制下输出所采样的信号。触发器模块203的输出的信号Dout为读取电路200所读取的电可编程熔丝所存储数据。
由于在电可编程熔丝存储数据的读取周期期间,脉冲信号模块201利用脉冲信号控制电可编程熔丝eFuse的导通,因此放大器模块202在所述脉冲信号的高电平周期期间和电可编程熔丝eFuse接通,以进行电可编程熔丝存储数据的读取。
并且,由于脉冲信号在一个读取周期内仅为很短的时间为高电平,大概十几到几十纳秒,因此使得电流流过eFuse的时间有较大幅度的缩短,从而降低了软电迁移导致的eFuse存储数据误读的概率。
下面结合图3详细说明电可编程熔丝存储数据的读取电路中的脉冲信号模块201、放大器模块202和触发器模块203。
图3示出了根据本发明实施例的电可编程熔丝存储数据的读取电路300的电路图。
如图3所示,脉冲信号模块201可以包括连接至电可编程熔丝eFuse的MOS器件M1,读使能脉冲信号输入至该MOS器件M1的栅极以控制MOS器件M1的状态。
其中,当脉冲信号为高电平时MOS器件M1导通,将电可编程熔丝eFuse接通至放大器模块202。当脉冲信号为低电平时MOS器件M1截止,将电可编程熔丝eFuse与放大器模块202断开。
所述MOS器件M1可以为NMOS器件,脉冲信号输入至该NMOS器件M1的栅极以控制NMOS器件的状态,并且其源极连接至电可编程熔丝eFuse的一端而漏极连接至放大器模块202的输入端。
其中,当脉冲信号为高电平时NMOS器件M1导通,将电可编程熔丝eFuse接通至放大器模块202。当脉冲信号为低电平时NMOS器件M1截止,将电可编程熔丝eFuse与放大器模块202断开。
可选地,脉冲信号模块201还可以包括脉冲信号产生电路。示例性地,由于201模块的脉冲信号与触发器模块203的时钟信号CLK在同一个时钟链,因此201模块的脉冲信号可由时钟信号CLK做滞后产生,无需额外的脉冲生成电路部分。可替代地,脉冲信号模块201可以包括集成单稳态触发器,其利用电阻、电容的充放电延时特性以及电平比较器对充放电电压检测的功能,实现定时或延时,按需要灵活改变电阻、电容值大小,就可以取得在一定时间范围的延时或振荡脉冲信号。根据电可编程熔丝存储数据的读取需要,读取脉冲信号的高电平周期可以选择为十几至几十纳秒,例如可以选择为20-25纳秒。
放大器模块202可以为存储器领域通用的灵敏放大器(SA)电路。放大器模块202可用于将eFusec上的信号放大成标准的逻辑电平“0”和“1”输出。另外,灵敏放大器SA还可以具有改善性能、减少功耗等作用。本领域技术人员应该理解,可以采用本领域中任何技术上可行的灵敏放大器电路来实现放大器模块202。
触发器模块203可以为延迟触发器电路,具体地可以为D触发器(DFF)。D触发器又称为D锁存器,其具有一个输入端D,另外还有一个使能端EN用来控制是否接受输入信号。当锁存器能接收信号时,输出Q=D;当锁存器不能接受信号时输出Q将“锁存”原来的状态。如图3所示,DFF触发器的输入端D连接至放大器模块202的输出端,使能端EN连接时钟信号CLK。因此,图3所示的D触发器在时钟信号CLK的控制下对放大器模块202的输出信号进行采样和输出。本领域技术人员应该理解,可以采用本领域中任何技术上可行的触发器电路来实现触发器模块203,诸如由四个或六个与非门构成的D触发器电路。
与图1中所示电路不同的是,图3中RDEN是一个脉冲信号,在eFuse存储数据的一个读取周期内,仅有一小段时间(通常为十几到几十纳秒)为高电平,SA的感测电流在一个读取周期内,仅在这一段时间流经eFuse,读到数据后,由DFF采样数据并输出。
可以理解的是,本实施方式中,处于简洁的目的,仅表示出本发明相对现有技术改进的部分,并未完全示出电可编程熔丝存储数据的读取电路的完整结构,事实上,本实施方式的电可编程熔丝存储数据的读取电路同样可以包括诸如预充电电路以及其他相关结构。
结合图4和图5说明现有技术的eFuse存储数据的读取电路100和根据本发明的eFuse存储数据的读取电路300中各个信号之间的时序关系。
图4示出了目前的电可编程熔丝存储数据的读取电路100的信号时序图。
如图4所示,当信号RDEN为高电平时NMOS器件M1导通;信号S<0>为高电平时NMOS器件M2导通;因此,当信号RDEN和S<0>同时为高电平时灵敏放大器SA接通至eFuse并读取eFuse存储的数据信号;CLK时钟信号的上升沿触发灵敏放大器SA输出其读取的数据信号。可以看出,被读取的eFuse位存储单元在整个时钟周期Tfuse内都有电流流过。例如,在90nm的eFuse中,假设读取时钟速度为1Mhz,周期为1uS,那么eFuse电流流经的时间为Tfuse=1uS。
图5示出了根据本发明的一实施例的电可编程熔丝存储数据的读取电路300的信号时序图。
与图4类似,当信号RDEN为高电平时NMOS器件M1导通;信号S<0>为高电平时NMOS器件M2导通;因此,当信号RDEN和S<0>同时为高电平时灵敏放大器SA接通至eFuse并读取eFuse存储的数据信号;CLK时钟信号的上升沿触发D触发器输出从灵敏放大器SA所采集的数据信号。
然而,如图5所示,在eFuse存储数据的一个读取周期内,Tfuse为高电平持续很短时间的脉冲信号,示例性地,Tfuse=25nS。相应地,25nS/1uS×100%=2.5%。
也就是说,根据本发明的实施例的eFuse的读取电路300,eFuse位存储单元上电流流过的时间Tfuse大幅降到只有原来的2.5%左右,从而降低了软电迁移导致的误读概率,并且也因此提高了eFuse产品在可靠性测试HTOL中的表现。
综上,本发明的电可编程熔丝存储数据的读取电路大幅缩短电流流过电可编程熔丝eFuse的时间,降低了软电迁移导致的误读概率,从而也提高了电可编程熔丝eFuse在HTOL测试中的表现,并且电路简洁可靠。
实施例二
本发明的另一个实施例提供一种电子装置,其包括电可编程熔丝存储数据的读取电路,该电可编程熔丝存储数据的读取电路为前述实施例一中所述的读取电路。
该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述半导体器件的中间产品,例如:具有该集成电路的手机主板等。
由于包括的电可编程熔丝存储数据的读取电路具有更高的性能,该电子装置同样具有上述优点。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种电可编程熔丝存储数据的读取电路,其特征在于,包括:
脉冲信号模块,其连接至所述电可编程熔丝,并且在所述电可编程熔丝存储数据的读取周期期间,利用脉冲信号控制所述电可编程熔丝的接通;
放大器模块,其连接至脉冲信号模块并且放大所述脉冲信号模块的输出信号;以及
触发器模块,其连接至所述放大器模块以采样所述放大器模块的输出信号,并且在时钟信号的控制下输出所采样的信号。
2.如权利要求1所述的电可编程熔丝存储数据的读取电路,其特征在于,在所述脉冲信号的高电平周期期间将所述电可编程熔丝与所述放大器模块接通,以进行所述电可编程熔丝存储数据的读取。
3.如权利要求2所述的电可编程熔丝存储数据的读取电路,其特征在于,所述脉冲信号的高电平周期为20-25纳秒。
4.如权利要求1所述的电可编程熔丝存储数据的读取电路,其特征在于,所述脉冲信号模块包括连接至所述电可编程熔丝的MOS器件,所述脉冲信号输入至所述MOS器件的栅极以控制所述MOS器件的状态。
5.如权利要求4所述的电可编程熔丝存储数据的读取电路,其特征在于,所述MOS器件为NMOS器件,其源极连接至所述电可编程熔丝的一端并且漏极连接至所述放大器模块的输入端。
6.如权利要求1所述的电可编程熔丝存储数据的读取电路,其特征在于,所述触发器模块为延迟触发器电路。
7.如权利要求6所述的电可编程熔丝存储数据的读取电路,其特征在于,所述延迟触发器电路为包括四个与非门的D触发器。
8.如权利要求1所述的电可编程熔丝存储数据的读取电路,其特征在于,脉冲信号模块进一步包括产生所述脉冲信号的脉冲信号产生电路。
9.如权利要求8所述的电可编程熔丝存储数据的读取电路,其特征在于,所述脉冲产生电路将所述触发器模块的时钟信号做滞后处理以产生所述脉冲信号。
10.一种电子装置,包括权利要求1-9之一所述的电可编程熔丝存储数据的读取电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610226936.5A CN107293331A (zh) | 2016-04-13 | 2016-04-13 | 一种电可编程熔丝存储数据的读取电路及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610226936.5A CN107293331A (zh) | 2016-04-13 | 2016-04-13 | 一种电可编程熔丝存储数据的读取电路及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107293331A true CN107293331A (zh) | 2017-10-24 |
Family
ID=60095592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610226936.5A Pending CN107293331A (zh) | 2016-04-13 | 2016-04-13 | 一种电可编程熔丝存储数据的读取电路及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107293331A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108335717A (zh) * | 2018-02-07 | 2018-07-27 | 深圳市创新微源半导体有限公司 | 一种新型后封装永久性的配置电路 |
CN110364215A (zh) * | 2019-07-16 | 2019-10-22 | 武汉新芯集成电路制造有限公司 | 闪存htol测试方法 |
CN113866611A (zh) * | 2021-10-25 | 2021-12-31 | 湖南进芯电子科技有限公司 | 用于dsp芯片电路可靠性的自动上下电测试系统及方法 |
WO2023098063A1 (zh) * | 2021-12-03 | 2023-06-08 | 无锡中微亿芯有限公司 | 一种读取时间可控的反熔丝存储器读取电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1988045A (zh) * | 2005-12-21 | 2007-06-27 | 恩益禧电子股份有限公司 | 半导体设备、半导体存储设备、控制信号产生方法和替换方法 |
CN101067973A (zh) * | 2006-05-17 | 2007-11-07 | 钰创科技股份有限公司 | 用于侦测与修复存储器的熔丝电路系统 |
CN101253573A (zh) * | 2005-08-31 | 2008-08-27 | 国际商业机器公司 | 随机存取电可编程e-fuse rom |
-
2016
- 2016-04-13 CN CN201610226936.5A patent/CN107293331A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101253573A (zh) * | 2005-08-31 | 2008-08-27 | 国际商业机器公司 | 随机存取电可编程e-fuse rom |
CN1988045A (zh) * | 2005-12-21 | 2007-06-27 | 恩益禧电子股份有限公司 | 半导体设备、半导体存储设备、控制信号产生方法和替换方法 |
CN101067973A (zh) * | 2006-05-17 | 2007-11-07 | 钰创科技股份有限公司 | 用于侦测与修复存储器的熔丝电路系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108335717A (zh) * | 2018-02-07 | 2018-07-27 | 深圳市创新微源半导体有限公司 | 一种新型后封装永久性的配置电路 |
CN110364215A (zh) * | 2019-07-16 | 2019-10-22 | 武汉新芯集成电路制造有限公司 | 闪存htol测试方法 |
CN113866611A (zh) * | 2021-10-25 | 2021-12-31 | 湖南进芯电子科技有限公司 | 用于dsp芯片电路可靠性的自动上下电测试系统及方法 |
CN113866611B (zh) * | 2021-10-25 | 2023-11-24 | 湖南进芯电子科技有限公司 | 用于dsp芯片电路可靠性的自动上下电测试系统及方法 |
WO2023098063A1 (zh) * | 2021-12-03 | 2023-06-08 | 无锡中微亿芯有限公司 | 一种读取时间可控的反熔丝存储器读取电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1800323B1 (en) | LOW VOLTAGE PROGRAMMABLE eFUSE WITH DIFFERENTIAL SENSING SCHEME | |
CN105897249B (zh) | 一种基于管脚复用的数字修调系统 | |
CN107293331A (zh) | 一种电可编程熔丝存储数据的读取电路及电子装置 | |
US8923085B2 (en) | Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access | |
US8542522B2 (en) | Non-volatile data-storage latch | |
US9007858B2 (en) | SRAM global precharge, discharge, and sense | |
US20090027973A1 (en) | Non-volatile semiconductor storage device | |
CN102013271B (zh) | 一种相变存储器快速读取装置及方法 | |
JP5302157B2 (ja) | ワンタイム・プログラマブルセル回路及びこれを備える半導体集積回路 | |
EP2089887B1 (en) | Read enhancement for memory | |
TWI240930B (en) | Redundancy control circuit which surely programs program elements and semiconductor memory using the same | |
Zheng et al. | Memristor-based ternary content addressable memory (mTCAM) for data-intensive computing | |
US20200395065A1 (en) | Memory circuit configuration | |
CN105931665A (zh) | 一种相变存储器读出电路及方法 | |
CN108630258A (zh) | 嵌入式存储器及集成电路 | |
CN108305664A (zh) | 半导体器件 | |
CN102185305A (zh) | 高可靠性电源钳位esd保护电路 | |
CN114236366A (zh) | 支持乱序成品测试的芯片及测试方法 | |
US7289358B2 (en) | MTP NVM elements by-passed for programming | |
JP5873762B2 (ja) | 半導体装置、および半導体装置の識別情報生成方法 | |
CN102568592A (zh) | 非易失性存储器及其数据读取方法 | |
CN102044299B (zh) | 非易失性存储器及其读取电路 | |
CN216485391U (zh) | 支持乱序成品测试的芯片 | |
CN110364212A (zh) | 与断裂操作相关的熔丝断裂方法和半导体器件 | |
Chung et al. | A 0.0487 mm2 4Kx8 metal-gate innovative fuse memory at 22nm FD-SOI with 1.2 V+/-16% program voltage, 0.42 V Vddmin, and full testability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171024 |