CN110364215A - 闪存htol测试方法 - Google Patents

闪存htol测试方法 Download PDF

Info

Publication number
CN110364215A
CN110364215A CN201910642011.2A CN201910642011A CN110364215A CN 110364215 A CN110364215 A CN 110364215A CN 201910642011 A CN201910642011 A CN 201910642011A CN 110364215 A CN110364215 A CN 110364215A
Authority
CN
China
Prior art keywords
flash memory
htol
reference unit
test method
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910642011.2A
Other languages
English (en)
Other versions
CN110364215B (zh
Inventor
潘建峰
谢振
文舜
王帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910642011.2A priority Critical patent/CN110364215B/zh
Publication of CN110364215A publication Critical patent/CN110364215A/zh
Application granted granted Critical
Publication of CN110364215B publication Critical patent/CN110364215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种闪存HTOL测试方法，包括：提供待测闪存，所述闪存包括闪存参考单元和闪存阵列单元；所述闪存参考单元中捕获有空穴，所述空穴在HTOL测试过程中存在丢失；对所述闪存参考单元循环进行编译和擦除，以在所述闪存参考单元中引入电子；对所述闪存进行HTOL测试，所述引入电子在所述HTOL测试过程中存在丢失，以对HTOL测试过程中所述空穴的丢失形成补偿。降低了闪存参考单元的输出电流Iref的偏移量，从而使闪存HTOL读“0”通过，解决了闪存HTOL测试中读点失效的问题，提高闪存质量。

Description

闪存HTOL测试方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存HTOL测试方法。
背景技术
闪存(flash memory)是一种非易失性的存储器，其具有即使断电存储数据也不会丢失而能够长期保存的特点。故近年来闪存的发展十分迅速，并且具有高集成度、高存储速度和高可靠性的闪存存储器被广泛应用于包括电脑、手机、服务器等电子产品及设备中。
在半导体技术领域中，HTOL(High Temperature Operating Life test，高温操作生命期试验)用于评估半导体器件在超热和超电压情况下一段时间的耐久力。对于闪存的可靠性而言，在数万次的循环之后的HTOL是一个主要指数。通常而言，闪存产品需要在10000次的循环之后，通过1000小时的HTOL测试。
闪存HTOL实际测试中存在若干小时后闪存测试读点(例如读“0”)失效，亟需解决闪存HTOL测试中读点失效的问题。
发明内容
本发明提供了一种闪存HTOL测试方法，以解决闪存HTOL测试中读点失效的问题。
本发明提供的闪存HTOL测试方法，包括：
提供待测闪存，所述闪存包括闪存参考单元和闪存阵列单元；所述闪存参考单元中捕获有空穴；
对所述闪存参考单元循环进行编译和擦除，以在所述闪存参考单元中引入电子；
对所述闪存进行HTOL测试，所述引入电子在所述HTOL测试过程中部分丢失，以对HTOL测试过程中所述空穴的丢失形成补偿。
进一步的，所述闪存参考单元包括衬底、位于所述衬底中的导电沟道、位于所述导电沟道两侧的源极和漏极，位于所述导电沟道上方的栅极单元，所述栅极单元从下到上依次包括隧穿氧化层、浮栅、栅间介质层以及控制栅，所述栅极单元的两侧分布有侧墙。
进一步的，对所述闪存参考单元进行编译，包括：
在所述源极上施加第一编程电压，在所述漏极上施加第二编程电压，在所述控制栅上施加第三编程电压，在所述衬底上施加第四编程电压；其中，所述第一编程电压小于所述第二编程电压；所述第二编程电压小于所述第三编程电压。
进一步的，所述第一编程电压的范围为-0.1V～0V,所述第二编程电压的范围为0.1V～0.3V，所述第三编程电压的范围为8V～10V,所述第四编程电压的范围为-1.2V～-1V。
进一步的，编译过程中的脉冲宽度为100μs～150μs。
进一步的，对所述闪存参考单元进行擦除，包括：
将所述源极和漏极均悬空，在所述控制栅上施加第一擦除电压，在所述衬底上施加第二擦除电压；其中，所述第一擦除电压为负电压，所述第二擦除电压为正电压。
进一步的，所述第一擦除电压的范围为-10V～-8V，所述第二擦除电压的范围为8V～10V。
进一步的，擦除过程中的脉冲宽度为10ms～20ms。
进一步的，对所述闪存参考单元进行编译和擦除，循环次数为10次～20次。
进一步的，对所述闪存进行HTOL测试包括：
对所述闪存依次进行第一时间点读点、第二时间点读点、第三时间点读点至第N时间点读点；
在每个时间点读点过程为：将闪存参考单元的输出电流Iref与闪存阵列单元的输出电流I的差值经由读出放大器进行比对判断，若Iref＜I，则闪存读出“1”；若Iref＞I，则闪存读出“0”。
与现有技术相比，本发明具有如下有益效果：
本发明所提供的闪存HTOL测试方法，对所述闪存参考单元循环进行编译和擦除，以在所述闪存参考单元中引入电子；对所述闪存进行HTOL测试，所述引入电子在所述HTOL测试过程中存在丢失，以对HTOL测试过程中所述空穴的丢失形成补偿。降低了闪存参考单元的输出电流Iref的偏移量，从而使闪存HTOL读“0”通过，解决了闪存HTOL测试中读点失效的问题，提高闪存质量。
附图说明
图1为本发明实施例的闪存HTOL测试方法流程图；
图2为本发明实施例的闪存参考单元的结构示意图；
图3为本发明实施例的对闪存参考单元进行编译示意图；
图4为本发明实施例的对闪存参考单元进行擦除示意图；
图5为本发明实施例的闪存参考单元未经过编译和擦除直接进行HTOL测试的输出电流Iref分布图；
图6为本发明实施例的闪存参考单元未经过编译和擦除的电荷分布示意图；
图7为本发明实施例的闪存参考单元经过编译和擦除后的电荷分布示意图；
图8为本发明实施例的闪存参考单元经过编译和擦除循环后再进行HTOL测试的输出电流Iref分布图。
其中，具体标号如下：
100-衬底；101-源极；102-漏极；103-隧穿氧化层；104-浮栅；105-栅间介质层；106-控制栅；107-侧墙；
具体实施方式
本发明提供一种闪存HTOL测试方法，以下结合附图和具体实施例作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明实施例的闪存HTOL测试方法流程图，如图1所示，一种闪存HTOL测试方法，包括：
提供待测闪存，所述闪存包括闪存参考单元和闪存阵列单元；所述闪存参考单元中捕获有空穴；
对所述闪存参考单元循环进行编译和擦除，以在所述闪存参考单元中引入电子；
对所述闪存进行HTOL测试，所述引入电子在所述HTOL测试过程中部分丢失，以对HTOL测试过程中所述空穴的丢失形成补偿。
具体的，待测闪存在同一闪存芯片(die)中的不同区域分布有闪存参考单元和闪存阵列单元，闪存阵列单元用于存储数据，闪存参考单元用于提供参考阈值电压以区分闪存阵列单元的状态。提供的待测闪存在其生产工艺过程中易在闪存参考单元中捕获(引入)空穴，所述空穴在HTOL测试过程中存在丢失。
图2为本发明实施例的闪存参考单元的结构示意图，如图2所示，闪存参考单元包括：衬底100，位于所述衬底中的导电沟道、位于所述导电沟道两侧的源极101和漏极102，位于导电沟道上方的栅极单元，所述栅极单元从下到上依次包括隧穿氧化层103、浮栅104、栅间介质层105以及控制栅106,所述栅极单元的两侧分布有侧墙107。栅间介质层105例如可以为依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构，即为ONO结构。具体的，闪存在其生产工艺过程中易在闪存参考单元的隧穿氧化层103中捕获(引入)空穴。
图3为本发明实施例的对闪存参考单元进行编译示意图，如图3所示，对所述闪存参考单元进行编译，包括：在所述源极101上施加第一编程电压Vb1，在所述漏极102上施加第二编程电压Vb2，在所述控制栅106上施加第三编程电压Vb3，在所述衬底100上施加第四编程电压Vb4；其中，所述第一编程电压Vb1小于所述第二编程电压Vb2；所述第二编程电压Vb2小于所述第三编程电压Vb3。所述第一编程电压的范围为-0.1V～0V,所述第二编程电压的范围为0.1V～0.3V，所述第三编程电压Vb3的范围为8V～10V,所述第四编程电压Vb4的范围为-1.2V～-1V，编译过程中的脉冲宽度为100μs～150μs。编译通过热电子注入的方式对所述浮栅104中注入电子。
图4为本发明实施例的对闪存参考单元进行擦除示意图，如图4所示，对所述闪存参考单元进行擦除，包括：将所述源极101和漏极102均悬空，在所述控制栅106上施加第一擦除电压Vc1，在所述衬底100上施加第二擦除电压Vc2；其中，所述第一擦除电压Vc1为负电压，所述第二擦除电压Vc2为正电压。所述第一擦除电压Vc1的范围为-10V～-8V，本实施例中例如为-9V；所述第二擦除电压Vc2的范围为8V～10V，本实施例中例如为9V；擦除过程中的脉冲宽度为10ms～20ms。本实施例中，闪存参考单元的擦除原理是基于Fowler-Nordheim隧穿(简称为FN隧穿)，通过在衬底100上施加正电压，在控制栅106上施加负电压，以在隧穿氧化层103中注入空穴，同时减少浮栅104中的电子。
结合图3和图4对所述闪存参考单元交替进行编译和擦除，循环次数例如为10次～20次。之后把闪存参考单元编译为所需要的输出电流值，例如闪存参考单元的输出电流Iref目标位(理论值)为10μA。
对所述闪存进行HTOL测试包括：分若干时间段进行读点测试，例如对所述闪存依次进行第一时间点读点、第二时间点读点、第三时间点读点至第N时间点读点；在每个时间点读点过程为：将闪存参考单元的输出电流Iref与闪存阵列单元的输出电流I的差值经由读出放大器进行比对判断，若Iref＜I，则闪存读出“1”；若Iref＞I，则闪存读出“0”。
具体的，在闪存(例如NOR flash)产品HTOL可靠性验证的阶段的测试流程例如依次为：初始(第一时间点)读点、48小时(第二时间点)读点、168小时(第三时间点)读点、500小时(第四时间点)读点、1000小时(第N时间点)读点。
图5为本发明实施例的闪存参考单元未进行编译和擦除进行HTOL测试的输出电流Iref分布图。如图5所示，本发明实施例的闪存参考单元未经过编译和擦除循环而直接进行HTOL测试时，发现闪存HTOL可靠性验证在48小时(hrs)读点失效。发明人检查失效的原因，发现读点失效为读“0”失效，并且进一步研究发现闪存参考单元的输出电流Iref在48小时的测试值Iref1与在初始的测试值Iref0之间有偏移，具体偏移量经测试统计在4μA以内，而且Iref1＜Iref0，即48小时后Iref往电流变小的方向偏移。
闪存测试中，若Iref＞I，则读出“0”(即闪存读“0”操作时，Iref＞I)。闪存判断读“0”的具体操作过程为：将闪存参考单元的输出电流Iref与闪存阵列单元的输出电流I的差值经由读出放大器进行比对判断，当差值变弱到由读出放大器无法进行识别时，读“0”失效。当HTOL可靠性验证经过第一时间点例如48小时后，由于闪存参考单元的输出电流Iref往电流变小的方向偏移即Iref变小，如此一来，闪存参考单元的输出电流Iref与闪存阵列单元的输出电流I的差值变小，超出读出放大器识别范围，于是读“0”失效。
测试发现经48小时闪存参考单元的输出电流Iref往电流变小的方向偏移后，进一步做HTOL测试，闪存参考单元的输出电流Iref在第三时间点例如168小时,第四时间点例如500小时,第五时间点例如1000小时测试均不会进一步偏移。
导致偏移量发生的原因是在HTOL可靠性验证过程中闪存参考单元会有空穴丢失，而丢失的空穴是在制作闪存的生产工艺过程中捕获(引入)的，短期内无法消除。而闪存产品从工程样品(ES，engineering sample)到客户样品(CS，customer sample)的时间不容延期。从测试端找出解决方案非常迫在眉睫。
本发明实施例的闪存HTOL测试方法对所述闪存参考单元循环进行编译和擦除，以在所述闪存参考单元中引入电子；对所述闪存进行HTOL测试，所述引入电子在所述HTOL测试过程中存在丢失，以对HTOL测试过程中所述空穴的丢失形成补偿。
图6为本发明实施例的闪存参考单元未经过编译和擦除的电荷分布示意图；图7为本发明实施例的闪存参考单元经过编译和擦除后的电荷分布示意图；如图6所示，闪存参考单元的隧穿氧化层103中会捕获一些主要从生产工艺带来的浅能级的空穴，在浮栅里面会注入所需要的电子。如图3、图4和图7所示，编译过程中浮栅104可以捕获电子，擦除过程中隧穿氧化层103会捕获空穴；在经过多次的编译以及擦除后，会在浮栅104中有更多的电子，隧穿氧化层103中有更多的空穴，图7中经编译和擦除循环后电子空穴的净值(差值)与图6中未经编译和擦除循环的电子空穴的净值(差值)相等，从而保证闪存参考单元编译和擦除循环后的输出电流与编译和擦除循环前的输出电流是相等的。擦除过程中隧穿氧化层捕获的空穴为深能级的空穴，这些深能级的空穴不容易移动，而在浮栅里面捕获的电子比较活跃，在HTOL测试过程中高温下会比较容易丢失，从而补偿了闪存参考单元从生产工艺带来的浅能级的空穴在HTOL测试过程中的丢失。
图8为本发明实施例的闪存参考单元经过编译和擦除循环后再进行HTOL测试的输出电流Iref分布图。如图8所示，闪存参考单元进行编译和擦除循环后，HTOL测试过程中，闪存参考单元的输出电流Iref在48小时的测试值Iref1与在初始的测试值Iref0之间偏移量减小，实际验证多个型号的闪存产品采用本实施例的方法后，HTOL可靠性验证通过，而且测试可靠，使闪存产品较短时间内进入客户样品量产阶段。
综上所述，本发明所提供的一种闪存HTOL测试方法，对闪存参考单元进行编译和擦除循环后，再进行闪存HTOL可靠性验证，编译和擦除循环会在闪存参考单元中引入电子，引入的电子在闪存HTOL可靠性验证过程存在丢失，进而对空穴在HTOL测试过程中的丢失形成补偿，降低了闪存参考单元的输出电流Iref的偏移量，从而使闪存HTOL读“0”通过，解决了闪存HTOL测试中读点失效的问题，提高闪存质量。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些改动和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变动在内。

Claims (10)

1.一种闪存HTOL测试方法，其特征在于，包括：
提供待测闪存，所述闪存包括闪存参考单元和闪存阵列单元；所述闪存参考单元中捕获有空穴；
对所述闪存参考单元循环进行编译和擦除，以在所述闪存参考单元中引入电子；
对所述闪存进行HTOL测试，所述引入电子在所述HTOL测试过程中部分丢失，以对HTOL测试过程中所述空穴的丢失形成补偿。
2.如权利要求1所述的闪存HTOL测试方法，其特征在于，所述闪存参考单元包括衬底、位于所述衬底中的导电沟道、位于所述导电沟道两侧的源极和漏极，位于所述导电沟道上方的栅极单元，所述栅极单元从下到上依次包括隧穿氧化层、浮栅、栅间介质层以及控制栅，所述栅极单元的两侧分布有侧墙。
3.如权利要求2所述的闪存HTOL测试方法，其特征在于，对所述闪存参考单元进行编译，包括：
在所述源极上施加第一编程电压，在所述漏极上施加第二编程电压，在所述控制栅上施加第三编程电压，在所述衬底上施加第四编程电压；其中，所述第一编程电压小于所述第二编程电压；所述第二编程电压小于所述第三编程电压。
4.如权利要求3所述的闪存HTOL测试方法，其特征在于，所述第一编程电压的范围为-0.1V～0V，所述第二编程电压的范围为0.1V～0.3V，所述第三编程电压的范围为8V～10V，所述第四编程电压的范围为-1.2V～-1V。
5.根据权利要求4所述的闪存HTOL测试方法，其特征在于，编译过程中的脉冲宽度为100μs～150μs。
6.如权利要求2所述的闪存HTOL测试方法，其特征在于，对所述闪存参考单元进行擦除，包括：
将所述源极和漏极均悬空，在所述控制栅上施加第一擦除电压，在所述衬底上施加第二擦除电压；其中，所述第一擦除电压为负电压，所述第二擦除电压为正电压。
7.如权利要求6所述的闪存HTOL测试方法，其特征在于，所述第一擦除电压的范围为-10V～-8V，所述第二擦除电压的范围为8V～10V。
8.如权利要求7所述的闪存HTOL测试方法，其特征在于，擦除过程中的脉冲宽度为10ms～20ms。
9.如权利要求1至8任意一项所述的闪存HTOL测试方法，其特征在于，对所述闪存参考单元进行编译和擦除，循环次数为10次～20次。
10.如权利要求1至8任意一项所述的闪存HTOL测试方法，其特征在于，对所述闪存进行HTOL测试包括：
对所述闪存依次进行第一时间点读点、第二时间点读点、第三时间点读点至第N时间点读点；
在每个时间点读点过程为：将闪存参考单元的输出电流Iref与闪存阵列单元的输出电流I的差值经由读出放大器进行比对判断，若Iref＜I，则闪存读出“1”；若Iref＞I，则闪存读出“0”。
CN201910642011.2A 2019-07-16 2019-07-16 闪存htol测试方法 Active CN110364215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910642011.2A CN110364215B (zh) 2019-07-16 2019-07-16 闪存htol测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910642011.2A CN110364215B (zh) 2019-07-16 2019-07-16 闪存htol测试方法

Publications (2)

Publication Number Publication Date
CN110364215A true CN110364215A (zh) 2019-10-22
CN110364215B CN110364215B (zh) 2021-05-25

Family

ID=68220206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910642011.2A Active CN110364215B (zh) 2019-07-16 2019-07-16 闪存htol测试方法

Country Status (1)

Country Link
CN (1) CN110364215B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147314A (zh) * 1994-03-03 1997-04-09 罗姆有限公司 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元
CN1783513A (zh) * 2004-10-21 2006-06-07 三星电子株式会社 具有电荷俘获层的非易失存储单元结构及其制造方法
CN101399083A (zh) * 2007-09-27 2009-04-01 海力士半导体有限公司 非易失性存储装置及其操作方法
US20090285044A1 (en) * 2008-05-15 2009-11-19 Qualcomm Incorporated Testing a memory device having field effect transistors subject to threshold voltage shifts caused by bias temperature instability
CN102403040A (zh) * 2010-09-10 2012-04-04 株式会社半导体能源研究所 半导体装置
US20150325307A1 (en) * 2014-05-09 2015-11-12 Semiconductor Manufacturing International (Beijing) Corporation Method for setting a flash memory for htol testing
US9305664B2 (en) * 2014-03-26 2016-04-05 Texas Instruments Incorporated Memory repair categorization tracking
US9672310B1 (en) * 2015-07-09 2017-06-06 Apple Inc. Reliability guardband compensation
CN107293331A (zh) * 2016-04-13 2017-10-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝存储数据的读取电路及电子装置
CN109390031A (zh) * 2018-10-23 2019-02-26 江苏华存电子科技有限公司 一种半导体存储产品高温老化测试方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147314A (zh) * 1994-03-03 1997-04-09 罗姆有限公司 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元
CN1783513A (zh) * 2004-10-21 2006-06-07 三星电子株式会社 具有电荷俘获层的非易失存储单元结构及其制造方法
CN101399083A (zh) * 2007-09-27 2009-04-01 海力士半导体有限公司 非易失性存储装置及其操作方法
US20090285044A1 (en) * 2008-05-15 2009-11-19 Qualcomm Incorporated Testing a memory device having field effect transistors subject to threshold voltage shifts caused by bias temperature instability
CN102403040A (zh) * 2010-09-10 2012-04-04 株式会社半导体能源研究所 半导体装置
US9305664B2 (en) * 2014-03-26 2016-04-05 Texas Instruments Incorporated Memory repair categorization tracking
US20150325307A1 (en) * 2014-05-09 2015-11-12 Semiconductor Manufacturing International (Beijing) Corporation Method for setting a flash memory for htol testing
CN105097048A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(北京)有限公司 一种用于htol测试的闪存设置方法
US9672310B1 (en) * 2015-07-09 2017-06-06 Apple Inc. Reliability guardband compensation
CN107293331A (zh) * 2016-04-13 2017-10-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝存储数据的读取电路及电子装置
CN109390031A (zh) * 2018-10-23 2019-02-26 江苏华存电子科技有限公司 一种半导体存储产品高温老化测试方法

Also Published As

Publication number Publication date
CN110364215B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
KR100749736B1 (ko) 플래시 메모리 장치 및 그것의 소거 방법
CN105164755B (zh) 使用动态验证电平对选择栅极晶体管和存储器单元进行编程
CN101595529B (zh) 非易失性存储器软编程中的受控升压
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
CN107785051A (zh) 半导体存储装置
EP2777065B1 (en) A method of testing data retention of a non-volatile memory cell having a floating gate
CN108154899A (zh) 闪存器件及其擦除方法
CN101388252B (zh) 编程非易失性存储装置的方法
CN110098187A (zh) 单层多晶硅多次编程单元及其擦除方法和编程方法
CN103093834A (zh) 闪存的可靠性测试方法
KR20010108656A (ko) 플래쉬 메모리의 프로그래밍 방법
CN110364215A (zh) 闪存htol测试方法
CN105448346B (zh) 存储单元可靠性的测试方法
CN1639800A (zh) 非易失存储器测试结构和方法
CN1333407C (zh) 局部俘获式非易失性存储器的数据保留
Chimenton et al. Analysis of erratic bits in flash memories
US10867680B2 (en) Data erasure device for erasing data from non-volatile semiconductor memory device and method for manufacturing non-volatile semiconductor memory device
Coignus et al. Modelling of 1T-NOR flash operations for consumption optimization and reliability investigation
Lue et al. A novel gate-sensing and channel-sensing transient analysis method for real-time monitoring of charge vertical location in SONOS-type devices and its applications in reliability studies
JP2006127582A (ja) 半導体装置の製造方法
US6538937B2 (en) Nonvolatile semiconductor memory test circuit and method, nonvolatile semiconductor memory and method for fabricating nonvolatile semiconductor memory
CN112652352B (zh) 闪存的数据保持力测试方法
JP3810382B2 (ja) 不揮発性半導体記憶装置の信頼性評価方法
Lue et al. A BE-SONOS (bandgap engineered SONOS) NAND for post-floating gate era flash memory
Canet et al. Integrated reliability in EEPROM nonvolatile memory cell design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant