JPS60107853A - 集積回路ペレットおよび集積回路装置 - Google Patents
集積回路ペレットおよび集積回路装置Info
- Publication number
- JPS60107853A JPS60107853A JP58216701A JP21670183A JPS60107853A JP S60107853 A JPS60107853 A JP S60107853A JP 58216701 A JP58216701 A JP 58216701A JP 21670183 A JP21670183 A JP 21670183A JP S60107853 A JPS60107853 A JP S60107853A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- integrated circuit
- pellet
- resistance value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集積回路ペレ、ソトおよびこれｆ：パヅケー
シングした集積回路装置に係り、特にその製作番号１部
品番号等の識別手段に関する。
シングした集積回路装置に係り、特にその製作番号１部
品番号等の識別手段に関する。
従来、ＩＣ（集積回路）ペレツトの識別を行なうために
は、ＩＣ−ｅレット製作用マスクに製品番号等を記入し
、ＩＣペレット製造中に同時に上記製品番号等を書、き
込んでおき、目視により上記番号等を認識していた。ま
た、ＩＣ装置の識別を行なうためには、そのパッケージ
外面に捺印された部品番号を目視により認識していた。
は、ＩＣ−ｅレット製作用マスクに製品番号等を記入し
、ＩＣペレット製造中に同時に上記製品番号等を書、き
込んでおき、目視により上記番号等を認識していた。ま
た、ＩＣ装置の識別を行なうためには、そのパッケージ
外面に捺印された部品番号を目視により認識していた。
従って、ＩＣペレリトのダイソートあるいはＩＣ装置の
最終テストに際しては、それらに付されている番号等を
目視により識別し、この識別番号等に応じてテストグロ
ダラムをテスト装置にセリトする必要があった。
最終テストに際しては、それらに付されている番号等を
目視により識別し、この識別番号等に応じてテストグロ
ダラムをテスト装置にセリトする必要があった。
しかし、上述したような目視による識別は、手間がかか
るだけでなく誤りが生じ易く、この識別結果に応じてテ
ストプログラムをセラトスる場合にも手間がかかるだけ
でなく誤りが生じ易く、テスト作業の合理化およびテス
トの信頼性向上の面で支障があった。
るだけでなく誤りが生じ易く、この識別結果に応じてテ
ストプログラムをセラトスる場合にも手間がかかるだけ
でなく誤りが生じ易く、テスト作業の合理化およびテス
トの信頼性向上の面で支障があった。
本発明は上記の事情に鑑みてなされたもので、識別情報
を外部から電気的に正確かつ迅速に判定可能であり、判
定後に引き続いてテスト等を行なう場合にその合理化が
可能になる集積回路ベレ５１．トおよび集積回路装置を
提供するものである。
を外部から電気的に正確かつ迅速に判定可能であり、判
定後に引き続いてテスト等を行なう場合にその合理化が
可能になる集積回路ベレ５１．トおよび集積回路装置を
提供するものである。
即ち、本発明の集積回路ベレツトは、ペレット上の回路
の種類に応じて与えられる識別情報に応じて抵抗値が定
められた抵抗を１対のボンディング・ソ・リド間に接続
してなることを特徴とするものである。
の種類に応じて与えられる識別情報に応じて抵抗値が定
められた抵抗を１対のボンディング・ソ・リド間に接続
してなることを特徴とするものである。
また、本発明の集積回路装置は、上記集積回路ペレット
を内蔵し、上記一対のポンディングパツドを一対の外部
ビンに接続してなることを特徴とするものである。
を内蔵し、上記一対のポンディングパツドを一対の外部
ビンに接続してなることを特徴とするものである。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図はＩＣペレット１０の一部を示しており、このペ
レツト１０には図示しないが所定のＩＣ回路およびこれ
に接続された複数のビンディングＡ’ッドが形成されて
いると共に、波レヴト識別情報（製作番号１等）に応じ
て抵抗値が定められた抵抗１１と、この抵抗１１の両端
に接続された一対の日？ンディングパッド１２．１３が
形成されている。
レツト１０には図示しないが所定のＩＣ回路およびこれ
に接続された複数のビンディングＡ’ッドが形成されて
いると共に、波レヴト識別情報（製作番号１等）に応じ
て抵抗値が定められた抵抗１１と、この抵抗１１の両端
に接続された一対の日？ンディングパッド１２．１３が
形成されている。
第２図は、ＩＣ装ｆ！ｔ、２ｏの一部を示しており、こ
れは前記第１図のＩＣベレヴト１ｏをノぐッヶーソング
してなり、その外部ビン群のうち２個のビト ン２１．２２は各対応して前記ベレッＰＩＯのボンディ
ング／４１ヅド１２．１３にワイヤー２３゜２４により
接続されている。
れは前記第１図のＩＣベレヴト１ｏをノぐッヶーソング
してなり、その外部ビン群のうち２個のビト ン２１．２２は各対応して前記ベレッＰＩＯのボンディ
ング／４１ヅド１２．１３にワイヤー２３゜２４により
接続されている。
上述したような構成のＩＣペレヅト１０ 、 ＩＣ装置
２０によれば、その識別情報（製品番号。
２０によれば、その識別情報（製品番号。
部品番号等）の識別手段として抵抗１１を有しているの
で、ポンプイングツ母ｑ ｂ” １２ ＋ Ｉ Ｊ す
るいはビン２Ｊ ｌ ２ｚ ｋ通じて外部から上記抵抗
１１の抵抗値を電気的に検出することが可能であり、こ
の検出結果に基づいて識別情報を判定することが可能で
ある。この場合、抵抗値の検出結果に応じて識別情報を
電気的に正確かつ迅速に自動判定可能であり、この判定
に引き続いてテスト等を行なう場合に抵抗値検出→識別
情報判定→テストの一連の作業を合理的に自動化するこ
とが可能になる。即ち、第３図はＩＣ被レットのダイソ
ートあるいはＩＣ装置の最終テストに際して、被供試サ
ンプル（ＩＣペレットおるいはＩＣ装置）３１とテスト
装置３２との接続例を示しており、３３はサンプル識別
用抵抗１１に接続された・ヤ、ソドあるいはビンに接続
されるケーブル、３４は通常のテストに”供されるケー
ブルである。第４図は、上記第３図のテスト装置２２に
よるテスト手順の流れを示しており、テスト開始により
先ずサングル識別用抵抗１ノの抵抗値を測定し、予め記
憶している抵抗値対識別番号テーブルに基づいて上記測
定値に対応する識別番号を自動的に判定し、予め用意し
ている各種のテストプログラムの中から上記判定サンプ
ルに対応するテストグログラムを自動的に選択してテス
トヲ実行するものである。
で、ポンプイングツ母ｑ ｂ” １２ ＋ Ｉ Ｊ す
るいはビン２Ｊ ｌ ２ｚ ｋ通じて外部から上記抵抗
１１の抵抗値を電気的に検出することが可能であり、こ
の検出結果に基づいて識別情報を判定することが可能で
ある。この場合、抵抗値の検出結果に応じて識別情報を
電気的に正確かつ迅速に自動判定可能であり、この判定
に引き続いてテスト等を行なう場合に抵抗値検出→識別
情報判定→テストの一連の作業を合理的に自動化するこ
とが可能になる。即ち、第３図はＩＣ被レットのダイソ
ートあるいはＩＣ装置の最終テストに際して、被供試サ
ンプル（ＩＣペレットおるいはＩＣ装置）３１とテスト
装置３２との接続例を示しており、３３はサンプル識別
用抵抗１１に接続された・ヤ、ソドあるいはビンに接続
されるケーブル、３４は通常のテストに”供されるケー
ブルである。第４図は、上記第３図のテスト装置２２に
よるテスト手順の流れを示しており、テスト開始により
先ずサングル識別用抵抗１ノの抵抗値を測定し、予め記
憶している抵抗値対識別番号テーブルに基づいて上記測
定値に対応する識別番号を自動的に判定し、予め用意し
ている各種のテストプログラムの中から上記判定サンプ
ルに対応するテストグログラムを自動的に選択してテス
トヲ実行するものである。
第５図は、ＩＣ装置２ｏに対して最終テスト→部品番号
捺印→バッキングの一連の作業の自動化を行なうシステ
ムの装置構成を示しており、５１はテスト装置、５２は
テストヘヴド、５３は抵抗値測定用ケーブル、５４はテ
スト用ケーブル、５５は良品選別機、５６は良否判定出
方用ケーブル、５７は捺印装置、５８は部品番°号出力
用ケーブル、５９はパ、ソキング装置である。
捺印→バッキングの一連の作業の自動化を行なうシステ
ムの装置構成を示しており、５１はテスト装置、５２は
テストヘヴド、５３は抵抗値測定用ケーブル、５４はテ
スト用ケーブル、５５は良品選別機、５６は良否判定出
方用ケーブル、５７は捺印装置、５８は部品番°号出力
用ケーブル、５９はパ、ソキング装置である。
第６図は、上記第５図のシステムにおける各作業の流れ
を示している。先ず、テスト装置５１は、ＩＣ装置２ｏ
内の識別用抵抗１ノの抵抗値をテストへｌド５２を介し
て測定し、その抵抗値から抵抗値・部品番号対応表を参
照して部品番号を探し当てる。引き続き、テスト装置５
１は上記部品番号に対応したテストプログラムを呼び出
し、そのテストプログラムでＩＣ装置２゜のテストヲ行
なう。このテスト後にＩＣ装置２゜を良品選別機５５に
自動的に送り、これと並行してテスト装置５１から上記
ＩＣ装置２ｏのテスト結果（良否判定結果）を良品選別
機５５に出力する。良品選別機５５は、送られてきたＩ
Ｃ装置のうち良品を選別して捺印装置５７ｖＣ送り、不
良品を捨てる。捺印装置５７は、テスト装置５ノから送
られてくる部品番号出力によりＩｃ装置２０に部品番号
を捺印して・ゼッキング装置５９に送る。パリキング装
置５９は、テスト装＠５ノから送られてくる部品番号出
力によりＩＣ６Ｊ＜（ｒＬｚ ｏ ｃｒ） ｚ４’ッキ
ノグを行なう。この場合、同じ部品番号のものは同じ・
４′リケーソにノやりキングが行なわれる。
を示している。先ず、テスト装置５１は、ＩＣ装置２ｏ
内の識別用抵抗１ノの抵抗値をテストへｌド５２を介し
て測定し、その抵抗値から抵抗値・部品番号対応表を参
照して部品番号を探し当てる。引き続き、テスト装置５
１は上記部品番号に対応したテストプログラムを呼び出
し、そのテストプログラムでＩＣ装置２゜のテストヲ行
なう。このテスト後にＩＣ装置２゜を良品選別機５５に
自動的に送り、これと並行してテスト装置５１から上記
ＩＣ装置２ｏのテスト結果（良否判定結果）を良品選別
機５５に出力する。良品選別機５５は、送られてきたＩ
Ｃ装置のうち良品を選別して捺印装置５７ｖＣ送り、不
良品を捨てる。捺印装置５７は、テスト装置５ノから送
られてくる部品番号出力によりＩｃ装置２０に部品番号
を捺印して・ゼッキング装置５９に送る。パリキング装
置５９は、テスト装＠５ノから送られてくる部品番号出
力によりＩＣ６Ｊ＜（ｒＬｚ ｏ ｃｒ） ｚ４’ッキ
ノグを行なう。この場合、同じ部品番号のものは同じ・
４′リケーソにノやりキングが行なわれる。
このような自動化システムによれば、部品番号が異なる
異品種のＩＣ装置を同時に同じ製造ラインに流して混採
することも可能となり、また人手を用いないので作業の
誤りが少なくなり、歩留りも向上する。
異品種のＩＣ装置を同時に同じ製造ラインに流して混採
することも可能となり、また人手を用いないので作業の
誤りが少なくなり、歩留りも向上する。
次に、本発明のＩＣベレットおよびＩＣ装置を、多ピン
のゲートアレーＩＣとかＲＯＭ内蔵マイクログロセヅサ
ＩＣなどのように、外形が同一で内部機能が多種類にお
よぶＩＣあるいはＬＳＩに適用する場合の一例（ダート
アレーＩＣ）について説明する。一般にゲートアレーＩ
Ｃは、同一のマスクおよびプロセスを用いて共同の母体
を作り、アルミ配線およびアルミ配線・ゲート間のコン
タクトラ変えることにより、客先の仕様に合った回路を
構成する、所謂セミカスタムＩＣとなりでいる。この場
合、母体製造時にたとえば第７図に示すように１０個の
抵抗（それぞれ抵抗値はたとえば１０ ｋＱ） Ｒ１〜
Ｒ１Ｇを互いに近くに配置して形成しておく。次に、ア
ルミ配線を設計して客先の仕様に合った回路を作るわけ
であるが、このとき上記１０個の抵抗Ｒ１〜Ｒ１Ｇを直
列に接続し、その一端ＰＯをがンデイング・ぐリド７ノ
に接続し、各抵抗の接続点ｐ ｏ −ｐ ｅあるいは直
列抵抗の他端２里。のいずれかをゴンディ／グ・ぐリド
７２に接続する。この場合、／Ｊ？ッド７１．７２間の
抵抗値を、ゲートアレーＩＣの回路の部品番号と１対ｌ
に対応づけるものとすれば、上記抵抗値ｆ：ＯΩ、１０
にΩ、・・・・・ＬｏｏｋΩに変えることによって１１
種類の部品番号を選択することができる。換言すれば、
１１種類までの共同母体を用いたゲートアレーＩＣの電
気的識別が可能となる。
のゲートアレーＩＣとかＲＯＭ内蔵マイクログロセヅサ
ＩＣなどのように、外形が同一で内部機能が多種類にお
よぶＩＣあるいはＬＳＩに適用する場合の一例（ダート
アレーＩＣ）について説明する。一般にゲートアレーＩ
Ｃは、同一のマスクおよびプロセスを用いて共同の母体
を作り、アルミ配線およびアルミ配線・ゲート間のコン
タクトラ変えることにより、客先の仕様に合った回路を
構成する、所謂セミカスタムＩＣとなりでいる。この場
合、母体製造時にたとえば第７図に示すように１０個の
抵抗（それぞれ抵抗値はたとえば１０ ｋＱ） Ｒ１〜
Ｒ１Ｇを互いに近くに配置して形成しておく。次に、ア
ルミ配線を設計して客先の仕様に合った回路を作るわけ
であるが、このとき上記１０個の抵抗Ｒ１〜Ｒ１Ｇを直
列に接続し、その一端ＰＯをがンデイング・ぐリド７ノ
に接続し、各抵抗の接続点ｐ ｏ −ｐ ｅあるいは直
列抵抗の他端２里。のいずれかをゴンディ／グ・ぐリド
７２に接続する。この場合、／Ｊ？ッド７１．７２間の
抵抗値を、ゲートアレーＩＣの回路の部品番号と１対ｌ
に対応づけるものとすれば、上記抵抗値ｆ：ＯΩ、１０
にΩ、・・・・・ＬｏｏｋΩに変えることによって１１
種類の部品番号を選択することができる。換言すれば、
１１種類までの共同母体を用いたゲートアレーＩＣの電
気的識別が可能となる。
また、前記抵抗Ｒ１〜Ｒ１Ｇとしてそれぞれポリシリコ
ン抵抗を用いることにより、このポリシリコン抵抗とそ
の他の回路（客先仕様による回路）とは電気的に分離さ
れるので、前記・９ツド７１．７２のいずれか一方を上
記客先仕様による回路と接続しても上記抵抗の抵抗値を
外部から電気的に検出する動作に何ら悪影響を及はさな
い。したがって、第８図に示すように、ＩＣ８０の外部
ビン群のうち識別用抵抗１ノの両端Ｊｌ（Ａ’ウッドワ
イヤーを介して接続される２個のビン８１．８２のいず
れか一方を、客先仕様によるＩＣ内部の回路８３に接続
される任意のＩＣビンと共用することができ、前記抵抗
値検出のために特別に設けなければならないＩＣビンは
１個のみとなる。
ン抵抗を用いることにより、このポリシリコン抵抗とそ
の他の回路（客先仕様による回路）とは電気的に分離さ
れるので、前記・９ツド７１．７２のいずれか一方を上
記客先仕様による回路と接続しても上記抵抗の抵抗値を
外部から電気的に検出する動作に何ら悪影響を及はさな
い。したがって、第８図に示すように、ＩＣ８０の外部
ビン群のうち識別用抵抗１ノの両端Ｊｌ（Ａ’ウッドワ
イヤーを介して接続される２個のビン８１．８２のいず
れか一方を、客先仕様によるＩＣ内部の回路８３に接続
される任意のＩＣビンと共用することができ、前記抵抗
値検出のために特別に設けなければならないＩＣビンは
１個のみとなる。
なお、第９図は半導体ウェハー上に前記識別用抵抗とし
てポリシリコン抵抗Ｒが形成された構造の一例を示して
おり、９１はシリコン基板、９２は絶縁膜（ＳｔＯ□膜
）、９３は金に配線（アルミニウム配線）、９４は保護
膜（たとえばリン珪酸ガラス膜）ノである。
てポリシリコン抵抗Ｒが形成された構造の一例を示して
おり、９１はシリコン基板、９２は絶縁膜（ＳｔＯ□膜
）、９３は金に配線（アルミニウム配線）、９４は保護
膜（たとえばリン珪酸ガラス膜）ノである。
上述したように本発明の集積回路ベレットおよび集積回
路装置によれば、その識別情報を外部から電気的に正確
かつ迅速に判定可能である。
路装置によれば、その識別情報を外部から電気的に正確
かつ迅速に判定可能である。
したがって、識別情報の自動的な判定後に引き続いてテ
スト等を行なう場合にテストプログラムを自動的かつ正
確に設定する仁とが可能になってテスト効率が向上する
。また、識別情報の自動的な判定後に集積回路装置の最
終テスト、部品番号捺印、バッキングの一連の作業を自
動化することが可能になって、この作業時間の大幅な短
縮、製造コストの低減、歩留りの向上が可能になる。ま
た、上記一連の作業に際して、その作業ラインに異品種
部品を同時に流上で混採することが可能になり、製造ラ
インの構成上の柔軟性が大幅に増す利点もある。 ′
スト等を行なう場合にテストプログラムを自動的かつ正
確に設定する仁とが可能になってテスト効率が向上する
。また、識別情報の自動的な判定後に集積回路装置の最
終テスト、部品番号捺印、バッキングの一連の作業を自
動化することが可能になって、この作業時間の大幅な短
縮、製造コストの低減、歩留りの向上が可能になる。ま
た、上記一連の作業に際して、その作業ラインに異品種
部品を同時に流上で混採することが可能になり、製造ラ
インの構成上の柔軟性が大幅に増す利点もある。 ′
第１図は本発明に係るＩＣペレリトの一実施例を示す構
成説明図、第２図は本発明に係るＩＣ装置の一実施例を
示す構成説明図、第３図は第１図のＩＣベレヅトあるい
は第２図のＩＣ装置とテスト装置との接続関係を示す回
路図、第４図は第３図ｑ２テスト装置の動作を説明する
ためのフローチャート、第５図は第２図のＩＣ装置装に
対してテスト、捺印、・やりキングを行なうための７ス
テムを示すプロ・ツク図、第６図は第５図の／ステムに
おける動作を説明するためのフローチャート、第７図は
本発明を適用したゲートアレーＩＣにおける識別用抵抗
と・ぐヅドとの接続関係を示す回路図、第８図は識別用
抵抗としてポリシリコン抵抗を用いたＩＣ装置の一部を
示す回路図、第９図は識別用ポリシリコン抵抗を有する
ＩＣベレヅトあるいはＩＣ装置の一部を示す断面図であ
る。 １０・・・ＩＣ−’？レット、１１・・・識別用抵抗、
１２．１３・・・デフディ／グツぐツ ド、２０．８０
・・・ＩＣ，２１，２２，８１，８２・・・外部ピン。 出願人代理人 弁理士 鈴 江 武 彦第１図 τ′）２図 第３図
成説明図、第２図は本発明に係るＩＣ装置の一実施例を
示す構成説明図、第３図は第１図のＩＣベレヅトあるい
は第２図のＩＣ装置とテスト装置との接続関係を示す回
路図、第４図は第３図ｑ２テスト装置の動作を説明する
ためのフローチャート、第５図は第２図のＩＣ装置装に
対してテスト、捺印、・やりキングを行なうための７ス
テムを示すプロ・ツク図、第６図は第５図の／ステムに
おける動作を説明するためのフローチャート、第７図は
本発明を適用したゲートアレーＩＣにおける識別用抵抗
と・ぐヅドとの接続関係を示す回路図、第８図は識別用
抵抗としてポリシリコン抵抗を用いたＩＣ装置の一部を
示す回路図、第９図は識別用ポリシリコン抵抗を有する
ＩＣベレヅトあるいはＩＣ装置の一部を示す断面図であ
る。 １０・・・ＩＣ−’？レット、１１・・・識別用抵抗、
１２．１３・・・デフディ／グツぐツ ド、２０．８０
・・・ＩＣ，２１，２２，８１，８２・・・外部ピン。 出願人代理人 弁理士 鈴 江 武 彦第１図 τ′）２図 第３図
Claims (3)
- （１） −１！しｖ）上の回路の種類に応じて与えられ
る識別情報に応じて抵抗値が定められた抵抗と、この抵
抗の両端に接続された一対のボンディング・母１．Ｊド
とを具備してなることを特徴とする集積回路ベレツト・ - （２）波し、、ト上の回路の種類に応じて与えられる識
別情報に応じて抵抗値が定められた抵抗およびこの抵抗
の両端に接続された一対のｄｅンディング−４′ツドを
有する集積回路ベレットと、この集積回路ペレ、ソトヲ
内蔵し、前記一対のボンティング・ぐ、ノドに接続され
た一対の外部ビンを有する・ぐ、、ケーゾとを具備して
なることを特徴とする集積回路装置。 - （３） 前記一対の外部ビンのいずれか一方は、前記ベ
レ、ット上の回路に接続されたデンデイングパ、ソドに
接続されていることを特徴とするｍＩ記特許請求の範囲
第２項記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216701A JPS60107853A (ja) | 1983-11-17 | 1983-11-17 | 集積回路ペレットおよび集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216701A JPS60107853A (ja) | 1983-11-17 | 1983-11-17 | 集積回路ペレットおよび集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107853A true JPS60107853A (ja) | 1985-06-13 |
Family
ID=16692561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216701A Pending JPS60107853A (ja) | 1983-11-17 | 1983-11-17 | 集積回路ペレットおよび集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019096740A (ja) * | 2017-11-22 | 2019-06-20 | 富士通株式会社 | 電子装置 |
-
1983
- 1983-11-17 JP JP58216701A patent/JPS60107853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019096740A (ja) * | 2017-11-22 | 2019-06-20 | 富士通株式会社 | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448783B1 (en) | Method of inspecting semiconductor chip with projecting electrodes for defects | |
| JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
| US6894524B1 (en) | Daisy chain gang testing | |
| US5085084A (en) | Method and apparatus for testing lead bonds and detecting failure | |
| US5521511A (en) | Method and device for testing integrated power devices | |
| US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
| JPS60107853A (ja) | 集積回路ペレットおよび集積回路装置 | |
| US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
| JPS60107852A (ja) | 半導体集積回路 | |
| KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
| JPS62145764A (ja) | 半導体集積回路 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JPS58176966A (ja) | 集積回路装置 | |
| US6917194B2 (en) | External verification of package processed linewidths and spacings in semiconductor packages | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
| JP2665075B2 (ja) | 集積回路チェックパターンおよびそのチェック方法 | |
| JPH0286142A (ja) | 半導体装置の製造方法及び試験機能をそなえた半導体装置 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH05343488A (ja) | 半導体装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPS61290734A (ja) | 半導体装置およびその製造方法 | |
| JPH0666372B2 (ja) | 集積回路 | |
| JPH05326850A (ja) | 半導体装置 | |
| JPS60110132A (ja) | 半導体集積回路ウェハ |