JPH09129776A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH09129776A JPH09129776A JP7283844A JP28384495A JPH09129776A JP H09129776 A JPH09129776 A JP H09129776A JP 7283844 A JP7283844 A JP 7283844A JP 28384495 A JP28384495 A JP 28384495A JP H09129776 A JPH09129776 A JP H09129776A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- integrated circuit
- circuit package
- power supply
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 集積回路パッケージの外部から入出力信号ピ
ンまたは電源ピン等のピン種別を判別する。 【解決手段】 集積回路パッケージのピン根本の形状や
ピン根本又はピンの色をピン種別毎に異なるものとする
ことにより、集積回路パッケージの外部から各ピンの種
別を判別して、プローブを接触させるべきピンを選択す
る。
ンまたは電源ピン等のピン種別を判別する。 【解決手段】 集積回路パッケージのピン根本の形状や
ピン根本又はピンの色をピン種別毎に異なるものとする
ことにより、集積回路パッケージの外部から各ピンの種
別を判別して、プローブを接触させるべきピンを選択す
る。
Description
【発明の属する技術分野】本発明は、集積回路パッケー
ジに関し、特にプローバによる探針の接触が容易な集積
回路パッケージに関する。
ジに関し、特にプローバによる探針の接触が容易な集積
回路パッケージに関する。
【０００１】
【従来の技術】従来、ＬＳＩのテストをするためには、
まずＬＳＩテスタ等によりＬＳＩチップ全体のテストを
行い、故障の疑いのあるピンについて個別にプローバを
通じてカーブトレーサやマルチメータ等により動作の確
認を行っている。ここで、プローバとは、電気的試験を
するためにＩＣ内部の微小な配線用パッド又は内部電極
そのものに探針（以下、プローブという）を接触させる
ための装置である（超ＬＳＩ総合辞典，サイエンスフォ
ーラム発行）。
まずＬＳＩテスタ等によりＬＳＩチップ全体のテストを
行い、故障の疑いのあるピンについて個別にプローバを
通じてカーブトレーサやマルチメータ等により動作の確
認を行っている。ここで、プローバとは、電気的試験を
するためにＩＣ内部の微小な配線用パッド又は内部電極
そのものに探針（以下、プローブという）を接触させる
ための装置である（超ＬＳＩ総合辞典，サイエンスフォ
ーラム発行）。
【０００２】一般にＬＳＩは数十から数百本の入出力信
号ピンおよび電源ピンを有している。プローバによりＬ
ＳＩのテストを行う場合には、電源やグランド等のピン
種別を対応図表等により確認した上で、試験対象である
入出力信号ピンが各電源やグランドと短絡していないか
をチェックする。
号ピンおよび電源ピンを有している。プローバによりＬ
ＳＩのテストを行う場合には、電源やグランド等のピン
種別を対応図表等により確認した上で、試験対象である
入出力信号ピンが各電源やグランドと短絡していないか
をチェックする。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
集積回路パッケージ上のピンは、入出力信号ピンまたは
電源ピン等のピン種別が外部からは判別できず、そのピ
ン種別は対応図表等により確認する必要がある。また、
プローバによりプローブを接触させる際にピンを間違え
るおそれがある。
集積回路パッケージ上のピンは、入出力信号ピンまたは
電源ピン等のピン種別が外部からは判別できず、そのピ
ン種別は対応図表等により確認する必要がある。また、
プローバによりプローブを接触させる際にピンを間違え
るおそれがある。
【０００４】本発明の目的は、外部から入出力信号ピン
または電源ピン等のピン種別を判別できる集積回路パッ
ケージを提供することにある。
または電源ピン等のピン種別を判別できる集積回路パッ
ケージを提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明の集積回路パッケージは、ピンの種別毎に異な
る識別マークが付される。
に本発明の集積回路パッケージは、ピンの種別毎に異な
る識別マークが付される。
【０００６】また、本発明の他の集積回路パッケージ
は、ピンの種別毎にピンの根本の形状が異なる。
は、ピンの種別毎にピンの根本の形状が異なる。
【０００７】また、本発明の他の集積回路パッケージ
は、ピンの種別毎にピンの根本の色が異なる。
は、ピンの種別毎にピンの根本の色が異なる。
【０００８】また、本発明の他の集積回路パッケージ
は、ピンの種別毎にピンの色が異なる。
は、ピンの種別毎にピンの色が異なる。
【０００９】また、本発明の他の集積回路パッケージ
は、ピングリッドアレイタイプである。
は、ピングリッドアレイタイプである。
【００１０】また、本発明の他の集積回路パッケージ
は、入出力信号ピンと電源ピンとの間で導通テストを行
う際に前記電源ピンを識別するためのマークを付してあ
る。
は、入出力信号ピンと電源ピンとの間で導通テストを行
う際に前記電源ピンを識別するためのマークを付してあ
る。
【００１１】また、本発明の他の集積回路パッケージ
は、前記マークとして同一電源レベルの電源ピンの根本
の形状を同一のものとしている。
は、前記マークとして同一電源レベルの電源ピンの根本
の形状を同一のものとしている。
【００１２】また、本発明の他の集積回路パッケージ
は、前記マークとして同一電源レベルの電源ピンの根本
の色を同一のものとしている。
は、前記マークとして同一電源レベルの電源ピンの根本
の色を同一のものとしている。
【００１３】また、本発明の他の集積回路パッケージ
は、前記マークとして同一電源レベルの電源ピンの色を
同一のものとしている。
は、前記マークとして同一電源レベルの電源ピンの色を
同一のものとしている。
【００１４】また、本発明の他の集積回路パッケージ
は、入出力信号ピンとグランドピンとの間で導通テスト
を行う際に前記グランドピンを識別するためのマークを
付している。
は、入出力信号ピンとグランドピンとの間で導通テスト
を行う際に前記グランドピンを識別するためのマークを
付している。
【００１５】また、本発明の他の集積回路パッケージ
は、前記マークとしてグランドピンの根本の形状を同一
のものとしている。
は、前記マークとしてグランドピンの根本の形状を同一
のものとしている。
【００１６】また、本発明の他の集積回路パッケージ
は、前記マークとしてグランドピンの根本の色を同一の
ものとしている。
は、前記マークとしてグランドピンの根本の色を同一の
ものとしている。
【００１７】また、本発明の他の集積回路パッケージ
は、前記マークとしてグランドピンの色を同一のものと
している。
は、前記マークとしてグランドピンの色を同一のものと
している。
【００１８】
【発明の実施の形態】次に本発明の集積回路パッケージ
の各実施例について図面を参照して詳細に説明する。
の各実施例について図面を参照して詳細に説明する。
【００１９】図１を参照すると、本発明の第１の実施例
である集積回路パッケージは、ピングリッドアレイ（Ｐ
ＧＡ）タイプのパッケージであり、一方の面に入出力信
号ピン、電源ピンおよびグランドピンを有している。
である集積回路パッケージは、ピングリッドアレイ（Ｐ
ＧＡ）タイプのパッケージであり、一方の面に入出力信
号ピン、電源ピンおよびグランドピンを有している。
【００２０】この第１の実施例では、ピンの根本の形状
を変えることによりピンの種別を判別できるようにして
いる。例えば、通常の入出力信号ピンの根本については
円形２１の形状を、電源ピンの根本については四角形３
１の形状を、グランドピンの根本については菱形４１の
形状を、それぞれ与える。これにより、ＬＳＩのテスト
を行う者は、電源ピンまたはグランドピンを容易に判別
することができる。
を変えることによりピンの種別を判別できるようにして
いる。例えば、通常の入出力信号ピンの根本については
円形２１の形状を、電源ピンの根本については四角形３
１の形状を、グランドピンの根本については菱形４１の
形状を、それぞれ与える。これにより、ＬＳＩのテスト
を行う者は、電源ピンまたはグランドピンを容易に判別
することができる。
【００２１】図２を参照すると、試験対象となるＬＳＩ
内の回路の一例であるＣＭＯＳインバータ回路は、Ｐ−
ＭＯＳ９１及びＮ−ＭＯＳ９２からなり、入出力端子と
して回路入力端子５０及び回路出力端子６０を有してい
る。この回路はインバータとして動作するものであり、
回路入力端子５０におけるハイレベルの入力に対して回
路出力端子６０においてローレベルを出力し、回路入力
端子５０におけるハイレベルの入力に対して回路出力端
子６０においてローレベルを出力する。また、このイン
バータ回路は、電源端子７０及びグランド端子８０に接
続されている。
内の回路の一例であるＣＭＯＳインバータ回路は、Ｐ−
ＭＯＳ９１及びＮ−ＭＯＳ９２からなり、入出力端子と
して回路入力端子５０及び回路出力端子６０を有してい
る。この回路はインバータとして動作するものであり、
回路入力端子５０におけるハイレベルの入力に対して回
路出力端子６０においてローレベルを出力し、回路入力
端子５０におけるハイレベルの入力に対して回路出力端
子６０においてローレベルを出力する。また、このイン
バータ回路は、電源端子７０及びグランド端子８０に接
続されている。
【００２２】図２の回路をテストする場合には、プロー
ブの一方を電源端子７０またはグランド端子８０に接続
するピンに接触させ、他方を試験対象のピンすなわち回
路入力端子５０や回路出力端子６０に接続するピンに接
触させる。例えば、電源端子７０に接続するピンと回路
出力端子６０に接続するピンとの間の導通をテストする
ことにより、Ｐ−ＭＯＳ９１の絶縁破壊による短絡等を
検出することができる。
ブの一方を電源端子７０またはグランド端子８０に接続
するピンに接触させ、他方を試験対象のピンすなわち回
路入力端子５０や回路出力端子６０に接続するピンに接
触させる。例えば、電源端子７０に接続するピンと回路
出力端子６０に接続するピンとの間の導通をテストする
ことにより、Ｐ−ＭＯＳ９１の絶縁破壊による短絡等を
検出することができる。
【００２３】グランドピンは、ＬＳＩチップ上に複数本
存在し得るが、正常時にはすべてが常に０ボルトであ
る。したがって、テストの際にはいずれのグランドピン
を使用してもよく、ピン根本の形状もグランドピンにつ
いては１種類の形状で足りる。
存在し得るが、正常時にはすべてが常に０ボルトであ
る。したがって、テストの際にはいずれのグランドピン
を使用してもよく、ピン根本の形状もグランドピンにつ
いては１種類の形状で足りる。
【００２４】一方、電源ピンは、複数種類の電源レベル
が存在し得る。例えば、トランジスタトランジスタロジ
ック（ＴＴＬ）では５ボルトが標準であるが、エミッタ
カップルドロジック（ＥＣＬ）では、−４．５ボルト等
の特殊電源電圧が必要であり、両者が混在したような回
路では複数種類の電源が必要になる。したがって、テス
トの際にも試験対象である入出力信号ピンに対応した電
源ピンを選択しなければならず、電源レベル毎にピン根
本の形状を異なるものとすべきである。
が存在し得る。例えば、トランジスタトランジスタロジ
ック（ＴＴＬ）では５ボルトが標準であるが、エミッタ
カップルドロジック（ＥＣＬ）では、−４．５ボルト等
の特殊電源電圧が必要であり、両者が混在したような回
路では複数種類の電源が必要になる。したがって、テス
トの際にも試験対象である入出力信号ピンに対応した電
源ピンを選択しなければならず、電源レベル毎にピン根
本の形状を異なるものとすべきである。
【００２５】このように、本発明の第１の実施例である
集積回路パッケージによれば、ピン種別に応じてピン根
本の形状２１，３１，４１を異なるものとすることによ
り、集積回路パッケージの外部からピン種別を判別で
き、プローブを接触させるべきピンの選択を容易にする
ことができる。
集積回路パッケージによれば、ピン種別に応じてピン根
本の形状２１，３１，４１を異なるものとすることによ
り、集積回路パッケージの外部からピン種別を判別で
き、プローブを接触させるべきピンの選択を容易にする
ことができる。
【００２６】次に本発明の集積回路パッケージの第２の
実施例について図面を参照して詳細に説明する。
実施例について図面を参照して詳細に説明する。
【００２７】図３を参照すると、本発明の第２の実施例
である集積回路パッケージは、第１の実施例と同様にＰ
ＧＡタイプのパッケージであり、一方の面に入出力信号
ピン、電源ピンおよびグランドピンを有している。
である集積回路パッケージは、第１の実施例と同様にＰ
ＧＡタイプのパッケージであり、一方の面に入出力信号
ピン、電源ピンおよびグランドピンを有している。
【００２８】この第２の実施例では、ピンの根本の色を
変えることによりピンの種別を判別できるようにしてい
る。例えば、通常の入出力信号ピンの根本については白
色２２を、電源ピンの根本については赤色３２を、グラ
ンドピンの根本については黒色４２を、それぞれ与え
る。これにより、ＬＳＩのテストを行う者は、電源ピン
またはグランドピンを容易に判別することができる。
変えることによりピンの種別を判別できるようにしてい
る。例えば、通常の入出力信号ピンの根本については白
色２２を、電源ピンの根本については赤色３２を、グラ
ンドピンの根本については黒色４２を、それぞれ与え
る。これにより、ＬＳＩのテストを行う者は、電源ピン
またはグランドピンを容易に判別することができる。
【００２９】なお、この第２の実施例ではピン根本の色
を変えるものとしたが、ピン根本と同様の色をピン自体
にも付することも可能であり、また、ピン根本には彩色
せずにピンのみに彩色することも可能である。
を変えるものとしたが、ピン根本と同様の色をピン自体
にも付することも可能であり、また、ピン根本には彩色
せずにピンのみに彩色することも可能である。
【００３０】このように、本発明の第２の実施例である
集積回路パッケージによれば、ピン種別に応じてピン根
本又はピンの色２２，３２，４２を異なるものとするこ
とにより、集積回路パッケージの外部からピン種別を判
別でき、プローブを接触させるべきピンの選択を容易に
することができる。
集積回路パッケージによれば、ピン種別に応じてピン根
本又はピンの色２２，３２，４２を異なるものとするこ
とにより、集積回路パッケージの外部からピン種別を判
別でき、プローブを接触させるべきピンの選択を容易に
することができる。
【００３１】なお、上記各実施例では、ピン種別を判別
し難い例としてＰＧＡタイプのパッケージについて説明
したが、ＦＰＧＡ，ＦＰ等の他のパッケージにも適用で
きることはいうまでもない。
し難い例としてＰＧＡタイプのパッケージについて説明
したが、ＦＰＧＡ，ＦＰ等の他のパッケージにも適用で
きることはいうまでもない。
【００３２】
【発明の効果】以上の説明で明らかなように、本発明に
よると、ピン種別に応じて識別マーク、すなわちピン根
本の形状やピン根本又はピンの色を、異なるものとする
ことにより、集積回路パッケージの外部からピン種別を
判別でき、プローブを接触させるべきピンの選択を容易
にすることができる。
よると、ピン種別に応じて識別マーク、すなわちピン根
本の形状やピン根本又はピンの色を、異なるものとする
ことにより、集積回路パッケージの外部からピン種別を
判別でき、プローブを接触させるべきピンの選択を容易
にすることができる。
【図１】本発明の集積回路パッケージの第１の実施例の
構成を示す図である。
構成を示す図である。
【図２】本発明の一実施例の集積回路パッケージ内のテ
スト対象回路の一例を示す図である。
スト対象回路の一例を示す図である。
【図３】本発明の集積回路パッケージの第２の実施例の
構成を示す図である。
構成を示す図である。
１０ 集積回路パッケージ ２１，３１，４１ ピン根本 ２２，３２，４２ ピン根本 ５０ 回路入力端子 ６０ 回路出力端子 ７０ 電源端子 ８０ グランド端子 ９１ Ｐ−ＭＯＳ ９２ Ｎ−ＭＯＳ
Claims (10)
- 【請求項１】 ピンの種別毎に異なる識別マークが付さ
れていることを特徴とする集積回路パッケージ。 - 【請求項２】 ピンの種別毎にピンの根本の形状が異な
ることを特徴とする集積回路パッケージ。 - 【請求項３】 ピンの種別毎にピンの根本の色が異なる
ことを特徴とする集積回路パッケージ。 - 【請求項４】 ピンの種別毎にピンの色が異なることを
特徴とする集積回路パッケージ。 - 【請求項５】 ピングリッドアレイタイプであることを
特徴とする請求項２から４記載の集積回路パッケージ。 - 【請求項６】 入出力信号ピンと電源ピンとの間で導通
テストを行う際に前記電源ピンを識別するためのマーク
を付したことを特徴とする集積回路パッケージ。 - 【請求項７】 前記マークとして同一電源レベルの電源
ピンの根本の形状を同一のものとしたことを特徴とする
請求項６記載の集積回路パッケージ。 - 【請求項８】 前記マークとして同一電源レベルの電源
ピンの根本の色を同一のものとしたことを特徴とする請
求項６記載の集積回路パッケージ。 - 【請求項９】 前記マークとして同一電源レベルの電源
ピンの色を同一のものとしたことを特徴とする請求項６
記載の集積回路パッケージ。 - 【請求項１０】 入出力信号ピンとグランドピンとの間
で導通テストを行う際に前記グランドピンを識別するた
めのマークを付したことを特徴とする集積回路パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7283844A JPH09129776A (ja) | 1995-10-31 | 1995-10-31 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7283844A JPH09129776A (ja) | 1995-10-31 | 1995-10-31 | 集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129776A true JPH09129776A (ja) | 1997-05-16 |
Family
ID=17670900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7283844A Pending JPH09129776A (ja) | 1995-10-31 | 1995-10-31 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021120806A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海御渡半导体科技有限公司 | 一种批量精确诊断cBit阵列故障的装置和方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0742145B2 (ja) * | 1984-11-12 | 1995-05-10 | セエルウ・グル−プ・テクニツプ | 熱処理方法およびその装置 |
-
1995
- 1995-10-31 JP JP7283844A patent/JPH09129776A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0742145B2 (ja) * | 1984-11-12 | 1995-05-10 | セエルウ・グル−プ・テクニツプ | 熱処理方法およびその装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021120806A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海御渡半导体科技有限公司 | 一种批量精确诊断cBit阵列故障的装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5996102A (en) | Assembly and method for testing integrated circuit devices | |
| Nigh et al. | An experimental study comparing the relative effectiveness of functional, scan, IDDq and delay-fault testing | |
| US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
| US5280237A (en) | Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method | |
| US5726997A (en) | Apparatus and method for testing of integrated circuits | |
| US6717430B2 (en) | Integrated circuit testing with a visual indicator | |
| Song et al. | Diagnostic techniques for the IBM S/390 600 MHz G5 microprocessor | |
| JPH09129776A (ja) | 集積回路パッケージ | |
| US6940299B1 (en) | Method of testing for short circuits between adjacent input/output pins of an integrated circuit | |
| US10139448B2 (en) | Scan circuitry with IDDQ verification | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| Haulin | Built-in parametric test for controlled impedance I/Os | |
| KR0154731B1 (ko) | 병렬 테스트시 전원공급제어회로를 구비한 반도체 검사 장치 | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JP2002116238A (ja) | Ｉｃソケットおよびｉｃソケットにおける接触不良検出方法 | |
| JPH03185744A (ja) | 半導体素子 | |
| Balzer | Electrical In-circuit Test Methods for Limited Access Boards | |
| KR100701374B1 (ko) | 반도체 소자의 아이디디큐 불량분석 방법 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
| JPH05315411A (ja) | テストヘッド | |
| Satoh | Improvement of degradation detection in ESD test for semiconductor products | |
| JPH06130108A (ja) | プリント基板の試験方法 |