JPS5925307B2

JPS5925307B2 - 記憶装置

Info

Publication number: JPS5925307B2
Application number: JP53016490A
Authority: JP
Inventors: 衛杉江; 昇山口; 晃一真山; 祐三喜田; 滋吉沢; 延男斎藤; 純志浅野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-02-17
Filing date: 1978-02-17
Publication date: 1984-06-16
Also published as: US4290117A; JPS54109728A; NL7901262A; GB2014767A; GB2014767B; DE2905814C2; DE2905814A1

Description

【発明の詳細な説明】本発明は、磁気バブルメモリのように、複数個のストレ
ージループを有する記憶装置に関するものである。

磁性薄膜に形成されるバブルドメインを用いた磁気バブ
ルメモリ装置では、バブルチップ上に多数のストレージ
ループが並行して配列され、各ストレージループの同一
番地のビツトヘの情報の書き込み、読み出しが並列に行
なわれるようになつている。

このような磁気バブルメモリ装置では、バブルチツプの
価格が全体の価格に占める割合が大きいため、バブルチ
ツプの分留りを向上させることが重要である。

欠陥を有するストレージループを有するバブルチツプが
多数生産された時、このようなチツプを装置に組み込ま
ないようにすると、分留りは著るしく低下してしまうの
で、欠陥のあるストレージループを含む素子を組み込ん
で歩留りを向上させることが行なわれている。

しかしながら、この場合、バブルチツプのどのストレー
ジループに欠陥があるかを示す情報に基づいて、欠陥ス
トレージループを書き込み、読み出しに使用しないよう
に制御することが必要である。

このため、従来、バブルチツプ内の欠陥ストレージルー
プの位置情報を外部の固定記憶装置に記憶しておくよう
にしたものが知られているが、この場合、各バブルチツ
プ対応に固定記憶装置を設ける必要があるため、装置が
非常に高価になるばかりか、バブルチツプと対応する固
定記憶装置との関係を確実に管理しなければならず、そ
れらの対応関係が乱された場合には、全く使用できない
ことになる。

そこで、多数のストレージループの内に専用のストレー
ジループを設け、そのループ内に、欠陥ストレージルー
プの位置情報を並列または直列に書き込むようにして、
欠陥位置情報管理上の問題をなくしたものが考えられて
いる。

この内、複数個の専用のストレージループを欠陥位置情
報用に設け、これらのストレージループの同一アドレス
上に一連の欠陥ストレージループ位置情報を並列に書き
込み、これと同じ位置情報をすべてのアドレスに旦つて
書き込み、任意のアドレスを指定して行なわれる動作時
毎に、欠陥ストレージループの位置情報を読み取れるよ
うにしたものでは、外部の記憶装置を省略できる反面、
欠陥位置情報記憶用に専用のストレージループを、例え
ば、許される欠陥ループの数が４個、位置情報のビツト
数が８であるとすると３２個設ける必要があるため、バ
ブルチツプそのものが大型かつ高価になるばかりか、バ
ブルチツプ内の特定領域内の専用ループがすべて良ルー
プであるものを確保する必要があるため、歩留りの向上
にはさして役立たない。

また、バブルチツプ内に、１個または複数個の欠陥位置
情報記憶用のストレージループを専用に設け、そのルー
プに欠陥ストレージループの位置情報を順次直列に書き
込むようにしたものでは、専用ループの数は減少する反
面、欠陥位置情報を予じめ読み出して読み書き可能なラ
ンダムアクセスに記憶しておくには、その専用ループの
属するすべてのバブルチツプのループの情報を順次読み
出し、その中から、特定のループの位置情報を整択して
記憶する必要があるため、長時間を要するという欠点が
あつた。

そこで、専用のループの情報のみを読み出して記憶装置
に書き込むことも考えられるが、その場合には、特定の
回路を必要とするため、処理回路が複雑になるという欠
点があつた。本発明の目的は、比較的簡単かつ安価な構
成で、歩留りを著るしく向上させ、かつ、処理速度を速
めるようにした記憶装置を提供することにある。

このような目的を達成するために、本発明では、各スト
レージループの特定アドレスにそれぞれのループが欠陥
であるかどうかを示す情報を記憶するようにしたことに
特徴がある。以下、本発明の実施例を図面により詳細に
説明する。

第１図は本発明によるバブルチツプの一実帷例の構成を
示すもので、１はバブル発生器、２はバブル検出器、３
は書き込みトラツク、４は読み出しトラツク、５は多数
のストレージループを示す。

ストレージループ５は、例えば、２５６個の良ストレー
ジループを形成するために、欠陥ループを含む２８８個
からなつており、その内の最後尾のストレージループ５
１はマーカループとして使用され、その他のストレージ
ループ５２は記憶用ループとして使用されるものである
。なお、書き込みトラツク３、読み出しトラツク４は別
個に設けないで、それらを兼用するトラツクを１つ設け
るようにしてもよい。本発明の実施例によれば、マーカ
ループ５１の特定ページアドレス６１にマーカとしてバ
ブルが書き込まれ、そのページアドレスに対応する各ス
トレージループ５２のアドレス６２には、そのストレー
ジループが欠陥でない場合は、バブルが書き込まれ、欠
陥である場合は、バブルが書き込まれないようになつて
いる。

各ストレージループ５は、例えば１１５２ビツトからな
つており、その内の１０２４ビツトが記憶用に使用され
、残りは使用されないことになるので、その部分を非開
放領域６３とし、その非開放領域の特定ビツトを、対応
するストレージループが欠陥であるかどうかを示す情報
を記憶するアドレスとして使用する。

そして、マーカループ５１の対応するアドレスにはアド
レスマーカが書き込まれる。なお、アドレスマーカには
、上述したようにそこだけバブルを書き込むようにして
もよいし、あるいは、そこだけバブルを書き込まないよ
うにしてもよい。このように、各ストレージループ内の
記憶用のアドレス以外の通常使用されない領域を非開放
領域とし、その非開放領域の特定アドレスを対応するル
ープの欠陥情報を記憶するアドレスとして使用すること
により、欠陥位置情報を記憶するための専用のストレー
ジループを設ける必要はなく、バブルチツプを小型かつ
安価に構成できる。

また、バブルチツプ内に欠陥情報を記憶できるので、各
バブルチツプの欠陥情報の管理が容易であることは言う
までもない。さらに、バブルチツプとしてはマーカルー
プだけが良ループであることが保証されればよいから、
バブルチツプの歩留りを著るしく向上させることができ
る。さらに、マーカループ内のアドレスマーカが付され
たアドレスに対応するストレージループのアドレスの情
報を読み出すだけで、一度に欠陥情報が読み出されるの
で、処理時間が著るしく減少する。

この場合、各ストレージループの複数個所に非開放領域
を設け、それぞれの領域の特定アドレスに欠陥情報を書
き込み、対応するマーカループのアドレスにアドレスマ
ーカを書き込んで置くことにより、欠陥情報の読み出し
時間を短縮し、処理速度をさらに向上させることができ
る。なお、上述したマーカループのアドレスマーカを電
源遮断時のアドレス不明に対処するために使用すること
ができる。

すなわち、電源遮断によつてメモリアドレスが不明にな
ることがあるため、アドレスマーカを特定アドレスと規
定し、電源回復後、マーカループ内のアドレスマーカを
探すことにより、メモリアドレスを復帰させることがで
きる。また、このマーカループを最後尾に設定すること
により、通常の読み書きを禁止するマスク処理が不要で
ある。

すなわち、磁気バブルメモリは上述したように１ページ
当りのビツト数以上のストレージループを有しており、
欠陥ストレージループをスキツプしながら良ループを使
つて１ページの読み書きを行ない、１ページ分の読み書
きが終了すると動作を停止するので、読み書き終了以前
のループにマーカループが含まれていれば、それをマス
クする必要があるが、上述したように最後尾にマーカル
ープを設けることにより、マスクの必要がない。そのた
め、マスク処理のための動作磯構、１駆動回路が省略で
へる。しかしながら、上述した点は本発明の本質的な問
題ではないので、マーカループを先頭あるいは中間のル
ープに設けるようにしてもよいことは言うまでもない。

次に、上述したような本発明のバブルチツプを使用して
、通常のデータおよび欠陥情報の読み書きを行なう制御
装置の一例につき以下に詳細に示す。

第２図は、本発明による磁気バブルメモリ装置の一実施
例の概略プロツク図を示すもので、マイクロコンピユー
タ等のプロセツサ７からの指令によりバブルコントロー
ラ８を動作させ、このコントローラ８の制御により、バ
ブル駆動回路９を介してバブルチツプ１０内の各ストレ
ージループを１駆動するようになつている。

第３図は第２図のバブルコントローラ８の主要部の具体
的構成の一例を示すものである。

図において、８１は読み書きを行なうページアドレスを
示すページアドレスカウンタで、１ページ読み書きする
毎に１インクリメントするようになつている。

８２は読み書きしたページ数をカウントするページカウ
ンタで、予じめ所定ページ数が設定され１ページ読み書
きを行なう毎に１デクリメントするようになつている。

８３は、読み書きしているページ内のビツトが格納され
ているストレージループの番号を示すループカウンタで
、クロツク毎に１インクリメントするようになつている
。

８４〜８６はそれぞれカウンタ８１〜８３の内容と所定
値Ｒ１〜Ｒ３とを比較し、カウンタ８１〜８３の内容が
所定値に達した時出力を生ずる比較器である。

例えば、記憶用のページアドレスがＯ番地〜１０２３番
地までであるとすれば、比較器８４の所定値Ｒ１は１０
２４に設定され、１０２４ページの読み書きが終了した
時点で比較器８４から出力゛１゛が生ずる。また、比較
器８５の所定値Ｒ２としてはＯが設定される。さらに、
バブルチツプ内のストレージループはＯ番から２８７番
まであるとすれば、比較器８６の所定値Ｒ３として２８
７が設定されることになる。なお、所定値Ｒ１〜Ｒ３は
バブルコントローラ８内で設定されてもよいし、プロセ
ツサ７から設定されてもよい。８７は、プロセツサ７か
らの指＋Ｓにより、所定の制御信号Ｓ１〜Ｓ３を発生す
る動作弁別器で、その内、信号Ｓ１はバブルチツプに書
かれた欠陥ループ情報を読み出し、後述するランダムア
クセスメモリ（以下、ＲＡＭと略称する。

）に記憶するための制御信号であり、信号Ｓ２は欠陥ル
ープ情報をバブルチツプに書き込むための制御信号であ
り、信号Ｓ３は通常の読み書き動作のための制御信号で
、それらの信号Ｓ１〜Ｓ３が゛１”の時、上述した制御
が行なわれるものとする。８８は比較器８６の出力を保
持するフリツプフロツプ、８９は上述したように、バブ
ルチツプ内に書かれた欠陥ループ情報を記憶するＲＡＭ
ｌ９Ｏはバブルチツプに回転磁界を与える等の制御を行
なうバブル制御器、９１はプロセツサ７からの書き込み
データあるいはプロセツサモの読み■ はシフトレジスタ９１のビツトシフトおよびループカウ
ンタ８３のループ番号計数用のクロツクを発生するクロ
ツク発生器、９３〜９６はアンドゲート、９７〜９９は
オアゲートを示す。

また、Ｐ１およびＰ２はそれぞれプロセツサ７より出力
されるページアドレスおよびページ数であり、ページア
ドレスカウンタ８１およびページカウンタ８２に設定さ
れる。

Ｔは各ページの読み書きの開始毎に出力されるページ信
号で、ページアドレスカウンタ８１およびページカウン
タ８２のインクリメントのために使用されるとともに、
ループカウンタ８３のりセツト信号として使用される。
さらに、Ｄはプロセツサ７との間でやりとりされるデー
タ、Ｄ１はバブルチツプへの書き込みデータ、Ｄ２はバ
ブルチツプからの読み出しデータである。この内、デー
タＤ，はバブル駆動回路９を介してバブルチツプ１０内
のバブル発生器１に入力されるデータ、データＤ２は、
バブルチツプ１０内のバブル検出器２からバブル，駆動
回路９を経由して読み出されたデータである。このよう
な構成において、まず、通常の読み書き動作について説
明する。

この場合、プロセツサ７からの指令Ｓにより、動作弁別
器８７の出力信号Ｓ３のみ力げ１゛になり、他の出力信
号Ｓ，，Ｓ２ば０゛である。

ＲＡＭ８９は制御信号Ｓ１が゛１゛の時のみ書き込みを
行ない、゛Ｏ”の時には読み出しを行なうようになつて
いるため、ＲＡＭ８９の読み出し動作を行なう。一方、
プロセツサ７からカウンタ８１および８２には所望のペ
ージアドレスおよびページ数が設定される。クロツク発
生器９２からのクロツク毎にループカウンタ８３を１ず
つインクリメントし、そのカウンタ８３の出力をアドレ
スとして、ＲＡＭ８９の内容を読み出し、オアゲート９
９を介してアンドゲ゛一ト９６に印加する。

すなわち、ＲＡＭ８９には各ループ番号の欠陥情報が記
憶されており、ループカウンタ８３からのアドレスに対
応する番号のループが欠陥ループでなければ゛１゛が読
み出され、欠陥ループであれば゛０”が読み出される。
この゛１゛゜および゛Ｏ゛はそれぞれ磁気バブルを書き
込んだ状態および書き込まない状態に対応する。したが
つて、ＲＡＭ８９から“１゛が読み出された時は、クロ
ツク発生器９２からのクロックがシフトレジスタ９１に
印加され、シフトレジスタ９１のビツトシフトが行なわ
れるが、型８９から゛Ｏ゛が読み出された時は、クロツ
クシフトレジスタ９１に印加されない。そのため、シフ
トレジスタ９１のシフトが禁止され、欠陥ループのスキ
ツプが行なわれる。そして、１ページの情報の読み書き
が終了すると、次ページの情報の読み書きを開始するた
めに、ページ信号Ｔを送出して、カウンタ８１および８
２をインクリメントおよびデクリメントする。

このようにして、カウンタ８１または８２の内容が所定
値Ｒ１またはＲ２になると、比較器８４または８５から
出力゛１”がバブル制御器９０に送られ、読み書き動作
が停止される。したがつて、所定ページ例えば１０２４
ページまで読み書きが進むと、その時点で読み書き動作
が停止されるので、それ以降のページ、例えば１０２５
〜１１５２ページは非開放となり、その領域内のデータ
がユーザによつて破壊される恐れはない。次に欠陥ルー
プ情報を上述したようにバブルチツプ内の非開放領域の
特定アドレスに書き込むには、プロセツサ７からの指令
Ｓにより動作弁別器８７の出力信号Ｓ２を“１”にし、
オアゲート９７，９９を介してアンドゲート９６を開き
、クロツク発生器９２からのクロツクをシフトレジスタ
９１に印加するようにするとともに、ページアドレスカ
ウンタ８１に所望ページアドレスを設定し、かつページ
カウンタ８２に１を設定する。

この場合、動作弁別器８７の出力信号Ｓ１およびＳ３は
”０１であるので、ページアドレスカウンタ８１の内容
が設定値になつても書き込み動作の停止信号は発せられ
ず、したがつて、非開放領域の特定ページへの書き込み
が可能となる。また、制御信号Ｓ１の１０゜゜によつて
ＲＡＭ８９の内容が読み出されるが、オアゲート９９の
一方の入力には常に１１′５が入力されているので、シ
フトレジスタ９１は連続動作する。このようにして、特
定ページへの欠陥情報の書き込みが終了すると、比較器
８５から出力１１”が生じて、アンドゲート９４から出
力１１１がでてバブル制御器９０に送られ、書き込み動
作が停止される。また、欠陥ループ情報をバブルチツプ
から読み出してＲＡＭ８９に書き込む場合には、プロセ
ツサ７からの指令Ｓにより動作弁別器８７の出力信号Ｓ
１が゛１゛になり、ＲＡＭ８９が書き込みモードになる
とともに、オアゲート９７，９９を介してアンドゲート
９６を開いてクロツクをシフトレジスタ９１に印加する
。

それにより、バブルチツプから読み出された情報Ｄ２が
、ループカウンタ８３からのアドレスに従つて、ＲＡＭ
８９に順次書き込まれて行き、欠陥情報が記憶されたペ
ージアドレスに達し、最後尾のマーカループのアドレス
マーカが読み出され、それがシフトレジスタ９１の最上
側ビツトに記憶されると、その時の”１゛出力がアンド
ゲート９５に印加される。その時、ループカウンタ８３
の内容は所定値Ｒ３になつているので、フリツプフロツ
プ８８から６ピが出力され、結果的に、アンドゲート９
５から゛１゛が出力され、チツプからの読み出し動作が
停止される。それによつて、ＲＡＭ８９には欠陥ループ
情報が記憶されることになる。なお、第３図において、
ＲＡＭの代りに通常のレジスタを使用することもできる
。

第３図で示した回路は本発明による読み書き動作を説明
するために必要な回路のみを含んでおり、その他の回路
構成は本発明の説明上特に必要ないので省略した。

上述した実施例では、特定のマーカループを設けて、欠
陥情報が記憶されているアドレスを指示するようにした
が、その場合、マーカループのマーカのアドレスと欠陥
情報を記憶した通常のループのアドレスとは必らずしも
同じである必要はなく、マーカアドレスに対して特定の
関係にあるアドレスを欠陥情報記憶用に使用してもよい
。

また、マーカループそのものを省略して、特定のアドレ
スに欠陥ループ情報を記憶するようにしてもよい。その
場都、ページアドレスカウンタ８１に特定ページアドレ
スを設定して、そのページの内容だけを読み出してＲＡ
Ｍに記憶すればよいＯ以上述べたように、本発明によれ
ば、比較的簡単かつ安価な構成で、歩留りを著るしく向
上させ、かつ処理速度を著るしく上昇できる。

なお、上述した実施例では、磁気バブルメモリ装置の例
について述べたが、それに限定されるものではなく、複
数個の記憶ループを有する半導体メモリ装置などにも本
発明は適用できることは言うまでもない。

【図面の簡単な説明】

第１図は本発明によるバブルチツプの一実施例の構成図
、第２図は本発明に係る磁気バブルメモリ装置の一例の
プロツク図、第３図は第２図のバブルコントローラの主
要部の一例の回路図を示す。５・・・・・・ストレージループ、５１・・・・・・マ
ーカループ、５２・・・・・・記憶用ループ、６１・・
・・・・アドレスマーカ、６２・・・・・・欠陥情報ビ
ツト。

Claims

【特許請求の範囲】１複数個の循環形の記憶ループを有し、それぞれの記
憶ループの同一アドレスの情報を並列に読み書きできる
記憶装置において、各記憶ループの特定アドレスにその
記憶ループが欠陥ループであるか否かを表わす情報を書
き込んでなることを特徴とする記憶装置。２前記記憶ループの特定アドレスが、通常の読み書き
ができない非開放領域にあることを特徴とする特許請求
の範囲第１項記載の記憶装置。３前記記憶ループの特定アドレスに、その記憶ループ
に欠陥がない時バブルを書き込み、欠陥がある時にバブ
ルを書き込まないようにしたことを特徴とする特許請求
の範囲第１項記載の記憶装置。４各記憶ループの複数個の特定アドレスのそれぞれに
その記憶ループが欠陥ループであるか否かを表わす情報
を書き込んでなることを特徴とする特許請求の範囲第１
項記載の記憶装置。５複数個の循環形の記憶ループを有し、それぞれの記
憶ループの同一アドレスの情報を並列に読み書きできる
記憶装置において、前記記憶ループの少くとも１個をマ
ーカループとして使用し、該マーカループの特定アドレ
スに特定マーカを書き込み、残りの各記憶ループの前記
特定アドレスに対応するアドレスに、その記憶ループが
欠陥ループであるか否かを表わす情報を書き込んでなる
ことを特徴とする記憶装置。