JPH04285798A - 半導体メモリの製造方法 - Google Patents
半導体メモリの製造方法Info
- Publication number
- JPH04285798A JPH04285798A JP3051043A JP5104391A JPH04285798A JP H04285798 A JPH04285798 A JP H04285798A JP 3051043 A JP3051043 A JP 3051043A JP 5104391 A JP5104391 A JP 5104391A JP H04285798 A JPH04285798 A JP H04285798A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- defect information
- fuse
- defect
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000007547 defect Effects 0.000 claims abstract description 57
- 238000003860 storage Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 abstract description 5
- 238000005520 cutting process Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 19
- 238000010586 diagram Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は欠陥救済用冗長ビット
を有する半導体メモリの製造方法に関するものである。
を有する半導体メモリの製造方法に関するものである。
【０００２】
【従来の技術】従来、欠陥救済用冗長ビットおよびレー
ザ照射形の欠陥救済用フューズを有する半導体メモリを
製造するときには、半導体ウェハにメモリチップを形成
したのち、メモリチップの欠陥を検査し、その検査結果
すなわち欠陥情報をフロッピーディスクに記憶し、この
フロッピーディスクに記憶された欠陥情報に基づいてレ
ーザ照射装置により欠陥救済用フューズの所定のフュー
ズ部を切断することにより、欠陥救済を行なっている。
ザ照射形の欠陥救済用フューズを有する半導体メモリを
製造するときには、半導体ウェハにメモリチップを形成
したのち、メモリチップの欠陥を検査し、その検査結果
すなわち欠陥情報をフロッピーディスクに記憶し、この
フロッピーディスクに記憶された欠陥情報に基づいてレ
ーザ照射装置により欠陥救済用フューズの所定のフュー
ズ部を切断することにより、欠陥救済を行なっている。
【０００３】なお、半導体メモリの冗長方式については
、たとえば日経マイクロデバイス別冊Ｎｏ．１「実用化
に向けて始動する４Ｍ・ＤＲＡＭの全貌」頁１１０、１
９８７年発行で知られている。
、たとえば日経マイクロデバイス別冊Ｎｏ．１「実用化
に向けて始動する４Ｍ・ＤＲＡＭの全貌」頁１１０、１
９８７年発行で知られている。
【０００４】
【発明が解決しようとする課題】このような半導体メモ
リの製造方法においては、欠陥情報をフロッピーディス
クに記憶するから、フロッピーディスクを半導体ウェハ
とともに管理する必要があるので、半導体メモリの製造
が面倒であるとともに、フロッピーディスクに欠陥情報
を書き込む装置、フロッピーディスクから欠陥情報を読
み出す装置を必要とするので、半導体メモリの製造コス
トが高価となる。また、フロッピーディスクから欠陥情
報を読み出す際に、半導体ウェハとフロッピーディスク
とが正しく対応していないときには、欠陥救済を正しく
行なうことができないから、半導体メモリが不良品とな
るおそれがある。
リの製造方法においては、欠陥情報をフロッピーディス
クに記憶するから、フロッピーディスクを半導体ウェハ
とともに管理する必要があるので、半導体メモリの製造
が面倒であるとともに、フロッピーディスクに欠陥情報
を書き込む装置、フロッピーディスクから欠陥情報を読
み出す装置を必要とするので、半導体メモリの製造コス
トが高価となる。また、フロッピーディスクから欠陥情
報を読み出す際に、半導体ウェハとフロッピーディスク
とが正しく対応していないときには、欠陥救済を正しく
行なうことができないから、半導体メモリが不良品とな
るおそれがある。
【０００５】この発明は上述の課題を解決するためにな
されたもので、半導体メモリの製造が容易であり、また
半導体メモリの製造コストが安価であり、さらに半導体
メモリが不良品となるおそれがない半導体メモリの製造
方法を提供することを目的とする。
されたもので、半導体メモリの製造が容易であり、また
半導体メモリの製造コストが安価であり、さらに半導体
メモリが不良品となるおそれがない半導体メモリの製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
、この発明においては、欠陥救済用冗長ビットおよびレ
ーザ照射形の欠陥救済用フューズを有する半導体メモリ
を製造する方法において、半導体ウェハのスクライブ領
域に電気切断形の欠陥情報記憶用フューズを形成し、上
記欠陥情報記憶用フューズに上記半導体ウェハに形成さ
れたメモリチップの欠陥情報を記憶する。
、この発明においては、欠陥救済用冗長ビットおよびレ
ーザ照射形の欠陥救済用フューズを有する半導体メモリ
を製造する方法において、半導体ウェハのスクライブ領
域に電気切断形の欠陥情報記憶用フューズを形成し、上
記欠陥情報記憶用フューズに上記半導体ウェハに形成さ
れたメモリチップの欠陥情報を記憶する。
【０００７】
【作用】この半導体メモリの製造方法においては、フロ
ッピーディスク等の外部記憶媒体を必要とせず、また欠
陥救済を行なう際に欠陥情報と半導体ウェハとを正しく
対応することができる。
ッピーディスク等の外部記憶媒体を必要とせず、また欠
陥救済を行なう際に欠陥情報と半導体ウェハとを正しく
対応することができる。
【０００８】
【実施例】図１はこの発明に係る半導体メモリの製造方
法を実施した半導体ウェハを示す図、図２は図１に示し
た半導体ウェハの一部を示す拡大図、図３は図２に示し
た半導体ウェハの一部を示す拡大図である。図において
、１は半導体ウェハ、２は半導体ウェハ１に形成された
メモリチップ、３はメモリチップ２間のスクライブ領域
、４はメモリチップ２内に形成された欠陥救済用フュー
ズ、５はスクライブ領域に形成された電気切断形の欠陥
情報記憶用フューズで、欠陥情報記憶用フューズ５はメ
モリチップ２に対応して設けられている。６は欠陥情報
記憶用フューズ５の電圧印加用パッド部、７は電圧印加
用パッド部６間に設けられたフューズ部で、フューズ部
７の数は欠陥救済用フューズ４のフューズ部の数と同一
である。
法を実施した半導体ウェハを示す図、図２は図１に示し
た半導体ウェハの一部を示す拡大図、図３は図２に示し
た半導体ウェハの一部を示す拡大図である。図において
、１は半導体ウェハ、２は半導体ウェハ１に形成された
メモリチップ、３はメモリチップ２間のスクライブ領域
、４はメモリチップ２内に形成された欠陥救済用フュー
ズ、５はスクライブ領域に形成された電気切断形の欠陥
情報記憶用フューズで、欠陥情報記憶用フューズ５はメ
モリチップ２に対応して設けられている。６は欠陥情報
記憶用フューズ５の電圧印加用パッド部、７は電圧印加
用パッド部６間に設けられたフューズ部で、フューズ部
７の数は欠陥救済用フューズ４のフューズ部の数と同一
である。
【０００９】この発明に係る半導体メモリの製造方法に
おいては、半導体ウェハ１にメモリチップ２および欠陥
情報記憶用フューズ５を形成したのち、メモリチップ２
の欠陥を検査するとともに、電圧印加用プローブカード
（図示せず）で電圧印加用パッド部６間に電圧を印加し
て、所定のフューズ部７を切断することにより、メモリ
チップ２の欠陥情報を欠陥情報記憶用フューズ５に記憶
する。そして、図４、図５に示すように、欠陥情報記憶
用フューズ５に記憶された欠陥情報を電圧印加用プロー
ブカード９またはフューズ切断判定用光学センサ１０に
より検出し、その欠陥情報に基づいてレーザ照射装置８
で欠陥救済用フューズ４の所定のフューズ部を切断する
ことにより、欠陥救済を行なう。
おいては、半導体ウェハ１にメモリチップ２および欠陥
情報記憶用フューズ５を形成したのち、メモリチップ２
の欠陥を検査するとともに、電圧印加用プローブカード
（図示せず）で電圧印加用パッド部６間に電圧を印加し
て、所定のフューズ部７を切断することにより、メモリ
チップ２の欠陥情報を欠陥情報記憶用フューズ５に記憶
する。そして、図４、図５に示すように、欠陥情報記憶
用フューズ５に記憶された欠陥情報を電圧印加用プロー
ブカード９またはフューズ切断判定用光学センサ１０に
より検出し、その欠陥情報に基づいてレーザ照射装置８
で欠陥救済用フューズ４の所定のフューズ部を切断する
ことにより、欠陥救済を行なう。
【００１０】この半導体メモリの製造方法においては、
欠陥情報をスクライブ領域３に形成された欠陥情報記憶
用フューズ５に記憶するから、フロッピーディスク等の
外部記憶媒体を半導体ウェハ１とともに管理する必要が
ないので、半導体メモリの製造が容易であり、また外部
記憶媒体に欠陥情報を書き込む装置、外部記憶媒体から
欠陥情報を読み出す装置を必要としないので、半導体メ
モリの製造コストが安価である。さらに、欠陥救済を行
なう際に欠陥情報と半導体ウェハ１とを正しく対応する
ことができるから、正しく欠陥救済用フューズ４のフュ
ーズ部を切断することができるので、半導体メモリが不
良品となるおそれはない。
欠陥情報をスクライブ領域３に形成された欠陥情報記憶
用フューズ５に記憶するから、フロッピーディスク等の
外部記憶媒体を半導体ウェハ１とともに管理する必要が
ないので、半導体メモリの製造が容易であり、また外部
記憶媒体に欠陥情報を書き込む装置、外部記憶媒体から
欠陥情報を読み出す装置を必要としないので、半導体メ
モリの製造コストが安価である。さらに、欠陥救済を行
なう際に欠陥情報と半導体ウェハ１とを正しく対応する
ことができるから、正しく欠陥救済用フューズ４のフュ
ーズ部を切断することができるので、半導体メモリが不
良品となるおそれはない。
【００１１】
【発明の効果】以上説明したように、この発明に係る半
導体メモリの製造方法においては、フロッピーディスク
等の外部記憶媒体を必要としないから、半導体メモリの
製造が容易であり、また半導体メモリの製造コストが安
価であり、さらに欠陥救済を行なう際に欠陥情報と半導
体ウェハとを正しく対応することができるから、半導体
メモリが不良品となるおそれがない。このように、この
発明の効果は顕著である。
導体メモリの製造方法においては、フロッピーディスク
等の外部記憶媒体を必要としないから、半導体メモリの
製造が容易であり、また半導体メモリの製造コストが安
価であり、さらに欠陥救済を行なう際に欠陥情報と半導
体ウェハとを正しく対応することができるから、半導体
メモリが不良品となるおそれがない。このように、この
発明の効果は顕著である。
【図１】この発明に係る半導体メモリの製造方法を実施
した半導体ウェハを示す図である。
した半導体ウェハを示す図である。
【図２】図１に示した半導体ウェハの一部を示す拡大図
である。
である。
【図３】図２に示した半導体ウェハの一部を示す拡大図
である。
である。
【図４】欠陥情報に基づいて欠陥救済を行なう状態を示
す図である。
す図である。
【図５】欠陥情報に基づいて欠陥救済を行なう状態を示
す図である。
す図である。
１…半導体ウェハ
２…メモリチップ
３…スクライブ領域
４…欠陥救済用フューズ
５…欠陥情報記憶用フューズ
Claims (1)
- 【請求項１】欠陥救済用冗長ビットおよびレーザ照射形
の欠陥救済用フューズを有する半導体メモリを製造する
方法において、半導体ウェハのスクライブ領域に電気切
断形の欠陥情報記憶用フューズを形成し、上記欠陥情報
記憶用フューズに上記半導体ウェハに形成されたメモリ
チップの欠陥情報を記憶することを特徴とする半導体メ
モリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051043A JPH04285798A (ja) | 1991-03-15 | 1991-03-15 | 半導体メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051043A JPH04285798A (ja) | 1991-03-15 | 1991-03-15 | 半導体メモリの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04285798A true JPH04285798A (ja) | 1992-10-09 |
Family
ID=12875776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051043A Pending JPH04285798A (ja) | 1991-03-15 | 1991-03-15 | 半導体メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04285798A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639863B2 (en) | 2001-09-03 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having link element |
-
1991
- 1991-03-15 JP JP3051043A patent/JPH04285798A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639863B2 (en) | 2001-09-03 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having link element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
| JPH04123417A (ja) | 半導体装置 | |
| JP3808570B2 (ja) | 半導体装置 | |
| US6009536A (en) | Method for using fuse identification codes for masking bad bits on memory modules | |
| JP2020126705A (ja) | 積層型半導体装置及びその製造方法 | |
| US6228666B1 (en) | Method of testing integrated circuit including a DRAM | |
| JPH04285798A (ja) | 半導体メモリの製造方法 | |
| JP2001035187A (ja) | 半導体装置およびその冗長救済方法 | |
| JP3168766B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0684730A (ja) | 半導体装置の製造方法 | |
| KR100904518B1 (ko) | 결함 데이터 비트를 포함하는 캐쉬 메모리의 데이터비트열에 데이터를 쓰는 방법 및 데이터 비트열에서데이터를 읽는 방법 | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02235356A (ja) | 半導体装置 | |
| JPH11211794A (ja) | 半導体集積回路およびその検査方法 | |
| JPS63239863A (ja) | マスクｒｏｍの製造方法 | |
| JPS58182851A (ja) | 冗長回路接続用半導体装置 | |
| JP3329706B2 (ja) | メモリシステム | |
| JP2001357694A (ja) | 半導体装置の冗長置換方法 | |
| JP2007053126A (ja) | 半導体記憶装置およびその製造方法 | |
| KR19990025194A (ko) | 반도체 메모리 장치의 결함구제 방법 | |
| TWI298884B (en) | Methods and systmes for tracing back positions of memory chips on an origin wafer thereof | |
| JPH02209751A (ja) | 半導体記憶装置 | |
| JPH01273298A (ja) | 半導体記憶装置 | |
| JPH11168143A (ja) | 半導体集積回路装置およびその製造方法 |