JP3808570B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3808570B2
JP3808570B2 JP30652696A JP30652696A JP3808570B2 JP 3808570 B2 JP3808570 B2 JP 3808570B2 JP 30652696 A JP30652696 A JP 30652696A JP 30652696 A JP30652696 A JP 30652696A JP 3808570 B2 JP3808570 B2 JP 3808570B2
Authority
JP
Japan
Prior art keywords
test
pad
power supply
fuse
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30652696A
Other languages
English (en)
Other versions
JPH09181188A (ja
Inventor
哲洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09181188A publication Critical patent/JPH09181188A/ja
Application granted granted Critical
Publication of JP3808570B2 publication Critical patent/JP3808570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関するもので、特に、そのウェーハ状態での信頼性試験に関する。
【０００２】
【従来の技術】
ＤＲＡＭやＳＲＡＭなどのメモリに代表される半導体装置では、チップ内回路の信頼性を検査するために各種テストが実行される。このようなデバイスの信頼性テストは、パッケージ工程前に実行されるウェーハテストとパッケージ後に実行されるパッケージテストに大別される。ウェーハ段階でテストを行うウェーハテストは、例えばメモリであれば、メモリセルの正常動作と周辺回路の動作状態をテストするもので、テストパターン(Test parrten)を形成してメモリセル及びその周辺回路の動作状態をテストする。
【０００３】
ウェーハテストでは単純なテストパターンを使用してチップのテストを進行する。即ち、各制御信号は、例えばＲＡＳ信号やＣＡＳ信号のように遷移するとはなく、一定の直流レベル、例えば電源電圧や接地電圧レベルの論理“ハイ”や“ロウ”に固定されるテストパターンとされる。そして、このような一定の直流レベルに固定される信号がチップの特定機能を選定する信号の入力パッドに供給されることで、テストが実行される。一例として、８メガの同期式グラフィックＤＲＡＭにおいてはＤＱＭ、ＤＳＦ(Difine Special Function) 、ＣＫＥのような入力信号の論理“ハイ”、“ロウ”に応じて機能選定する機能ピンをもつが、ウェーハテストでは、これに対応するパッドに、プローブカード(Probe card)やメンブレイムカード(Membrame card) を通じて一定の直流レベルの信号を供給することにより、テストを進行する。
【０００４】
図１は、ウェーハテスト時のチップパッド部分を示したもので、ウェーハ中の１つのチップ１０内に構成されたパッド１４とこれにつながる入力バッファ１６とが示されている。このパッド１４は、プローブカードのプローブを通じてウェーハテスト時に論理“ロウ”あるいは論理“ハイ”の直流電圧としたテスト信号が印加されるもので、これによりチップ１０の動作モードが設定される。プローブカードは、チップ１０のパッド配置に合わせてプローブをセッティングしてあり、これにより信号供給することでテストが行われるようにしてある。
【０００５】
【発明が解決しようとする課題】
半導体装置のテストでは、そのテスト時間が重要なファクターとなる。即ち、メモリの場合であればメモリ容量の増加につれてテスト時間も増加することになるが、テスト時間の増加はＴＡＴに影響するため、長時間化するほど製品コストに影響する。従って、テストカバレージを維持しながらテスト時間を減少させることが重要である。テスト時間を減少させる手法として現在代表的なのがマルチテスト(Multi test)であり、これは、ウェーハに作成されている多数のチップを同時にテストする手法である。
【０００６】
最近の高集積メモリは、高速動作と多様な機能を提供するために、多数のデータ入出力ピン（Ｍulti ＤＱ；Ｘ１６，Ｘ３２）と多数の機能信号ピンが備えられるようになってきており、これに従いパッド数も増加している。このパッド数の増加は、マルチテストにとっての制約条件になる。つまり、ウェーハテストを行うウェーハ検査装置においてドライブ可能なパッド数は制約されているから、一度にテスト可能なチップ数が制限され、テスト時間の減少に寄与することができなくなる。
【０００７】
上記図１のように、一定レベルに維持するパッド１４を多数もつチップ１０が形成されたウェーハでマルチテストを行う場合に、テスト時間の減少のために一回で多くのチップ１０をテストするためには、プローブカードのプローブ数を１つでも減らす必要があるが、プローブカードのプローブはテスト対象のチップのパッド配置に合わせて製作されるので、テストパッド数が増えればその分増えることになる。従って、マルチテストで同時テスト可能なチップ数を増やすことは困難で、テスト時間の減少には限界がある。
【０００８】
このような解決課題に着目して本発明では、パッド数が増えてもテスト時間を短縮することが可能な構成をもった半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】
この目的のために本発明は、ウェーハ段階でテストが行われる半導体装置において、テスト信号入力対象のパッドを、テストのための一定論理に維持するテスト信号発生手段を設けることを特徴とする。このテスト信号発生手段は、装置の電源電圧や接地電圧など所定の電圧端とパッドとの間に設けられ、テスト後にはオフ状態にすることの可能なスイッチ素子で構成することができる。このようなスイッチ素子としてはヒューズを用いるとよく、テスト後に切断することでオフとする。
【００１０】
また本発明は、テスト中に一定論理のテスト信号を印加するパッドをもつ半導体装置において、テスト中に前記パッドへ所定の電圧を提供するスイッチ素子を設けることを特徴とする。スイッチ素子にはヒューズを用いるようにし、テスト後に切断するのがよい。また、スイッチ素子と所定の電圧端との間に負荷素子を設けてもよく、このような負荷素子にはＭＯＳトランジスタを用いることができる。
【００１１】
より具体的には、本発明によれば、テスト中に一定論理のテスト信号を印加するパッドをもつ半導体装置において、前記パッドから入力バッファへの配線に接続したスイッチ素子と、該スイッチ素子と電源電圧端との間に設けた負荷素子と、を備えることを特徴とする。この場合、スイッチ素子はヒューズとし、負荷素子はゲートを接地電圧端へつないだＰＭＯＳトランジスタとすればよい。
【００１２】
更に本発明によれば、テスト中に一定論理のテスト信号を印加するパッドをもつ半導体装置において、前記パッドから入力バッファへの配線に接続したスイッチ素子と、該スイッチ素子と接地電圧端との間に設けた負荷素子と、を備えることを特徴とする。この場合、スイッチ素子はヒューズとし、負荷素子はゲートを電源電圧端へつないだＮＭＯＳトランジスタとすればよい。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１４】
図２は、テスト信号発生手段をもつパッド（ターミナル）部分の構成を示す。この図２の例は、ウェーハテスト時にテスト信号を印加するパッド１４（つまり対応する入力バッファ１６の入力端）に対し、論理“ハイ”として電源電圧Ｖｃｃを自動提供するテスト信号発生手段である。
【００１５】
このテスト信号発生手段は、パッド１４と入力バッファ１６をむすぶ配線１８に接続した切断可能なヒューズ２０を備えている。このヒューズ２０は、テスト時にはオン状態にあり、テスト終了でオフ状態とされるスイッチ素子としての役割をもつ。ヒューズ２０には、負荷素子としてＶｃｃ端に接続して設けたゲート接地のＰＭＯＳトランジスタ２２が接続されており、このＰＭＯＳトランジスタ２２を介して電源電圧Ｖｃｃが供給される。負荷素子は場合に応じて設ければよく、省くことも可能である。このような構成のテスト信号発生手段が、チップ１０の多数のパッド中、テスト時に一定の直流レベルに維持されるパッド１４に形成されている。
【００１６】
ウェーハテストが開始され、プローブカードの電源供給用プローブからチップ１０の電源供給パッドへ電源電圧Ｖｃｃ及び接地電圧Ｖｓｓが供給されると、ゲートが電源電圧Ｖｓｓに接続されたＰＭＯＳトランジスタ２２が導通し、ソースから入力される電源電圧Ｖｃｃがヒューズ２０を通じてパッド１４（入力バッファ１６）へ供給される。従って、このパッド１４に関してはテスト開始と共に自動的に電源電圧Ｖｃｃレベルのテスト信号が設定され、これに応じてチップ１０が動作することができる。つまり、プローブカードを通じてテスト信号を印加する必要はなく、当該パッド１４についてのプロープは省略することができる。
【００１７】
テストが終了するとヒューズ２０を切断、即ちスイッチオフとすることで、その後の動作では入力信号によるパッド１４の使用が可能となる。ヒューズ２０の切断は、レーザービームを使用するのが容易であるが、電気的に切断する構成にしておくこともできる。
【００１８】
図３の実施形態は、テスト信号発生手段の他の例を示している。この例は、ウェーハテスト時にテスト信号を印加するパッド１４に対し、論理“ロウ”として接地電圧Ｖｓｓを自動提供するテスト信号発生手段である。即ち、図２のＰＭＯＳトランジスタ２２に代えて、ゲートを電源電圧ＶｃｃへつないだＮＭＯＳトランジスタ２４を負荷手段として設け、これを介して接地電圧Ｖｓｓが供給されるようにしてある。従って、テスト開始で電源供給されるとパッド１４に関して論理“ロウ”のテスト信号が自動設定される。
【００１９】
【発明の効果】
本発明によれば、テスト時に論理“ハイ”又は“ロウ”に固定されるテスト信号の印加パッドについては、そのテスト信号がメモリ内で自動的に設定されるようにしたので、当該パッドについては信号を提供する必要がなくなる。従って、その分のプローブを他へ回して有効に使用することが可能となり、マルチテストにおける同時テスト可能なチップ数を増加させることができ、テスト時間の短縮につなげられる。
【図面の簡単な説明】
【図１】従来のチップにおけるパッド部分の概略回路図。
【図２】本発明に係るテスト信号発生手段の一例を示すチップにおけるパッド部分の概略回路図。
【図３】本発明に係るテスト信号発生手段の他の例を示すチップにおけるパッド部分の概略回路図。
【符号の説明】
１４ パッド
１６ 入力バッファ
１８ 配線
２０ ヒューズ（スイッチ素子）
２２ ＰＭＯＳトランジスタ（負荷手段）
２４ ＮＭＯＳトランジスタ（負荷手段）

Claims (3)

  1. 複数のチップを有し、ウェーハ段階でテストが行われる半導体装置において、
    テスト信号入力対象のパッドを、前記テスト中、前記パッドへ信号を提供する必要なく、前記テストのための一定論理に維持するテスト信号発生手段を設け、
    前記テスト信号発生手段が、ゲートが前記チップの電源電圧及び接地電圧の一方に接続され、ソースが前記チップの電源電圧及び接地電圧の他方に接続されるＭＯＳトランジスタと、前記パッドに一端を直接接続され、前記ＭＯＳトランジスタのドレインに他端を接続されるヒューズから構成されることを特徴とする半導体装置。
  2. テスト中に一定論理のテスト信号を印加するパッドと、複数のチップを有する半導体装置において、前記パッドから入力バッファへの配線に一端を接続したスイッチ素子と、該スイッチ素子と電源電圧端との間に設けた負荷素子と、を備え、
    前記スイッチ素子がヒューズであり、
    前記負荷素子がゲートを接地電圧端へ接続され、ソースが前記電源電圧端へ接続され、ドレインが前記ヒューズの他端へ接続されたＰＭＯＳトランジスタであって、
    電源電圧と接地電圧が前記チップに供給された際に、前記パッドへ信号を提供する必要なく、前記入力パッドの電位が、前記ヒューズを通じて前記電源電圧に維持されることを特徴とする半導体装置。
  3. テスト中に一定論理のテスト信号を印加するパッドと、複数のチップを有する半導体装置において、前記パッドから入力バッファへの配線に一端を接続したスイッチ素子と、該スイッチ素子と接地電圧端との間に設けた負荷素子と、を備え、
    前記スイッチ素子がヒューズであり、
    前記負荷素子がゲートを電源電圧端へ接続され、ドレインが前記接地電圧端へ接続され、ソースが前記ヒューズの他端へ接続されたＮＭＯＳトランジスタであって、
    電源電圧と接地電圧が前記チップに供給された際に、前記パッドへ信号を提供する必要なく、前記入力パッドの電位が、前記ヒューズを通じて前記接地電圧に維持されることを特徴とする半導体装置。
JP30652696A 1995-11-16 1996-11-18 半導体装置 Expired - Fee Related JP3808570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P41668 1995-11-16
KR1019950041668A KR100200916B1 (ko) 1995-11-16 1995-11-16 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
JPH09181188A JPH09181188A (ja) 1997-07-11
JP3808570B2 true JP3808570B2 (ja) 2006-08-16

Family

ID=19434341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30652696A Expired - Fee Related JP3808570B2 (ja) 1995-11-16 1996-11-18 半導体装置

Country Status (4)

Country Link
US (1) US5898700A (ja)
JP (1) JP3808570B2 (ja)
KR (1) KR100200916B1 (ja)
TW (1) TW355824B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996106A (en) * 1997-02-04 1999-11-30 Micron Technology, Inc. Multi bank test mode for memory devices
US5913928A (en) 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
DE19735406A1 (de) * 1997-08-14 1999-02-18 Siemens Ag Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes
KR100451490B1 (ko) * 1997-10-24 2005-04-06 주식회사 하이닉스반도체 디램의 손상방지회로
US6131172A (en) * 1998-02-20 2000-10-10 Micron Electronics, Inc. Method for classifying electronic devices
US6313658B1 (en) * 1998-05-22 2001-11-06 Micron Technology, Inc. Device and method for isolating a short-circuited integrated circuit (IC) from other IC's on a semiconductor wafer
US6289476B1 (en) * 1998-06-10 2001-09-11 Micron Technology, Inc. Method and apparatus for testing the timing of integrated circuits
JP3918317B2 (ja) * 1998-09-08 2007-05-23 富士通株式会社 半導体記憶装置
US7143500B2 (en) 2001-06-25 2006-12-05 Micron Technology, Inc. Method to prevent damage to probe card
WO2003026058A1 (fr) * 2001-09-14 2003-03-27 Japan Radio Co., Ltd. Commutateur et son application
US6998865B2 (en) 2001-12-10 2006-02-14 International Business Machines Corporation Semiconductor device test arrangement with reassignable probe pads
KR100465541B1 (ko) * 2002-04-29 2005-01-13 주식회사 하이닉스반도체 멀티 프로빙 패드를 구비한 반도체 테스트 장치
KR100476900B1 (ko) 2002-05-22 2005-03-18 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치
US20040051550A1 (en) * 2002-09-12 2004-03-18 Ma David Suitwai Semiconductor die isolation system
KR100576824B1 (ko) * 2003-11-27 2006-05-10 삼성전자주식회사 반도체 메모리 집적회로 및 이 회로의 배치방법
US7248067B2 (en) * 2004-09-21 2007-07-24 Infineon Technologies Ag Semiconductor device with test circuit disconnected from power supply connection
JP4108716B2 (ja) * 2006-05-25 2008-06-25 エルピーダメモリ株式会社 半導体集積回路
JP2010210238A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法
US9508618B2 (en) * 2014-04-11 2016-11-29 Globalfoundries Inc. Staggered electrical frame structures for frame area reduction
CN108398627B (zh) * 2018-02-06 2020-11-17 珠海市杰理科技股份有限公司 芯片引脚电路、芯片和芯片测试方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531827B2 (ja) * 1990-04-25 1996-09-04 株式会社東芝 半導体装置及びその製造方法
JP2925287B2 (ja) * 1990-10-17 1999-07-28 富士通株式会社 半導体装置
JPH04191678A (ja) * 1990-11-27 1992-07-09 Toshiba Corp 集積回路検査装置
KR950001293B1 (ko) * 1992-04-22 1995-02-15 삼성전자주식회사 반도체 메모리칩의 병렬테스트 회로
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
JPH06168991A (ja) * 1992-11-30 1994-06-14 Tokyo Seimitsu Co Ltd マルチプロービング半導体検査方法
JPH0897364A (ja) * 1994-09-22 1996-04-12 Kawasaki Steel Corp 半導体集積回路
KR0135108B1 (ko) * 1994-12-13 1998-04-25 김광호 스트레스 테스트 회로를 포함하는 반도체 메모리 장치
US5657284A (en) * 1995-09-19 1997-08-12 Micron Technology, Inc. Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices

Also Published As

Publication number Publication date
TW355824B (en) 1999-04-11
JPH09181188A (ja) 1997-07-11
KR970029882A (ko) 1997-06-26
KR100200916B1 (ko) 1999-06-15
US5898700A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
JP3808570B2 (ja) 半導体装置
KR0135108B1 (ko) 스트레스 테스트 회로를 포함하는 반도체 메모리 장치
JP3705443B2 (ja) 集積回路モジュールにおける集積回路ダイを検査するための装置及び方法
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
US5317532A (en) Semiconductor memory device having voltage stress testing capability
US5781486A (en) Apparatus for testing redundant elements in a packaged semiconductor memory device
JP4103010B2 (ja) 半導体ウエハ
JPH11316264A (ja) 半導体装置の並列テスト回路
JP3736714B2 (ja) 半導体メモリのウエハバーンインテスト回路
JPH07262798A (ja) 半導体メモリのストレス回路及びストレス電圧供給方法
US8737150B2 (en) Semiconductor device and production method thereof
JP3774081B2 (ja) フーリオンチップ・ウェハレベル・バーンインテスト回路及びその方法
US5995428A (en) Circuit for burn-in operation on a wafer of memory devices
JP4789308B2 (ja) 半導体装置のテスト電源供給回路
EP0456255B1 (en) Dynamic memory device and method for screening the same
US5774472A (en) Semiconductor memory device capable of realizing stable test mode operation
KR100301044B1 (ko) 패키지하의내부신호제어가능반도체장치와테스트방법
US6452845B1 (en) Apparatus for testing redundant elements in a packaged semiconductor memory device
JP3603045B2 (ja) 半導体記憶装置およびその検査治具並びに検査方法
US6496433B2 (en) Semiconductor device and semiconductor device testing method
JP2003157699A (ja) 半導体記憶装置
JP2003270302A (ja) 半導体装置
KR100190028B1 (ko) 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
KR100238866B1 (ko) 번인테스트 동작에서도 사용가능한 어레이 전원전압 발생기
KR100219487B1 (ko) 웨이퍼 번-인 테스트 비트라인 센싱 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees