KR100451490B1 - 디램의 손상방지회로 - Google Patents

디램의 손상방지회로 Download PDF

Info

Publication number
KR100451490B1
KR100451490B1 KR1019970054799A KR19970054799A KR100451490B1 KR 100451490 B1 KR100451490 B1 KR 100451490B1 KR 1019970054799 A KR1019970054799 A KR 1019970054799A KR 19970054799 A KR19970054799 A KR 19970054799A KR 100451490 B1 KR100451490 B1 KR 100451490B1
Authority
KR
South Korea
Prior art keywords
dram
pad
input
output
prevention circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970054799A
Other languages
English (en)
Other versions
KR19990033442A (ko
Inventor
김재형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970054799A priority Critical patent/KR100451490B1/ko
Publication of KR19990033442A publication Critical patent/KR19990033442A/ko
Application granted granted Critical
Publication of KR100451490B1 publication Critical patent/KR100451490B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 디램의 손상방지회로에 관한 것으로, 종래에는 패드의 형성후 또는 웨이퍼상에 보호막의 형성후 식각공정시 불균일한 플라즈마에 의해 입력버퍼의 게이트산화막에 손상이 가해짐으로써, 디램의 특성이 열화되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 디램에 전원을 인가하는 입력패드와; 그 입력패드의 출력을 입력받아 정전기와 같은 순간적인 고전압에 의해 생성되는 전류가 디램에 인가되는 것을 방지하는 이에스디부와; 그 이에스디부의 출력을 입력받아 버퍼링하여 디램에 인가하는 입력버퍼로 구성되는 디램의 손상방지회로에 있어서, 상기 이에스디부의 출력을 퓨즈를 통해 플레이트전극에 입력받고 스토리지전극이 접지된 다수의 셀커패시터와; 공정이 완료된 후, 상기 커패시터의 플레이트전극에 전압을 인가하여 특성을 테스트하고, 입력패드와의 전압차를 통해 퓨즈를 절단하는 플레이트테스트패드를 더 포함하여 구성되는 디램의 손상방지회로를 제공함으로써, 패드의 형성후 또는 웨이퍼상에 보호막의 형성후 식각공정시 불균일한 플라즈마에 의해 입력버퍼의 게이트산화막이 손상되는 것을 방지하여 디램의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

디램의 손상방지회로
본 발명은 디램(DRAM)의 손상방지회로에 관한 것으로, 특히 불균일한 플라즈마공정시 발생되는 전하(charge)에 의해 입력버퍼부의 게이트산화막이 손상되는 것을 방지하기에 적당하도록 한 디램의 손상방지회로에 관한 것이다.
종래 디램의 손상방지회로를 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 디램의 손상방지회로를 보인 회로구성도로서, 이에 도시한 바와같이 디램에 전원을 인가하는 입력패드(1)와; 그 입력패드(1)의 출력을 입력받아 정전기와 같은 순간적인 고전압에 의해 생성되는 전류가 디램에 인가되는 것을 방지하는 이에스디부(ESD : electro-static discharge),(2)와; 그 이에스디부(2)의 출력을 입력받아 버퍼링하여 디램에 인가하는 입력버퍼(3)로 구성되며, 상기 입력버퍼(3)는 전원전압(VCC)과 접지사이에 직렬접속된 피모스트랜지스터(PM1)와 엔모스트랜지스터(NM1)의 게이트를 공통접속하여 상기 이에스디부(2)의 출력을 입력받고, 드레인을 공통접속하여 그 접속점으로부터 출력신호를 출력하도록 구성된다.
한편, 종래 디램의 1개 셀을 구현한 웨이퍼의 단면도는 도2에 도시하였다. 이때, '3'는 입력버퍼(3)를 구현한 영역이고, 'Q'는 셀트랜지스터를 구현한 영역이며, 'C'는 셀커패시터를 구현한 영역이다. 그리고, 미설명부호 '10'은 셀커패시터의 플레이트전극에 전압을 인가하여 특성을 테스트하는 플레이트테스트패드이다. 이하, 상기한 바와같은 종래 디램의 손상방지회로의 동작을 설명한다.
먼저, 입력패드(1)로부터 순간적인 고전압이 인가되면, 이에스디부(2)는 그 고전압에 의해 생성되는 전류를 내부의 전류패스를 통해 방출하여 입력버퍼(3)로 출력되지 않게 한다.
그리고, 입력패드(1)로부터 일정한 전압이 인가되면, 이는 이에스디부(2)를 통해 입력버퍼(3)에서 버퍼링된 후, 디램의 워드라인과 비트라인이 선택된 셀커패시터(C)에 충전된다.
그러나, 상기한 바와같은 종래 디램의 손상방지회로는 패드의 형성후 또는 웨이퍼상에 보호막의 형성후 식각공정시 불균일한 플라즈마에 의해 입력버퍼의 게이트산화막에 손상이 가해짐으로써, 디램의 특성이 열화되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 식각공정시 불균일한 플라즈마에 의해 입력버퍼의 게이트산화막이 손상되는 것을 방지할 수 있는 디램의 손상방지회로를 제공하는데 있다.
상기한 바와같은 본 발명의 목적은 디램에 전원을 인가하는 입력패드와; 그 입력패드의 출력을 입력받아 정전기와 같은 순간적인 고전압에 의해 생성되는 전류가 디램에 인가되는 것을 방지하는 이에스디부와; 그 이에스디부의 출력을 입력받아 버퍼링하여 디램에 인가하는 입력버퍼로 구성되는 디램의 손상방지회로에 있어서, 상기 이에스디부의 출력을 퓨즈를 통해 플레이트전극에 입력받고 스토리지전극이 접지된 다수의 셀커패시터와; 공정이 완료된 후, 상기 커패시터의 플레이트전극에 전압을 인가하여 특성을 테스트하고, 입력패드와의 전압차를 통해 퓨즈를 절단하는 플레이트테스트패드를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 의한 디램의 손상방지회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명의 일 실시예를 보인 회로구성도로서, 이에 도시한 바와같이 디램에 전원을 인가하는 입력패드(1)와; 그 입력패드(1)의 출력을 입력받아 정전기와 같은 순간적인 고전압에 의해 생성되는 전류가 디램에 인가되는 것을 방지하는 이에스디부(2)와; 그 이에스디부(2)의 출력을 입력받아 버퍼링하여 디램에 인가하는 입력버퍼(3)와; 상기 이에스디부(2)의 출력을 퓨즈(FU1)를 통해 플레이트전극에 각기 입력받고 스토리지전극이 각기 접지된 셀커패시터(C1∼Cn)와; 공정이 완료된 후, 상기 셀커패시터(C1∼Cn)의 플레이트전극에 전압을 인가하여 특성을 테스트하고, 입력패드(1)와의 전압차를 이용하여 퓨즈(FU1)를 절단하는 플레이트테스트패드(10)로 구성되며, 상기 입력버퍼(3)는 전원전압(VCC)과 접지사이에 직렬접속된 피모스트랜지스터(PM1)와 엔모스트랜지스터(NM1)의 게이트를 공통접속하여 상기 이에스디부(2)의 출력을 입력받고, 드레인을 공통접속하여 그 접속점으로부터 출력신호를 출력하도록 구성된다.
한편, 본 발명에 의한 디램의 1개 셀을 구현한 웨이퍼의 단면도는 도4에 도시하였다. 이때, '3'는 입력버퍼(3)를 구현한 영역이고, 'Q'는 셀트랜지스터를 구현한 영역이며, 'C'는 셀커패시터(C1)를 구현한 영역이다. 그리고, '10'은 공정이 완료된 후, 셀커패시터(C1)의 플레이트전극에 전압을 인가하여 특성을 테스트하고, 상기 입력패드(1)와의 전압차를 이용하여 퓨즈(FU1)를 절단하는 플레이트테스트패드(10)이다. 이하, 상기한 바와같은 본 발명의 일 실시예에 대한 동작을 설명한다.
먼저, 입력패드(1)로부터 인가되는 순간적인 고전압은 이에스디부(2)를 통해 입력버퍼(3)로 출력되지 않게 하고, 입력패드(1)를 통해 인가되는 일정한 전압을 워드라인과 비트라인이 선택된 디램의 셀커패시터(C1∼Cn)에 충전시키는 동작은 종래와 동일하다.
한편, 패드의 형성후 또는 웨이퍼상에 보호막의 형성후 식각공정시 불균일한 플라즈마에 의해 발생하는 전하(charge)는 퓨즈(FU1)를 통해 병렬접속된 셀커패시터(C1∼Cn)에 유도된다. 이후, 공정이 완료되면 플레이트테스트패드(10)에 전압을 인가하여 셀커패시터(C1∼Cn)의 플레이트전극을 테스트함과 아울러 상기 입력패드(10)와의 전압차를 이용하여 퓨즈(FU1)를 절단하거나, 레이저를 이용하여 물리적으로 절단한다.
상기한 바와같은 본 발명에 의한 디램의 손상방지회로는 패드의 형성후 또는 웨이퍼상에 보호막의 형성후 식각공정시 불균일한 플라즈마에 의해 입력버퍼의 게이트산화막이 손상되는 것을 방지하여 디램의 신뢰성을 향상시킬 수 있는 효과가 있다.
도1은 종래 디램의 손상방지회로를 보인 회로구성도.
도2는 종래 디램의 1개 셀을 구현한 웨이퍼의 단면도.
도3은 본 발명의 일 실시예를 보인 회로구성도.
도4는 본 발명에 의한 디램의 1개 셀을 구현한 웨이퍼의 단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:입력패드 2:이에스디부
3:입력버퍼 10:플레이트테스트패드
FU1:퓨즈 C1∼Cn:셀커패시터
VCC:전원전압 PM1:피모스트랜지스터
NM1:엔모스트랜지스터

Claims (1)

  1. 디램에 전원을 인가하는 입력패드와; 그 입력패드의 출력을 입력받아 정전기와 같은 순간적인 고전압에 의해 생성되는 전류가 디램에 인가되는 것을 방지하는 이에스디부와; 그 이에스디부의 출력을 입력받아 버퍼링하여 디램에 인가하는 입력버퍼로 구성되는 디램의 손상방지회로에 있어서, 상기 이에스디부의 출력을 퓨즈를 통해 플레이트전극에 입력받고 스토리지전극이 접지된 다수의 셀커패시터와; 공정이 완료된 후, 상기 커패시터의 플레이트전극에 전압을 인가하여 특성을 테스트하고, 입력패드와의 전압차를 통해 퓨즈를 절단하는 플레이트테스트패드를 더 포함하여 구성되는 것을 특징으로 하는 디램의 손상방지회로.
KR1019970054799A 1997-10-24 1997-10-24 디램의 손상방지회로 Expired - Fee Related KR100451490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054799A KR100451490B1 (ko) 1997-10-24 1997-10-24 디램의 손상방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054799A KR100451490B1 (ko) 1997-10-24 1997-10-24 디램의 손상방지회로

Publications (2)

Publication Number Publication Date
KR19990033442A KR19990033442A (ko) 1999-05-15
KR100451490B1 true KR100451490B1 (ko) 2005-04-06

Family

ID=37301802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054799A Expired - Fee Related KR100451490B1 (ko) 1997-10-24 1997-10-24 디램의 손상방지회로

Country Status (1)

Country Link
KR (1) KR100451490B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337924B1 (ko) * 2000-07-20 2002-05-24 박종섭 정전기 보호 회로
KR100401507B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 캐패시턴스의 미세조정 회로및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786517A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
JPH08181181A (ja) * 1994-12-22 1996-07-12 Nippon Steel Corp 半導体集積回路装置
KR970003275A (ko) * 1995-06-30 1997-01-28 김광호 과전류에 대하여 안정한 반도체 메모리 장치의 리던던시 디코더 회로
KR970029882A (ko) * 1995-11-16 1997-06-26 김광호 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786517A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
JPH08181181A (ja) * 1994-12-22 1996-07-12 Nippon Steel Corp 半導体集積回路装置
KR970003275A (ko) * 1995-06-30 1997-01-28 김광호 과전류에 대하여 안정한 반도체 메모리 장치의 리던던시 디코더 회로
KR970029882A (ko) * 1995-11-16 1997-06-26 김광호 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치

Also Published As

Publication number Publication date
KR19990033442A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR100200057B1 (ko) 집적 회로용 정전방전 보호회로
US7839613B2 (en) Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device
KR101110942B1 (ko) 정전기 방전 보호 회로 및 동작 방법
US8995101B2 (en) Electrostatic discharge protection circuit
US7580233B2 (en) Protecting circuits from electrostatic discharge
US5825601A (en) Power supply ESD protection circuit
US6707109B2 (en) Semiconductor integrated circuit
CN112448378B (zh) 静电保护电路
US6738242B1 (en) ESD-isolation circuit driving gate of bus-switch transistor during ESD pulse between two I/O pins
KR100451490B1 (ko) 디램의 손상방지회로
KR101068569B1 (ko) 반도체 소자의 보호회로
US7042689B2 (en) High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies
US20110063017A1 (en) Semiconductor device
US6774438B2 (en) Semiconductor integrated circuit device including an ESD protection circuit with an improved ESD protection capability for input or output circuit protection
US6271692B1 (en) Semiconductor integrated circuit
US20020080536A1 (en) Electrostatic discharge protection device and method therefor
KR100263866B1 (ko) 반도체장치
US20060198069A1 (en) Power ESD clamp protection circuit
US5608594A (en) Semiconductor integrated circuit with surge-protected output MISFET's
JP3025373B2 (ja) 半導体集積回路
JPH0379120A (ja) 入力保護回路
KR0164801B1 (ko) 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로
JPH08204125A (ja) 半導体回路
KR100661671B1 (ko) 플래쉬 메모리 소자의 정전기 방전 보호 회로
Rana et al. A Balanced method of Clamp Distribution and Placement in an IO ring

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971024

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020225

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021011

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971024

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040825

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040923

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040923

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120809