KR0164801B1 - 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 - Google Patents
반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 Download PDFInfo
- Publication number
- KR0164801B1 KR0164801B1 KR1019950021042A KR19950021042A KR0164801B1 KR 0164801 B1 KR0164801 B1 KR 0164801B1 KR 1019950021042 A KR1019950021042 A KR 1019950021042A KR 19950021042 A KR19950021042 A KR 19950021042A KR 0164801 B1 KR0164801 B1 KR 0164801B1
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- source
- gate
- drain
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (4)
- 패드에 인가되는 높은 전압에 강하된 반도체 메모리 장치의 퓨즈소거의 유무를 확인하기 위한 회로에 있어서: 게이트와 드레인이 (+)패드에 연결된 제1모오스트랜지스터와; 게이트와 드레인은 상기 제1엔형모오스트랜지스터의 소오스와 연결되는 제2모오스트랜지스터와; 게이트와 드레인은 상기 제2엔형모오스트랜지스터의 소오스와 연결되는 제3모오스트랜지스터와; 게이트는 퓨즈소거의 유무에 따라 천이되는 입력신호가 인가되고 드레인은 상기 제3모오스트랜지스터의 소오스와 연결되는 제4모오스트랜지스터와; 게이트와 드레인은 상기 제4모오스트랜지스터의 소오스와 연결되고 소오스는 (-)패드에 연결되는 제5모오스트랜지스터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로.
- 제1항에 있어서; 상기 제1, 2, 3, 4, 5모오스트랜지스터는 엔형모오스트랜지스터이며, 각기의 채널이 상기 패드에 직렬로 연결된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로.
- 패드에 인가되는 높은 전압에 강화된 반도체 메모리 장치의 퓨즈소거의 유무를 확인하기 위한 회로에 있어서; 게이트와 드레인은 (+)패드에 연결된 제1모오스트랜지스터와; 게이트와 드레인은 상기 제1모오스트랜지스터의 소오스와 연결되는 제2모오스트랜지스터와; 게이트와 드레인은 상기 제2모오스트랜지스터의 소오스와 연결되는 제3모오스트랜지스터와; 게이트는 퓨즈소거의 유무에 따라 천이되는 입력신호가 인가되고 드레인은 상기 제3모오스트랜지스터의 소오스와 연결되는 제4모오스트랜지스터와; 게이트와 소오스는 상기 (-)패드에 연결되고 드레인은 상기 제3모오스트랜지스터의 소오스와 상기 제4모오스트랜지스터의 드레인이 공통연결되는 제5모오스트랜지스터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로.
- 제3항에 있어서; 상기 제1, 2, 3, 4, 5모오스트랜지스터는 엔형모오스트랜지스터임을 특징으로 하는 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021042A KR0164801B1 (ko) | 1995-07-18 | 1995-07-18 | 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021042A KR0164801B1 (ko) | 1995-07-18 | 1995-07-18 | 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008209A KR970008209A (ko) | 1997-02-24 |
KR0164801B1 true KR0164801B1 (ko) | 1999-02-01 |
Family
ID=19420808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950021042A Expired - Fee Related KR0164801B1 (ko) | 1995-07-18 | 1995-07-18 | 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0164801B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100383248B1 (ko) * | 2000-12-27 | 2003-05-12 | 제일모직주식회사 | 반도체 소자 밀봉용 에폭시 수지 조성물 |
-
1995
- 1995-07-18 KR KR1019950021042A patent/KR0164801B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR970008209A (ko) | 1997-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0172305B1 (en) | Mos transistor circuit with breakdown protection | |
KR100639231B1 (ko) | 정전기 방전 보호 회로 | |
KR100297014B1 (ko) | Npn 바이폴라 트랜지스터를 사용하는 정전방전(esd)보호 | |
US7400480B2 (en) | Electrostatic discharge protection circuit | |
CN100463174C (zh) | 半导体集成电路装置 | |
JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
KR100331973B1 (ko) | 반도체 웨이퍼용 특성 평가회로 및 그 평가방법 | |
US6940131B2 (en) | MOS ESD CDM clamp with integral substrate injection guardring and method for fabrication | |
KR0164801B1 (ko) | 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 | |
KR100282708B1 (ko) | 반도체 장치의 입력 회로 (input circuit of semiconductor device) | |
US5608594A (en) | Semiconductor integrated circuit with surge-protected output MISFET's | |
KR100215760B1 (ko) | 과전류에대하여안정한반도체메모리장치의리던던시디코더회로 | |
KR100346774B1 (ko) | 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법 | |
US6421278B1 (en) | Method of improving an electrostatic discharge characteristic in a flash memory device | |
KR100230409B1 (ko) | 반도체 메모리의 정전기 방전 트랜지스터의 레이아웃 배치방법 | |
KR960011175B1 (ko) | 반도체 메모리 장치 | |
JP2000151382A (ja) | 半導体集積回路 | |
EP0135395A1 (en) | MIS IC protected from static charge breakdown | |
Lisenker-Touber | VLSI circuits degradation due to ESD stress below ESD rating voltage | |
KR20090088004A (ko) | 정전기 방전 회로 | |
KR20090009461A (ko) | 정전기 방전 장치 | |
JPH04170063A (ja) | 半導体集積回路 | |
KR19990011461A (ko) | 쇼트 불량 체크 회로를 구비하는 반도체 장치 | |
KR20070070966A (ko) | 정전기 방전 보호 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950718 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19950718 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980828 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980914 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19980914 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20010807 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20020807 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20030808 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20040901 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20050802 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20070810 |