KR100346774B1 - 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법 - Google Patents

스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법 Download PDF

Info

Publication number
KR100346774B1
KR100346774B1 KR1019990041465A KR19990041465A KR100346774B1 KR 100346774 B1 KR100346774 B1 KR 100346774B1 KR 1019990041465 A KR1019990041465 A KR 1019990041465A KR 19990041465 A KR19990041465 A KR 19990041465A KR 100346774 B1 KR100346774 B1 KR 100346774B1
Authority
KR
South Korea
Prior art keywords
standard cell
protection
protection element
integrated circuit
integrated circuits
Prior art date
Application number
KR1019990041465A
Other languages
English (en)
Other versions
KR20000023481A (ko
Inventor
외르크 틸레
마르쿠스 휘블
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20000023481A publication Critical patent/KR20000023481A/ko
Application granted granted Critical
Publication of KR100346774B1 publication Critical patent/KR100346774B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 스탠다드셀로 구성된 집적 회로내에 보호 소자를 내장하기 위한 방법에 관한 것이며, 본 발명에 따라,
(a) 적어도 하나의 보호 소자를 위해 필요한 공간을 스탠다드셀내에 확보하고,
(b) 스탠다드셀의 와이어링 후 보호 소자를 필요로 하는 스탠다드셀을 결정하며,
(c) 이렇게 결정된 스탠다드셀에 보호 소자를 내장한다.

Description

스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법 {METHOD FOR MOUNTING PROTECTION-COMPONENTS IN INTEGRATED CIRCUITS CONSISTING OF STANDARD CELLS}
본 발명은 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법에 관한 것이다.
집적 회로에는 자주, 집적 회로의 제조시 예를 들어 에칭과 같은 공정에서 금속층으로부터 생성되는 전하를 배출하기 위해, "타이(Tie)-다운(Down)-다이오드"로도 일컬어지는 보호 다이오드가 내장된다. 따라서, 반응성 이온 에칭(RIE)시 몇백 V 까지의 전압을 야기할 수 있는 충전이 이루어지는 것이 공지되어 있다. 스탠다드셀로 집적 회로를 조립한 후, 즉 상기 스탠다드셀의 와이어링 후 충전에 의해 생긴 전압 강하는 예를 들어 스탠다드셀에 포함된 MOS-전계 효과 트랜지스터의 게이트 산화물에 인가된다. 게이트 산화물에서의 전압 브레이크 다운은 통상적으로 미세한 손상을 가져오지만, 상기 손상으로 트랜지스터를 포함하는 회로의 다른 작동이 손상되지는 않는다. 그러나, 이러한 트랜지스터의 수명이 단축되어, 이러한 미세한 손상으로 인해 트랜지스터의 기능성이 결국 파괴될 때, 집적 회로가 전체적으로 확인할 수 없는 원인으로 인해 일찍 고장난다.
트랜지스터의 게이트 산화물에 너무 큰 전압 강하의 인가로 인한 트랜지스터의 고장에 있어서 표면 비율(금속 표면/트랜지스터 표면)이 중요하다는 것이 밝혀졌다: 상기 표면 비율이 특정값보다 작으면, 게이트 산화물의 파손을 염려할 필요 없다. 그러나 상기 비율이 특정값 이상이면, 금속층의 처리시 형성된 전하가 스탠다드셀의 와이어링 후 MOS-전계 효과 트랜지스터의 게이트 산화물의 손상을 가져올 수 있는 전압을 야기시킨다는 것을 예상해야 한다.
이러한 문제를 방지하기 위해, 지금 까지는 소위 "Full-Custom-" 또는 "per Hand" 최적화 회로에서 보호 다이오드가 각각의 레이아웃(Layout)에 삽입되고, 그런 다음 실제 집적 회로에 내장된다. 스탠다드셀로 이루어진 집적 회로에 있어서 이러한 방식의 조치는 불가능하다. 왜냐 하면, 다수의 스탠다드셀 각각에 이러한 방식으로 보호 다이오드를 조립하는 것은 너무 많은 비용이 들기 때문이다. 이에 대한 대안, 즉 각각의 스탠다드셀에 보호 다이오드를 내장하는 것은 매우 많은 수의 보호 다이오드를 필요로하며, 그 결과 집적 회로가 불필요하게 모든 보호 다이오드의 커패시턴스에 의해 부하를 받으며, 이것은 결국 집적 회로의 스위칭 속도에 악영향을 끼친다.
본 발명의 목적은 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법을 제공하는 것이며, 본 방법에 의해 실제로 보호 소자를 필요로하는 스탠다드셀에 보호 소자를 아무런 문제 없이 경제적으로 제공한다.
본 발명은 상기 목적을 달성하기 위해,
(a) 적어도 하나의 보호 소자를 위해 필요한 공간을 스탠다드셀내에 확보하고,
(b) 스탠다드셀의 와이어링 후 보호 소자를 필요로 하는 스탠다드셀을 결정하며,
(c) 이렇게 결정된 스탠다드셀에 보호 소자를 삽입하는,
스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법을 제공한다.
집적 회로의 레이아웃에서 보호 소자를 위해 필요한 공간은 바람직하게 공간 확보기에 의해 마킹된다.
보호 소자로는 바람직하게 보호 다이오드가 제공된다. 물론, 보호 소자는 예를 들어 커패시턴스로도 이루어질 수 있다.
본 발명에 따른 방법은, 집적 회로가 스탠다드셀-라이브러리(Standard cell-Library)로 구성될 때 특별히 장점이 있다. 상기 방법을 사용함으로써, 보호 소자 및 특히 보호 다이오드가 문제 없이 "공간 확보기"에 의해 마킹된, 실제로 이러한 보호 소자를 필요로 하는 위치에 삽입될 수 있다. 왜냐 하면, 상기 위치에서 위에서 언급한 금속 표면/트랜지스터 표면의 비율이 특정값을 초과하기 때문이다.
본 발명에 따른 방법에서는, 나중에 필요에 의해 스탠다드셀에 보호 소자가 삽입될 수 있기 위해, 각각의 스탠다드셀에 보호 소자를 위해 필요한 공간이 확보된다. 이 경우, 주어진 조립 평면의 레이아웃에는 공간 확보기로서 마킹 기능이 제공된다. 경우에 따라서 나중에 첨가될 보호 다이오드에 예를 들어 보호될 게이트를 접속하는 것은 바람직하게 이미 스탠다드셀의 조립시에 이루어질 수 있다.
스탠다드셀의 와이어링 후 사용된 CAD-방법(CAD = 컴퓨터 지원 디자인)에 의해 보호 소자로서 보호 다이오드에 의해 보호되어야 하는 개별 스탠다드셀의 모든 소자 또는 상기 소자의 게이트 산화물이 식별된다. 이러한 소자에만 상응하는 보호 다이오드가 제공된다.
보호 소자의 조립은 자동적으로 이루어질 수 있다. 이 경우, 사용된 디자인 규칙에 따라 그리고 특히 금속 표면/트랜지스터 표면의 비율에 따라 실제로 보호 소자가 필요한 위치에만 보호 소자가 삽입된다. 이에 따라 특히 불필요한 기생(parastic) 커패시턴스가 내장되지 않아서, 집적 회로의 스위칭 속도가 불필요하게 악화되지 않는다. 다른 말로 하면, 본 발명에 따른 방법에 상응하게 제조된 집적 회로는 이미 모든 스탠다드셀에 보호 소자가 조립된 집적 회로보다 현저히 빠른 스위칭 속도를 갖는다. 공간 확보기로서 마킹 블록을 사용함으로써, 보호 소자가 나중에 개별 스탠다드셀의 적합한 위치에 문제 없이 내장될 수 있다. 본 발명에 따른 방법으로 보호 소자 및 특히 보호 다이오드의 내장이 완전히 포기된 집적 회로에 비해 현저히 높은 수율 및 신뢰성을 얻을 수 있다는 것을 알 수 있다.
스탠다드셀로 예를 들어 게이트-어레이(Gate-Array)가 다루어질 수 있다. 이러한 게이트-어레이에서는 보호 다이오드를 위한 공간이 제공된다. 상기 보호 다이오드는 스탠다드셀-마스터(Master)에도 존재할 수 있다. 각각의 보호 다이오드는 필요에 따라 상응하는 게이트-어레이에 내장되며, 이것은 예를 들어 보호 다이오드와 보호될 게이트와 접속된 단자 사이에 콘택부를 삽입함으로써 이루어질 수 있다.
도 1은 게이트 전극에 대해 평행하게 놓인 보호 다이오드에 대한 마킹 블록을 갖는 MOS-전계 효과 트랜지스터의 레이아웃.
*도면의 주요 부분에 대한 부호의 설명*
1: 확산 영역 2: 소스/드레인-전극
3: 게이트 전극 4: 라인
5: 공간 확보기
첨부한 도면을 참고로 본 발명의 실시예를 자세히 살펴보면 하기와 같다.
확산 영역(1), 드레인- 또는 소스 전극(2) 및 게이트 전극(3)을 갖는 MOS-트랜지스터는 도시되지 않은 스탠다드셀내에 제공된다. 상기 MOS-전계 효과 트랜지스터에서 금속 표면/트랜지스터 표면의 비율이 특정값 이하면, 스탠다드셀로 구성된 집적 회로의 처리 공정에서 게이트 산화물이 상기 공정에서 생기는 전하로부터 야기되는 전압에 의해 과도하게 부하를 받는다는 것을 예상할 수 있다. 따라서, 만일을 대비해서 게이트 전극에 대해 병렬로 보호 소자로서 보호 다이오드가 제공되어야 한다. 이를 위해 본 발명에 따라, 집적 회로의 레이아웃에서 게이트 전극으로부터 뻗는 라인(4)에 공간 확보기(5)가 마킹 블록으로 제공되며, 상기 공간 확보기(5)에는 개별 스탠다드셀로 집적 회로를 조립한 후 문제 없이 보호 다이오드가내장될 수 있다. 실제로 스탠다드셀로 집적 회로를 조립한 후에는 먼저 보호 다이오드가 필요한 스탠다드셀이 결정된다. 그런 다음, 이렇게 결정된 스탠다드셀에 보호 다이오드가 삽입되며, 이것은 아무런 문제 없이 가능하다. 왜냐 하면, 레이아웃에서 공간 확보기(5)가 이미 상기 보호 다이오드를 위한 충분한 공간이 존재하도록 하여, 보호 다이오드가 문제 없이 삽입될 수 있기 때문이다.
본 발명에 의해, 스탠다드셀로 구성된 집적 회로에 실제로 보호 소자를 필요로 하는 스탠다드셀에만 보호 소자가 아무 문제 없이 제공될 수 있는 방법이 제공된다.

Claims (5)

  1. 스탠다드셀로 구성된 집적 회로에 보호 소자를 내장하기 위한 방법에 있어서,
    (a) 적어도 하나의 보호 소자를 위해 필요한 공간을 집적회로의 레이아웃에 공간 확보기(5)로 마킹함으로써 스탠다드셀내에 확보하고,
    (b) 스탠다드셀의 와이어링 후 보호 소자를 필요로 하는 스탠다드셀을 결정하며,
    (c) 이렇게 결정된 스탠다드셀에 보호 소자를 내장하는 것을 특징으로 하는 보호소자 내장 방법.
  2. 삭제
  3. 제 1항에 있어서,
    보호 소자로 보호 다이오드를 제공하는 것을 특징으로 하는 보호소자 내장 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    스탠다드셀내에 보호 소자용 단자를 제공하는 것을 특징으로 하는 보호소자 내장 방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    스탠다드셀이 게이트-어레이인 것을 특징으로 하는 보호소자 내장 방법.
KR1019990041465A 1998-09-28 1999-09-28 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법 KR100346774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844405A DE19844405C1 (de) 1998-09-28 1998-09-28 Verfahren zum Einbauen von Schutz-Bauelementen in aus Standardzellen aufgebauten integrierten Schaltungen
DE19844405.2 1998-09-28

Publications (2)

Publication Number Publication Date
KR20000023481A KR20000023481A (ko) 2000-04-25
KR100346774B1 true KR100346774B1 (ko) 2002-08-03

Family

ID=7882495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041465A KR100346774B1 (ko) 1998-09-28 1999-09-28 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법

Country Status (6)

Country Link
US (1) US6562664B1 (ko)
EP (1) EP0993046A3 (ko)
JP (1) JP2000196022A (ko)
KR (1) KR100346774B1 (ko)
DE (1) DE19844405C1 (ko)
TW (1) TW456019B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10132641A1 (de) * 2001-07-05 2003-01-23 Infineon Technologies Ag Halbleiter-Vorrichtung, Halbleiter-Teststruktur und Verfahren zum Herstellen einer Halbleiter-Vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035345A1 (en) * 1996-03-20 1997-09-25 National Semiconductor Corporation Mosfet ic with on-chip protection against oxide damage caused by plasma-induced electrical charges

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661440A (ja) * 1992-08-10 1994-03-04 Matsushita Electric Ind Co Ltd 集積回路装置、集積回路装置のデータ処理方法、および集積回路装置のデータ処理装置
JP3242228B2 (ja) * 1993-02-12 2001-12-25 富士通株式会社 静電保護回路付半導体集積回路及びそのレイアウト設計方法
US5966517A (en) * 1996-11-01 1999-10-12 Motorola, Inc. Semiconductor device using diode place-holders and method of manufacture thereof
FR2766013B1 (fr) * 1997-07-10 1999-09-10 Sgs Thomson Microelectronics Piste d'interconnexion reliant, sur plusieurs niveaux de metallisation, une grille isolee d'un transistor a une diode de decharge au sein d'un circuit integre, et procede de realisation d'une telle piste
US6194233B1 (en) * 1998-08-21 2001-02-27 International Business Machines Corporation Integrated circuit and method of manufacture for avoiding damage by electrostatic charge

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035345A1 (en) * 1996-03-20 1997-09-25 National Semiconductor Corporation Mosfet ic with on-chip protection against oxide damage caused by plasma-induced electrical charges

Also Published As

Publication number Publication date
JP2000196022A (ja) 2000-07-14
EP0993046A2 (de) 2000-04-12
US6562664B1 (en) 2003-05-13
DE19844405C1 (de) 1999-12-16
TW456019B (en) 2001-09-21
KR20000023481A (ko) 2000-04-25
EP0993046A3 (de) 2005-06-08

Similar Documents

Publication Publication Date Title
US20060209479A1 (en) ESD protection circuit for low voltages
WO2007046015A1 (en) Improved esd protection for pass-transistors in a voltage regulator
EP1137068B1 (en) Power semiconductor device having a protection circuit
US6212050B1 (en) Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
KR100346774B1 (ko) 스탠다드셀로 구성된 집적 회로내에 보호 소자를 조립하기 위한 방법
KR19990014208A (ko) 정전보호회로
KR100371246B1 (ko) 반도체장치의보호회로
KR100383203B1 (ko) 플래쉬ｅｅｐｒｏｍ
US6556400B1 (en) Reverse polarity protection circuit
US7205581B2 (en) Thyristor structure and overvoltage protection configuration having the thyristor structure
US7440247B2 (en) Gate coupling electrostatic discharge protection circuit with redundant structures
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
JP4584658B2 (ja) 半導体装置
US20050058006A1 (en) Semiconductor device, method for testing the same and IC card
KR20000003590A (ko) Esd소자가 구비된 반도체장치
GB2295049A (en) Overvoltage protection for integrated circuits
KR0172231B1 (ko) 반도체 소자의 정전기 방지회로
KR100283972B1 (ko) 반도체 집적 회로
US20230198250A1 (en) Electrostatic discharge protection circuit
KR100253585B1 (ko) 정전기 보호용 반도체장치
KR100493006B1 (ko) 정전기보호역할을겸하는블락가드링구조
KR100494343B1 (ko) 반도체 소자의 필드 트랜지스터 제조 방법
KR0164801B1 (ko) 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로
KR20020055936A (ko) 정전기 방전 보호 회로
US5768078A (en) Electrostatic discharge protection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150709

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee