KR100494343B1 - 반도체 소자의 필드 트랜지스터 제조 방법 - Google Patents
반도체 소자의 필드 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR100494343B1 KR100494343B1 KR10-2000-0083186A KR20000083186A KR100494343B1 KR 100494343 B1 KR100494343 B1 KR 100494343B1 KR 20000083186 A KR20000083186 A KR 20000083186A KR 100494343 B1 KR100494343 B1 KR 100494343B1
- Authority
- KR
- South Korea
- Prior art keywords
- junction
- field
- manufacturing
- contact
- field transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 6
- 230000035939 shock Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 필드 트랜지스터 제조 방법에 관한 것으로, 제 1 접합부 및 제 1 접합부보다 액티브 영역쪽으로 깊게 형성된 제 2 접합부의 이중 구조로 형성함으로써 접합부로 전류가 과도하게 흐르는 것을 방지하여 콘택 파괴를 방지할 수 있는 반도체 소자의 필드 트랜지스터 제조 방법이 제시된다.
Description
본 발명은 반도체 소자의 필드 트랜지스터 제조 방법에 관한 것으로, 특히 필드 트랜지스터의 접합부를 제 1 접합부 및 제 1 접합부보다 깊게 형성된 제 2 접합부로 형성함으로써 접합부로 전류가 과도하게 흐르는 것을 방지하여 콘택 파괴를 방지할 수 있는 반도체 소자의 필드 트랜지스터 제조 방법에 관한 것이다.
메모리 소자의 집적 회로에서 발생하는 고장 모드(failure mode)에는 여러가지 있는데, 전기적 현상에 의한 모드에는 EOS와 ESD(Electrostatic Discharge; 정전기 방전)로 분류된다. 그중에서 ESD 현상은 정전기가 흐르면서 발생하는 현상으로, 발생 원인에 따라 HBM, MM, CDM으로 분류된다. 이러한 전류는 트랜지스터의 가장 취약한 부분으로 집중되어 흐르기 때문에 접합부나 콘택 또는 게이트 산화막의 용해(melting)에 의한 파괴(failure) 현상의 원인이 된다.
이러한 ESD 현상에 대하여 내부 회로를 보호하기 위해 메모리 소자에서는 입력 핀과 DQ 핀에 ESD 보호 회로를 구성하고 있다. 이러한 보호 회로는 그 기능상 입력단에는 전압을 일정하게 유지하는 역할을 해주도록 하고, 출력단에는 전류를 일정하게 유지하는 역할을 해주도록 한다.
도 1은 입력 핀에 일반적으로 사용되는 ESD 보호 회로이다. 전원 단자(Vcc)와 접지 단자(Vss) 사이에 입력 패드와 연결되도록 전원 필드 트랜지스터(F11)와 접지 필드 트랜지스터(F12)가 접속된다. 그리고, 확산 저항(DR)을 통해 내부 회로로 PMOS 트랜지스터(P11) 및 NMOS 트랜지스터(N11)로 구성된 입력 버퍼가 접속된 다. 이러한 보호 회로는 외부의 정전기 충격으로부터 내부 회로를 보호하도록 구성된다. 일반적으로 메모리에서 입력 핀에 사용되는 보호 회로는 필드 트랜지스터가 주로 사용된다.
도 2는 DQ 핀에서 일반적으로 사용하는 ESD 보호 회로이다. 전원 단자(Vcc)와 접지 단자(Vss) 사이에 DQ 패드와 연결되도록 제 1 PMOS 트랜지스터(P211)와 제 1 NMOS 트랜지스터(N21)가 접속된다. 그리고, 저항(R)을 통해 내부 회로로 제 2 PMOS 트랜지스터(P22) 및 제 2 NMOS 트랜지스터(N22)로 구성된 입력 버퍼가 접속된다. DQ 핀에서는 데이터의 출력을 담당하는 출력 버퍼를 ESD 보호 회로로 사용하고 있는데, 출력 버퍼는 패드에 인접하여 있으며, ESD에 견딜 수 있도록 하기 위해 수백 ㎛의 폭을 갖는 구조로 설계된다.
한편, 입력 핀에 사용되는 ESD 보호 회로에 있어 필드 트랜지스터의 설계는 매우 중요하다. 일반적으로 ESD 입력 회로의 필드 트랜지스터는 HBM에 있어서는 모서리(액티브 영역과 필드 영역이 접하는 부분)에서 전류가 흐르게 되고, 크라우딩 (crowding) 또한 이 부분에서 발생된다. 이와 달리 MM의 경우는 HBM에 비해 전류의 양도 더 많고, 콘택 하단의 접합부로 전류가 많이 흐르게 된다. 그러므로 전류 크라우딩으로 인한 ESD 파괴를 방지하기 위해 적정한 구조가 필요하다.
종래의 0.35㎛ 플래쉬 메모리 소자에서는 도 3 및 도 4에 도시된 바와 같은 필드 트랜지스터를 사용하고 있는데, 종래의 필드 트랜지스터 제조 방법을 설명하면 다음과 같다.
반도체 기판(11 및 101)의 소정 영역에 필드 산화막(102)를 형성하여 필드 영역(12)과 액티브 영역(13)을 확정한다. 그리고 액티브 영역(13)의 반도체 기판에 DDD 공정에 의해 접합부(103)를 형성한다. 셀 영역이 소자 제조 공정중에 반도체 기판 상부에 형성된 절연막(104)의 소정 영역을 식각하여 콘택(14)을 형성한다. 콘택(14)이 매립되도록 전체 구조 상부에 텅스텐등의 도전체막(105)을 형성한 후 전면 식각 공정을 실시한다.
상기한 바와 같이 종래의 필드 트랜지스터 제조 공정에서 접합부는 DDD 공정으로 형성한다. 일반적으로 ESD에는 DDD 구조보다는 LDD 구조가 더 유리하다. 그러나, 플래쉬 메모리 소자에서는 게이트 산화막의 두께 때문에 DDD 구조가 LDD 구조에 비해 유리하며, 또한 입력 핀에 12.5V의 고전압이 인가되는 경우가 있기 때문에 DDD 구조를 사용하고 있다. 그러나 DDD 구조는 LDD에 비해 높은 접합 항복 전압을 가지기 때문에 ESD 파괴 현상으로 나타날 수 있다.
실제로, 현재 사용되고 있는 ESD 특성 확인 결과 모서리 부분의 파괴는 없지만, 필드 트랜지스터내에 콘택 스파이킹 현상이 발견되며, 이러한 콘택 파괴가 입력 핀 누설의 원인이 되고 있다. 이와 같은 결과는 ESD 스트레스에 의하여 콘택 하단의 접합부로 전류가 과도하게 흐르게 되어 콘택 파괴를 유발하게 된다.
본 발명의 목적은 접합부로 전류가 과도하게 흐르는 것을 방지하여 콘택 파괴를 방지할 수 있는 반도체 소자의 필드 트랜지스터 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 접합부의 구조를 변형하여 콘택 파괴를 방지함으로써 ESD 특성을 개선시킬 수 있는 반도체 소자의 필드 트랜지스터 제조 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 필드 트랜지스터 제조 방법은 반도체 기판의 소정 영역에 필드 산화막을 형성하여 필드 영역과 액티브 영역을 확정하는 단계와, 상기 액티브 영역에 제 1 불순물 이온 주입 공정을 실시하여 제 1 접합부를 형성하는 단계와, 상기 액티브 영역의 소정 영역에 제 1 불순물 이온 주입 공정보다 높은 에너지 및 이온량으로 제 2 불순물 이온 주입 공정을 실시하여 상기 제 1 접합부보다 깊게 제 2 접합부를 형성하는 단계와, 전체 구조 상부에 절연막을 형성한 후 상기 절연막의 소정 영역을 식각하여 상기 제 2 접합부를 노출시키는 콘택을 형성하는 단계와, 상기 콘택에 도전체막을 매립시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 5는 본 발명에 따른 반도체 소자의 필드 트랜지스터의 평면도이고, 도 6은 도 5의 B-B' 라인을 따라 절취한 상태의 단면도로서, 이들을 이용하여 본 발명에 따른 반도체 소자의 필드 트랜지스터 제조 방법을 설명하면 다음과 같다.
반도체 기판(21 및 201)의 소정 영역에 필드 산화막(202)를 형성하여 필드 영역(22)과 액티브 영역(23)을 확정한다. 그리고 액티브 영역(23)의 반도체 기판에 DDD 공정에 의해 제 1 접합부(203)를 형성한다. 액티브 영역(23)의 소정 부분에 1 접합부(203)을 형성하기 위한 이온 주입 공정보다 더 높은 에너지 및 불순물 농도로 2차 불순물 이온 주입 공정을 실시하여 제 2 접합부(24 및 204)를 형성한다. 따라서, 제 2 접합부(24 및 204)는 제 1 접합부(203)보다 더 깊이 형성된다. 또한, 제 2 접합부(24 및 204)는 필드 산화막(202)과 제 1 접합부(203)가 접하는 부분보다 액티브 영역쪽으로 형성한다. 셀 영역의 소자 제조 공정중에 반도체 기판(21) 상부에 형성된 절연막(205)의 소정 영역을 식각하여 콘택(25)을 형성한다. 콘택(25)이 매립되도록 전체 구조 상부에 텅스텐등의 도전체막(206)을 형성한 후 전면 식각 공정을 실시한다.
상술한 바와 같이 본 발명에서는 ESD 보호 회로용 필드 트랜지스터의 제 1 접합부 안쪽으로 제 1 접합부보다 높은 에너지 및 이온양으로 제 2 접합부를 형성함으로써 DDD 구조의 접합부의 단점인 전류 크라우딩을 방지하여 전류를 분산시켜 ESD 특성을 개선시킬 수 있다. 제 2 접합부는 접합 항복 전압이 상대적으로 낮기 때문에 전류가 주로 제 2 접합부쪽으로 집중적으로 빠지게 되며, 또한 기존의 경우처럼 한곳에 집중되는 것이 아니라 골고루 분산되므로 ESD 특성에 유리하게 된다. 뿐만 아니라 ESD에 의한 열충격(thermal shock)이 발생된다 하더라고 제 2 접합부에서 발생되므로 게이트 산화막이나 콘택에 거의 영향을 미치지 않으며, 콘택 용해 현상이 발생되더라도 제 2 접합부가 누설 원인을 제거할 수 있다.
한편, DQ 핀의 ESD 보호 회로로 사용되는 입출력 드라이버의 트랜지스터를 상기와 같은 방법으로 형성하도라도 채널쪽은 종래의 형태와 차이가 없기 때문에 입출력 드라이버의 정상적인 동작에 문제가 없다.
상술한 바와 같이 본 발명에 의하면 효과적으로 ESD를 보호할 수 있어 반도체 소자의 특성을 향상시킬 수 있다.또한, 제 2 접합부의 접합 항복 전압이 상대적으로 낮으므로 전류가 주로 제 2 접합부쪽으로 집중적으로 빠지게 되며, 골고루 분산되므로 ESD 특성에 유리하게 된다. 뿐만 아니라, ESD에 의한 열충격이 발생된다 하더라도 제 2 접합부에서 발생되므로 게이트 산화막이나 콘택에 거의 영향을 미치지 않으며, 콘택 용해가 발생되더라도 제 2 접합부가 누설 원인을 제거할 수 있다.
도 1은 입력핀에 사용되는 ESD 보호 회로.
도 2는 DQ핀에 사용되는 ESD 보호 회로.
도 3은 종래의 필드 트랜지스터의 평면도.
도 4는 도 3의 A-A' 라인을 따라 절취한 필드 트랜지스터의 단면도.
도 5는 본 발명에 따른 필드 트랜지스터의 평면도.
도 6은 도 5의 B-B' 라인을 따라 절취한 상태의 필드 트랜지스터의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 22 : 반도체 기판 12 및 22 : 필드 영역
13 및 23 : 액티브 영역 14 및 25 : 콘택
24 : 제 2 접합부
101 및 201 : 반도체 기판 102 및 202 : 필드 산화막
103 : 접합부 104 및 205 : 절연막
105 및 206 : 도전체막 203 : 제 1 접합부
204 : 제 2 접합부
Claims (6)
- 반도체 기판의 소정 영역에 필드 산화막을 형성하여 필드 영역과 액티브 영역을 확정하는 단계와,상기 액티브 영역에 제 1 불순물 이온 주입 공정을 실시하여 제 1 접합부를 형성하는 단계와,상기 액티브 영역의 소정 영역에 상기 제 1 불순물 이온 주입 공정보다 높은 이온양으로 제 2 불순물 이온 주입 공정을 실시하여 제 2 접합부를 형성하는 단계와,전체 구조 상부에 절연막을 형성한 후 상기 절연막의 소정 영역을 식각하여 콘택을 형성하는 단계와,상기 콘택에 도전체막을 매립시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 필드 트랜지스터 제조 방법.
- 제 1 항에 있어서, 상기 제 1 접합부는 DDD 구조로 형성하는 것을 특징으로 하는 반도체 소자의 필드 트랜지스터 제조 방법.
- 제 1 항에 있어서, 상기 제 2 접합부는 상기 제 1 접합부보다 액티브 영역 쪽으로 형성하는 것을 특징으로 하는 반도체 소자의 필드 트랜지스터 제조 방법.
- 제 1 항에 있어서, 상기 제 2 불순물 이온 주입 공정은 상기 제 1 불순물 이온 주입 공정보다 높은 에너지로 실시하는 것을 특징으로 하는 반도체 소자의 필드 트랜지스터 제조 방법.
- 제 1 항에 있어서, 상기 제 2 접합부는 상기 제 1 접합부보다 깊이 형성하는 것을 특징으로 하는 반도체 소자의 필드 트랜지스터 제조 방법.
- 제 1 항에 있어서, 상기 콘택은 상기 제 2 접합부를 노출시키도록 형성하는 것을 특징으로 하는 반도체 소자의 필드 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083186A KR100494343B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체 소자의 필드 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083186A KR100494343B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체 소자의 필드 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020053527A KR20020053527A (ko) | 2002-07-05 |
| KR100494343B1 true KR100494343B1 (ko) | 2005-06-13 |
Family
ID=27686899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0083186A KR100494343B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체 소자의 필드 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100494343B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920015549A (ko) * | 1991-01-23 | 1992-08-27 | 김광호 | 반도체소자의 정전방전 보호장치 |
| US5789784A (en) * | 1996-05-02 | 1998-08-04 | Etron Technology, Inc. | Protection device structure for low supply voltage applications |
| KR19980053685A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 정전기 방지 구조 및 그 제조방법 |
| KR100211539B1 (ko) * | 1995-12-29 | 1999-08-02 | 김영환 | 반도체소자의 정전기방전 보호장치 및 그 제조방법 |
-
2000
- 2000-12-27 KR KR10-2000-0083186A patent/KR100494343B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920015549A (ko) * | 1991-01-23 | 1992-08-27 | 김광호 | 반도체소자의 정전방전 보호장치 |
| KR100211539B1 (ko) * | 1995-12-29 | 1999-08-02 | 김영환 | 반도체소자의 정전기방전 보호장치 및 그 제조방법 |
| US5789784A (en) * | 1996-05-02 | 1998-08-04 | Etron Technology, Inc. | Protection device structure for low supply voltage applications |
| KR19980053685A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 정전기 방지 구조 및 그 제조방법 |
| KR100214860B1 (ko) * | 1996-12-27 | 1999-08-02 | 김영환 | 반도체 소자의 정전기 방지 구조 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020053527A (ko) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387189B1 (ko) | 절연체상반도체장치및그보호회로 | |
| KR100494343B1 (ko) | 반도체 소자의 필드 트랜지스터 제조 방법 | |
| KR100766222B1 (ko) | 반도체 소자의 필드 트랜지스터 제조 방법 | |
| KR100214860B1 (ko) | 반도체 소자의 정전기 방지 구조 및 그 제조방법 | |
| KR100258363B1 (ko) | 반도체 소자의 정전기 방지용 트랜지스터 제조방법 | |
| KR20020055936A (ko) | 정전기 방전 보호 회로 | |
| KR100362180B1 (ko) | 고내압회로의 정전방전 보호소자의 제조방법 | |
| KR100494143B1 (ko) | 반도체장치의 필드트랜지스터 구조 | |
| KR100685603B1 (ko) | 플래쉬 메모리 소자의 정전기 방전 보호 회로 | |
| KR100253585B1 (ko) | 정전기 보호용 반도체장치 | |
| KR100312385B1 (ko) | 플래쉬 메모리 소자의 정전기 방전 보호 회로 | |
| KR100353817B1 (ko) | 실리사이드 형성에 따른 정전방전 보호 소자의 특성저하를 방지할 수 있는 반도체 장치 및 그 제조 방법 | |
| KR100333128B1 (ko) | 반도체소자의정전기보호소자 | |
| KR100235970B1 (ko) | 반도체 소자의 정전기 방지용 트랜지스터 제조방법 | |
| KR100290788B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
| KR20000045484A (ko) | 정전기방전 보호소자가 구비된 반도체장치의 제조방법 | |
| KR100476699B1 (ko) | 정전기 방전 보호 회로 및 그 제조 방법 | |
| KR20040086703A (ko) | 플래시 셀을 이용한 정전기 방전 보호 회로 | |
| KR100305013B1 (ko) | 정전기 보호소자를 구비하는 반도체소자 | |
| KR20030051032A (ko) | 정전기 방전 보호 회로 | |
| KR100609528B1 (ko) | 정전기방전 보호장치 | |
| KR100334863B1 (ko) | 반도체장치 | |
| KR20050035687A (ko) | 정전기 방전 보호소자 및 그의 제조하는 방법 | |
| KR20030089062A (ko) | 정전기방전 보호소자가 구비되는 반도체소자 | |
| KR20060078398A (ko) | 반도체 소자 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |