KR970003275A - 과전류에 대하여 안정한 반도체 메모리 장치의 리던던시 디코더 회로 - Google Patents

과전류에 대하여 안정한 반도체 메모리 장치의 리던던시 디코더 회로 Download PDF

Info

Publication number
KR970003275A
KR970003275A KR1019950018966A KR19950018966A KR970003275A KR 970003275 A KR970003275 A KR 970003275A KR 1019950018966 A KR1019950018966 A KR 1019950018966A KR 19950018966 A KR19950018966 A KR 19950018966A KR 970003275 A KR970003275 A KR 970003275A
Authority
KR
South Korea
Prior art keywords
transistor
gate
redundancy decoder
voltage terminal
decoder circuit
Prior art date
Application number
KR1019950018966A
Other languages
English (en)
Other versions
KR100215760B1 (ko
Inventor
김종영
곽충근
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018966A priority Critical patent/KR100215760B1/ko
Publication of KR970003275A publication Critical patent/KR970003275A/ko
Application granted granted Critical
Publication of KR100215760B1 publication Critical patent/KR100215760B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
EOS(Electric Over Stress), ESD(Electro Static Dishcharge) 테스트에서 발생하는 과전류에 대하여 보다 강화된 반도체 메모리 장치의 리던던시 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
ESD 테스트 상에서 발생하는 과전류로부터 내부회로 손상방지용인 리던던시 디코더의 트랜지스터의 게이트 산화막을 보호하는 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
한측에는 전원전압단자가 연결되는 제1저항성 수단의 타측과 연결되고 타측에는 접지전압 단자와 연결되는 퓨즈수단과, 게이트는 상기 제1저항성수단의 출력단과 상기 퓨즈수단의 입력단에 공통 연결되고 한측에는 전원 전압단자가 연결되며 테스트상에 발생되는 상기 과전류의 전압을 강하시키기 위한 제2저항수단의 타측에 소오스가 연결되는 파형 모오스 트랜지스터와, 드레인 상기 피형 모오스 트랜지스터의 드레인과 연결되고 게이트는 상기 피형 모오스 트랜지스터의 게이트와 연결되고 소오스는 접지전압단자와 연결되는 엔형 모오스 트랜지스터를 가지는 것을 요지로 한다.
4. 발명의 중요한 용도
과전류로부터 내부회로 손상방지용인 리던던시 디코더의 트랜지스터의 게이트 산화막을 보호하기 위한 반도체 메모리 장치의 리던던시 디코더 회로에 적합하다.

Description

과전류에 대하여 안정한 반도체 메모리 장치의 리던던시 디코더 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도(3A)(3B)는 본 발명에 따른 리던던시 디코더의 회로 및 평면도, 제4도(4A)(4B)는 본 발명에 따른 다른 리던던시 디코더의 회로 및 평면도.

Claims (6)

  1. 과전류로부터 내부회로 손상방지용인 리던던시 디코더의 트랜지스터의 게이트 산화막을 보호하기 위한 반도체 메모리 장치의 리던던시 디코더 회로에 있어서; 한측에는 전원전압단자가 연결되는 제1저항성수단의 타측과 연결되고 타측에는 접지전압 단자와 연결되는 퓨즈수단과; 게이트는 상기 제1저항성수단의 출력단과 상기 퓨즈수단의 입력단에 공통 연결되고 한측에는 전원전압단자가 연결되며 테스트상에 발생되는 상기 과전류의 전압을 강하시키기 위한 제2저항수단의 타측에 소오스가 연결되는 파형 모오스 트랜지스터와; 드레인 상기 피형 모오스 트랜지스터의 드레인과 연결되고 게이트는 상기 피형 모오스 트랜지스터의 게이트와 연결되고 소오스는 접지전압단자와 연결되는 엔형 모오스 트랜지스터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 디코더 회로.
  2. 제1항에 있어서, 상기 제2저항수단의 성분은 폴리로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 디코더 회로.
  3. 제1항에 있어서, 상기 제2저항수단의 성분은 액티브 저항으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 디코더 회로.
  4. 과전류로부터 내부회로 손상방지용인 리던던시 디코더의 트랜지스터의 게이트 산화막을 보호하기 위한 반도체 메모리 장치의 리던던시 디코더 회로에 있어서; 전원전압 단자가 연결되는 퓨즈수단과; 한측에는 상기 퓨즈수단의 출력단과 연결되고 타측에는 접지전압 단자와 연결되는 제1저항성수단과; 게이트 상기 제1저항성 수단의 입력단과 상기 퓨즈수단의 출력단에 공통연결되고 소오스는 전원전압 단자와 연결되는 피형 모오스 트랜지스터와; 게이트는 상기 피형 모오스 트랜지스터의 게이트단자와 연결되고 드레인은 상기 피형 모오스 트랜지스터의 드레인단자와 연결되고 소오스는 과전류의 전압강하를 일으키는 제2저항성수단의 일측에 연결되는 엔형 모오스 트랜지스터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 디코더 회로.
  5. 제4항에 있어서, 상기 제2저항성 수단의 성분은 폴리로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 디코더 회로.
  6. 제4항에 있어서, 상기 제2고저항성 수단의 성분은 액티브 저항으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 디코더 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018966A 1995-06-30 1995-06-30 과전류에대하여안정한반도체메모리장치의리던던시디코더회로 KR100215760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018966A KR100215760B1 (ko) 1995-06-30 1995-06-30 과전류에대하여안정한반도체메모리장치의리던던시디코더회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018966A KR100215760B1 (ko) 1995-06-30 1995-06-30 과전류에대하여안정한반도체메모리장치의리던던시디코더회로

Publications (2)

Publication Number Publication Date
KR970003275A true KR970003275A (ko) 1997-01-28
KR100215760B1 KR100215760B1 (ko) 1999-08-16

Family

ID=19419368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018966A KR100215760B1 (ko) 1995-06-30 1995-06-30 과전류에대하여안정한반도체메모리장치의리던던시디코더회로

Country Status (1)

Country Link
KR (1) KR100215760B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451490B1 (ko) * 1997-10-24 2005-04-06 주식회사 하이닉스반도체 디램의 손상방지회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022051181A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム及び電源回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451490B1 (ko) * 1997-10-24 2005-04-06 주식회사 하이닉스반도체 디램의 손상방지회로

Also Published As

Publication number Publication date
KR100215760B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100297014B1 (ko) Npn 바이폴라 트랜지스터를 사용하는 정전방전(esd)보호
US7224560B2 (en) Destructive electrical transient protection
TW405246B (en) Simple bicmos process for creation of low trigger voltage scr and zener diode pad protection
US5907462A (en) Gate coupled SCR for ESD protection circuits
JP4401500B2 (ja) 静電放電における寄生バイポーラ効果を低減する半導体装置および方法
JP3992855B2 (ja) 静電気放電保護のための回路
US7889469B2 (en) Electrostatic discharge protection circuit for protecting semiconductor device
JPH07321628A (ja) ヒステリシストリガ回路を用いる静電放電保護
KR960005986A (ko) 반도체 집적회로장치
JPH08222643A (ja) 半導体装置の入力保護回路
US11804708B2 (en) Fast triggering electrostatic discharge protection
KR930020660A (ko) Esd 보호장치
KR960030398A (ko) Esd 보호 회로를 갖는 반도체장치
KR970003275A (ko) 과전류에 대하여 안정한 반도체 메모리 장치의 리던던시 디코더 회로
JP4127007B2 (ja) 半導体装置
US6760204B2 (en) Semiconductor integrated circuit device and method for designing the same
KR930009026B1 (ko) 정전보호회로
Watt et al. A hot-carrier triggered SCR for smart power bus ESD protection
KR100608437B1 (ko) 다이오드를 이용한 정전 방전 보호회로
JP3196422B2 (ja) 入出力保護回路
JPS59224172A (ja) 半導体回路装置における破壊防止回路
KR920702025A (ko) Mos 소자용 과전압 보호회로
KR20020055936A (ko) 정전기 방전 보호 회로
KR100613055B1 (ko) 반도체 소자의 정전기 방전 보호 회로
Vashchenko et al. Self-Protecting Arrays for Open Drain Circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee