JPH04191678A - 集積回路検査装置 - Google Patents
集積回路検査装置Info
- Publication number
- JPH04191678A JPH04191678A JP2320945A JP32094590A JPH04191678A JP H04191678 A JPH04191678 A JP H04191678A JP 2320945 A JP2320945 A JP 2320945A JP 32094590 A JP32094590 A JP 32094590A JP H04191678 A JPH04191678 A JP H04191678A
- Authority
- JP
- Japan
- Prior art keywords
- test signal
- signal
- integrated circuit
- test
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims description 74
- 238000007689 inspection Methods 0.000 abstract description 11
- 238000011156 evaluation Methods 0.000 abstract description 4
- 230000000630 rising effect Effects 0.000 abstract 5
- 238000000034 method Methods 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、デジタル集積回路を検査する集積回路検査
装置に関し、特に検査能力を向上させた集積回路検査装
置に関する。
装置に関し、特に検査能力を向上させた集積回路検査装
置に関する。
（従来の技術）
デジタル集積回路を被測定デバイス（ＤＵＴ ：Ｄｅｖ
ｉｃｅ Ｕｎｄｅｒ Ｔｅ５ｔ）とする集積回路検
査装置としては、例えば第６図に示すように構成された
ものがある。
ｉｃｅ Ｕｎｄｅｒ Ｔｅ５ｔ）とする集積回路検
査装置としては、例えば第６図に示すように構成された
ものがある。
第６図に示す集積回路検査装置は、波形整形器１と電力
増幅回路２を備えて構成されている。
増幅回路２を備えて構成されている。
波形整形器１は、論理”１”、論理“０“で表わされる
入力検査パターンと、ＤＵＴ３に与えられる検査信号の
高レベル電力と低レベル電力の変化タイミングを示すタ
イミング情報を入力し、検査パターンをタイミング情報
によって検査信号に対応した小電力の検査小信号に波形
整形する。波形整形された検査小信号は、波形整形器］
から電力増幅回路２を構成するＩ・ライバー４にｌｊえ
られる。
入力検査パターンと、ＤＵＴ３に与えられる検査信号の
高レベル電力と低レベル電力の変化タイミングを示すタ
イミング情報を入力し、検査パターンをタイミング情報
によって検査信号に対応した小電力の検査小信号に波形
整形する。波形整形された検査小信号は、波形整形器］
から電力増幅回路２を構成するＩ・ライバー４にｌｊえ
られる。
ドライバー４は、高レベル信号増幅用の高位電源５と低
レベル信号増幅用の低位電源６とともに電力増幅回路を
構成し、波形整形器１から発生される検査小信号を電力
増幅する。すなわち、検査小信号が高レベルの場合には
、検査信号の高位側のレベルを設定する高位レベル設定
信号によって設定された電力が高位電源５からドライバ
ー４に供給され、低レベルの場合には、検査信号の低位
のレベルを設定する低位レベル設定信号によって設定さ
れた電力が低位電源６からドライバー４に供給され、こ
れらの電力によって小電力の検査小信号は設定されたレ
ベルの検査信号に電力増幅される。電力増幅された検査
信号は、ドライバー４からＤＵＴ３の入力ピンに供給さ
れ、この検査信号に基づいて実行されたＤＯＵ３の検査
結果は、コンパレータ等に与えられて良否が判定される
。
レベル信号増幅用の低位電源６とともに電力増幅回路を
構成し、波形整形器１から発生される検査小信号を電力
増幅する。すなわち、検査小信号が高レベルの場合には
、検査信号の高位側のレベルを設定する高位レベル設定
信号によって設定された電力が高位電源５からドライバ
ー４に供給され、低レベルの場合には、検査信号の低位
のレベルを設定する低位レベル設定信号によって設定さ
れた電力が低位電源６からドライバー４に供給され、こ
れらの電力によって小電力の検査小信号は設定されたレ
ベルの検査信号に電力増幅される。電力増幅された検査
信号は、ドライバー４からＤＵＴ３の入力ピンに供給さ
れ、この検査信号に基づいて実行されたＤＯＵ３の検査
結果は、コンパレータ等に与えられて良否が判定される
。
（発明が解決しようとする課題）
このように、従来の集積回路検査装置からＤＵＴに供給
される検査信号にあっては、タイミング波形と高位レベ
ル及び低位レベルの電力のみが規定されているたけてあ
った。
される検査信号にあっては、タイミング波形と高位レベ
ル及び低位レベルの電力のみが規定されているたけてあ
った。
しかしながら、ＣＭＯ３回路の場合には、入力信号はそ
の立ち上がり及び立ち下がりにおいて中間電位となるた
め、回路に貫通電流が流れる。したがって、このような
状態を評価、検査するためには、入力信号の立ち上がり
時間及び立ち下がり時間を考慮する必要がある。
の立ち上がり及び立ち下がりにおいて中間電位となるた
め、回路に貫通電流が流れる。したがって、このような
状態を評価、検査するためには、入力信号の立ち上がり
時間及び立ち下がり時間を考慮する必要がある。
また、近年の集積回路にあっては、高速化が進められて
いるため、入力信号の立ち上がり時間、立ち下がり時間
が短くなってきている。したがって、これらの集積回路
を正確に評価、検査するためには、入力信号の立ち上が
り時間及び立ち下がり時間を測定項目に加えることが必
要不可欠になってきている。
いるため、入力信号の立ち上がり時間、立ち下がり時間
が短くなってきている。したがって、これらの集積回路
を正確に評価、検査するためには、入力信号の立ち上が
り時間及び立ち下がり時間を測定項目に加えることが必
要不可欠になってきている。
しかしながら、従来の集積回路検査装置にあっては、上
述したように、検査信号の立ち上がり時間及び立ち下が
り時間を可変できるものがなく、ＤＵＴにおける入力信
号の立ち上がり時間、立ち下がり時間に依存した評価を
行なうことができないといった不具合を招いていた。
述したように、検査信号の立ち上がり時間及び立ち下が
り時間を可変できるものがなく、ＤＵＴにおける入力信
号の立ち上がり時間、立ち下がり時間に依存した評価を
行なうことができないといった不具合を招いていた。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、ＤＵＴに与えられる検査信
号の立ち上がり時間及び立ち下がり時間に依存する評価
、検査を可能とし、検査能力の高い集積回路検査装置を
提供することにある。
、その目的とするところは、ＤＵＴに与えられる検査信
号の立ち上がり時間及び立ち下がり時間に依存する評価
、検査を可能とし、検査能力の高い集積回路検査装置を
提供することにある。
［発明の構成コ
（課題を解決するための手段）
上記目的を達成するために、この発明は、被検査集積回
路の入力端子に印加される検査信号に対応した小振幅の
検査小信号を発生する検査小信号発生手段と、前記検査
小信号発生手段から発生された検査小信号を設定された
電力の検査信号に増幅し、増幅した検査信号を被検査集
積回路の入力端子に印加する検査信号供給手段と、前記
検査信号供給手段における電力供給を制御することによ
って、前記検査信号供給手段により増幅された検査信号
の立ち上がり時間及び立ち下がり時間をそれぞれ独立し
て指定された値に設定制御する制御手段とから構成され
る。
路の入力端子に印加される検査信号に対応した小振幅の
検査小信号を発生する検査小信号発生手段と、前記検査
小信号発生手段から発生された検査小信号を設定された
電力の検査信号に増幅し、増幅した検査信号を被検査集
積回路の入力端子に印加する検査信号供給手段と、前記
検査信号供給手段における電力供給を制御することによ
って、前記検査信号供給手段により増幅された検査信号
の立ち上がり時間及び立ち下がり時間をそれぞれ独立し
て指定された値に設定制御する制御手段とから構成され
る。
（作用）
上記構成において、この発明は、検査信号の立ち上がり
時間及び立ち下がり時間をそれぞれ独立して可変制御す
るようにしている。
時間及び立ち下がり時間をそれぞれ独立して可変制御す
るようにしている。
（実施例）
以下、図面を用いてこの発明の詳細な説明する。
第１図はこの発明の一実施例に係わる集積検査装置の要
部構成を示す図である。なお、第１図において、第６図
と同符号のものは同一物であり、その説明は省略する。
部構成を示す図である。なお、第１図において、第６図
と同符号のものは同一物であり、その説明は省略する。
第１図において、集積回路検査装置は、第６図に示した
従来の集積回路検査装置の構成に加えて、制御装置７を
備え、高レベル信号増幅用の高位電源８及び低レベル信
号増幅用の低位電源９が制御装置７により制御される。
従来の集積回路検査装置の構成に加えて、制御装置７を
備え、高レベル信号増幅用の高位電源８及び低レベル信
号増幅用の低位電源９が制御装置７により制御される。
制御装置７は、ＤＵＴ３の入力信号となる検査信号の立
ち上がり時間（Ｔｒ）を設定するＴｒ設定データと、立
ち下がり時間（Ｔｄ）を設定するＴｄ設定データを入力
し、これらの設定データに基づいて高位電源８及び低位
電源９を制御し、検査信号の立ち上がり時間及び立ち下
がり時間を設定制御する。すなわち、制御装置７は、ド
ライバー４の出力となる検査信号の立ち上がり、時間及
び立ち下がり時間が設定値となるように、高位電源８及
び低位電源９からドライバー４に供給される電力を調整
制御する。
ち上がり時間（Ｔｒ）を設定するＴｒ設定データと、立
ち下がり時間（Ｔｄ）を設定するＴｄ設定データを入力
し、これらの設定データに基づいて高位電源８及び低位
電源９を制御し、検査信号の立ち上がり時間及び立ち下
がり時間を設定制御する。すなわち、制御装置７は、ド
ライバー４の出力となる検査信号の立ち上がり、時間及
び立ち下がり時間が設定値となるように、高位電源８及
び低位電源９からドライバー４に供給される電力を調整
制御する。
したがって、ドライバー４からＤＵＴ３に与えられる検
査信号は、そのタイミング波形と高位レベル及び低位レ
ベルが従来と同様にして決定され、立ち上がり時間及び
立ち下がり時間がドライバー４へ供給される電力によっ
て決定される。
査信号は、そのタイミング波形と高位レベル及び低位レ
ベルが従来と同様にして決定され、立ち上がり時間及び
立ち下がり時間がドライバー４へ供給される電力によっ
て決定される。
このような検査信号は、例えば第２図乃至第５図の波形
図に示すように、その立ち上がり時間（Ｔｒ）及び立ち
下がり時間（Ｔｄ）が設定される。
図に示すように、その立ち上がり時間（Ｔｒ）及び立ち
下がり時間（Ｔｄ）が設定される。
第２図では、立ち上がり時間（Ｔｒ）と立ち下がり時間
（Ｔｄ）をともに“０”に設定された検査信号を示して
いる。
（Ｔｄ）をともに“０”に設定された検査信号を示して
いる。
第３図では、立ち上がり時間（Ｔ「）と立ち下がり時間
（Ｔｄ）をともに“Ａ” （但し、Ａは実数）に設定さ
れた検査信号を示している。
（Ｔｄ）をともに“Ａ” （但し、Ａは実数）に設定さ
れた検査信号を示している。
第４図では、立ち上がり時間（Ｔｒ）と立ち下がり時間
（Ｔｄ）の関係が、Ｔｒ＞Ｔｄ、すなわち立ち上がり時
間（Ｔｒ）が立ち下がり時間（Ｔｄ）よりも長くなるよ
うに設定された検査信号を示している。
（Ｔｄ）の関係が、Ｔｒ＞Ｔｄ、すなわち立ち上がり時
間（Ｔｒ）が立ち下がり時間（Ｔｄ）よりも長くなるよ
うに設定された検査信号を示している。
第５図では、立ち上がり時間（Ｔｒ）と立ち下がり時間
（Ｔｄ）の関係が、Ｔｒ＜Ｔｄ、すなわち立ち上がり時
間（Ｔｒ）が立ち下がり時間（Ｔｄ）よりも短くなるよ
うに設定された検査信号を示している。
（Ｔｄ）の関係が、Ｔｒ＜Ｔｄ、すなわち立ち上がり時
間（Ｔｒ）が立ち下がり時間（Ｔｄ）よりも短くなるよ
うに設定された検査信号を示している。
このように、検査信号は、高レベル側の設定電位（Ｖｕ
）及び低レベル側の設定電位（Ｖ＋、）に係わらず、立
ち上がり時間（Ｔｒ）と立ち下がり時間（Ｔｄ）がそれ
ぞれ独立して任意に可変されて、ドライバー４からＤＵ
Ｔ３の入力ピンに供給される。
）及び低レベル側の設定電位（Ｖ＋、）に係わらず、立
ち上がり時間（Ｔｒ）と立ち下がり時間（Ｔｄ）がそれ
ぞれ独立して任意に可変されて、ドライバー４からＤＵ
Ｔ３の入力ピンに供給される。
したがって、ＤＵＴ３の入力信号の立ち上がり時間及び
立ち下がり時間を変化させながらＤＵＴ３の測定を行な
うことが可能となる。これにより、例えばＣＭＯ８回路
における入力信号の立ち上がり時間及び立ち下がり時間
に対する消費電流を評価することができるようになる。
立ち下がり時間を変化させながらＤＵＴ３の測定を行な
うことが可能となる。これにより、例えばＣＭＯ８回路
における入力信号の立ち上がり時間及び立ち下がり時間
に対する消費電流を評価することができるようになる。
さらには、入力信号の立ち上がり時間及び立ち下がり時
間に対する動作速度を評価することが可能となる。
間に対する動作速度を評価することが可能となる。
［発明の効果］
以上説明したように、この発明によれば、被検査集積回
路の入力信号となる検査信号の立ち上がり時間及び立ち
下がり時間をそれぞれ可変できるようにしたので、入力
信号の立ち上がり時間及び立ち下がり時間に依存する評
価、検査を行なうことが可能となり、検査能力を向上さ
せた集積回路検査装置を提供することができる。
路の入力信号となる検査信号の立ち上がり時間及び立ち
下がり時間をそれぞれ可変できるようにしたので、入力
信号の立ち上がり時間及び立ち下がり時間に依存する評
価、検査を行なうことが可能となり、検査能力を向上さ
せた集積回路検査装置を提供することができる。
第１図はこの発明の一実施例に係わる集積回路検査装置
の要部構成を示す図、 第２図乃至第５図は第１図に示す装置における検査信号
の波形を示す図、 第６図は従来の集積回路検査装置の要部構成を示す図で
ある。 Ｑ− １・・・波形整形器 ２・・・電力増幅回路 ３・・・ＤＵＴ （被測定デバイス） ４・・・ドライバー ５．８・・・高レベル信号増幅用電源 ６．９・・・低レベル信号増幅用電源 ７・・・制御装置
の要部構成を示す図、 第２図乃至第５図は第１図に示す装置における検査信号
の波形を示す図、 第６図は従来の集積回路検査装置の要部構成を示す図で
ある。 Ｑ− １・・・波形整形器 ２・・・電力増幅回路 ３・・・ＤＵＴ （被測定デバイス） ４・・・ドライバー ５．８・・・高レベル信号増幅用電源 ６．９・・・低レベル信号増幅用電源 ７・・・制御装置
Claims (1)
- 【特許請求の範囲】 被検査集積回路の入力端子に印加される検査信号に対応
した小振幅の検査小信号を発生する検査小信号発生手段
と、 前記検査小信号発生手段から発生された検査小信号を設
定された電力の検査信号に増幅し、増幅した検査信号を
被検査集積回路の入力端子に印加する検査信号供給手段
と、 前記検査信号供給手段における電力供給を制御すること
によって、前記検査信号供給手段により増幅された検査
信号の立ち上がり時間及び立ち下がり時間をそれぞれ独
立して指定された値に設定制御する制御手段と を有することを特徴とする集積回路検査装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320945A JPH04191678A (ja) | 1990-11-27 | 1990-11-27 | 集積回路検査装置 |
| US07/796,585 US5412258A (en) | 1990-11-27 | 1991-11-22 | Integrated circuit testing device |
| KR1019910021004A KR950010412B1 (ko) | 1990-11-27 | 1991-11-23 | 집적회로 검사장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320945A JPH04191678A (ja) | 1990-11-27 | 1990-11-27 | 集積回路検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04191678A true JPH04191678A (ja) | 1992-07-09 |
Family
ID=18127043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320945A Pending JPH04191678A (ja) | 1990-11-27 | 1990-11-27 | 集積回路検査装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5412258A (ja) |
| JP (1) | JPH04191678A (ja) |
| KR (1) | KR950010412B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007122990A1 (ja) * | 2006-04-19 | 2007-11-01 | Advantest Corporation | 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム |
| US8756805B2 (en) | 2009-03-12 | 2014-06-24 | Tatsuta Electric Wire & Cable Co., Ltd. | Method of manufacturing multilayer printed wiring board |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661809A1 (en) * | 1993-12-30 | 1995-07-05 | STMicroelectronics S.A. | A buffer stage for use with a current controlled oscillator |
| KR100200916B1 (ko) * | 1995-11-16 | 1999-06-15 | 윤종용 | 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치 |
| TW334532B (en) * | 1996-07-05 | 1998-06-21 | Matsushita Electric Ind Co Ltd | The inspection system of semiconductor IC and the method of generation |
| CN100424519C (zh) * | 2003-05-15 | 2008-10-08 | 爱德万测试株式会社 | 测试装置 |
| US8310252B2 (en) * | 2009-10-26 | 2012-11-13 | Hewlett-Packard Development Company, L.P. | Testing a nonvolatile circuit element having multiple intermediate states |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121779A (ja) * | 1987-11-05 | 1989-05-15 | Hitachi Electron Eng Co Ltd | Ｉｃ試験装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882506A (en) * | 1986-09-17 | 1989-11-21 | Advanced Micro Devices, Inc. | Low voltage and low power detector circuits |
| US4812677A (en) * | 1987-10-15 | 1989-03-14 | Motorola | Power supply control with false shut down protection |
| US4907230A (en) * | 1988-02-29 | 1990-03-06 | Rik Heller | Apparatus and method for testing printed circuit boards and their components |
| US5095226A (en) * | 1989-08-08 | 1992-03-10 | Asahi Kogaku Kogyo Kabushiki Kaisha | Device for operating charge transfer device with different power supply voltages |
-
1990
- 1990-11-27 JP JP2320945A patent/JPH04191678A/ja active Pending
-
1991
- 1991-11-22 US US07/796,585 patent/US5412258A/en not_active Expired - Fee Related
- 1991-11-23 KR KR1019910021004A patent/KR950010412B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121779A (ja) * | 1987-11-05 | 1989-05-15 | Hitachi Electron Eng Co Ltd | Ｉｃ試験装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007122990A1 (ja) * | 2006-04-19 | 2007-11-01 | Advantest Corporation | 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム |
| US8330471B2 (en) | 2006-04-19 | 2012-12-11 | Advantest Corporation | Signal generation and detection apparatus and tester |
| US8756805B2 (en) | 2009-03-12 | 2014-06-24 | Tatsuta Electric Wire & Cable Co., Ltd. | Method of manufacturing multilayer printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010308A (ko) | 1992-06-26 |
| US5412258A (en) | 1995-05-02 |
| KR950010412B1 (ko) | 1995-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271515A (en) | Universal analog and digital tester | |
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| KR20100131490A (ko) | 프로그래밍 가능한 이득 트랜스 임피던스 증폭기 과부하 복구 회로 | |
| JPH04191678A (ja) | 集積回路検査装置 | |
| US6549081B1 (en) | Integrator/ comparator control of ring oscillator frequency and duty cycle | |
| JPS62134576A (ja) | 集積モジユ−ルの試験方法および回路装置 | |
| JPH06222108A (ja) | 半導体試験装置 | |
| JP2612213B2 (ja) | Ｉｃ試験装置 | |
| JPH01206275A (ja) | 高電圧供給装置 | |
| KR20000062475A (ko) | 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법 | |
| JPH11153641A (ja) | 半導体デバイス試験装置 | |
| JPS5820942Y2 (ja) | 電源試験用負荷装置 | |
| JPS61286768A (ja) | テスト装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH0212074A (ja) | Ｉｃ試験装置における測定用電源装置 | |
| JPH04359173A (ja) | 直流特性試験回路 | |
| JPH07248354A (ja) | 半導体集積回路装置の検査方法 | |
| JP2960247B2 (ja) | 集積回路 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH05322981A (ja) | ロジックテスタ | |
| JPH1138102A (ja) | 集積回路の雑音の計測装置及びその駆動方法 | |
| JPS63279180A (ja) | 論理回路試験機 | |
| JP2001166005A (ja) | 半導体試験装置のデバイス用電源装置 | |
| JPH04225177A (ja) | 半導体装置のスルーレート測定装置 | |
| JPH02132382A (ja) | 半導体試験装置 |