KR950010412B1 - 집적회로 검사장치 - Google Patents

집적회로 검사장치 Download PDF

Info

Publication number
KR950010412B1
KR950010412B1 KR1019910021004A KR910021004A KR950010412B1 KR 950010412 B1 KR950010412 B1 KR 950010412B1 KR 1019910021004 A KR1019910021004 A KR 1019910021004A KR 910021004 A KR910021004 A KR 910021004A KR 950010412 B1 KR950010412 B1 KR 950010412B1
Authority
KR
South Korea
Prior art keywords
test signal
signal
test
integrated circuit
time
Prior art date
Application number
KR1019910021004A
Other languages
English (en)
Other versions
KR920010308A (ko
Inventor
요시카즈 오가와
가즈히코 오하시
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR920010308A publication Critical patent/KR920010308A/ko
Application granted granted Critical
Publication of KR950010412B1 publication Critical patent/KR950010412B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음.

Description

집적회로 검사장치
제 1 도는 본 발명의 1실시예에 따른 직접회로 검사장치의 주요부구성을 나타낸 도면.
제 2 도 내지 제 5 도는 제 1 도에 나타낸 장치에 대한 검사신호의 파형을 나타낸 도면.
제 6 도는 종래의 집적회로 검사장치의 주요부구성을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 파형정류기 2 : 전력증폭회로
3 : DUT(피측정디바이스) 4 : 드라이버
5, 8 : 하이레벨신호증폭용 전원 6, 9 : 로우레벨신호증폭용 전원
7 : 제어장치
[산업상의 이용분야]
본 발명은 집적회로 검사장치에 관한 것으로, 특히 검사능력을 향상시킨 집적회로 검사장치에 관한 것이다.
[종래의 기술 및 그 문제점]
디지탈 집적회로를 피측정디바이스(DUT : Devie Under Test)로 하는 집적회로 검사장치로서는 예컨대 제 6 도에 나타낸 바와 같이 구성된 것이 있는 바, 제 6 도에 나타낸 집적회로 검사장치는 파형정형기(1)와 전력 증폭회로(2)를 구비하여 구성되어 있다.
상기 파형정형기(1)는 논리 "1"과 논리 "0"으로 표시되는 입력검사패턴과, DUT(3)에 공급되는 검사신호의 하이레벨전력과 로우레벨전력의 변화타이밍을 나타내는 타이밍정보를 입력하여 검사패턴을 타이밍정보에 의한 검사신호에 대응된 소전력의 검사소신호(檢査小信號)로 파형정형한다. 파형정형된 검사소신호는 상기 파형정형기(1)로부터 전력증폭회로(2)를 구성하는 드라이버(4)에 공급되고, 이 드라이버(4)는 하이레벨신호증폭용의 고위전원(5)과 로우레벨신호증폭용의 저위전원(6)과 같이 전력증폭회로(2)를 구성하여 상기 파형정형기(1)로부터 발생되는 검사소신호를 전력증폭한다. 즉, 검사소신호가 하이레벨인 경우에는 검사신호의 고위측(高位側)의 레벨을 설정하는 고위레벨설정신호에 의해 설정된 전력이 고위전원(5)으로부터 드라이버(4)에 공급되고, 로우레벨인 경우에는 검사신호의 저위레벨을 설정하는 저위레벨설정신호에 의해 설정된 전력이 로우레벨전원(6)으로부터 드라이버(4)에 공급되며, 이들 전력에 의해 소전력의 검사소신호는 설정된 레벨의 검사신호로 전력증폭된다. 전력증폭된 검사신호는 드라이브(4)로부터 DUT(3)의 입력핀에 공급되고, 상기 검사신호에 근거해서 실행된 DUT(3)의 검사결과는 비교기 등에 공급되어 양부(良否)가 판정된다.
이와 같이, 종래의 집적회로 검사장치로부터 DUT(3)에 공급되는 검사신호에 있어서는, 타이밍파형과 고위레벨 및 저위레벨의 전력만이 규정되어 있지만, CMOS회로의 경우에는 입력신호는 상승과 하강에 있어서 중간전위로 되기 때문에 회로에 관통전류가 흐른다. 따라서, 이와 같은 상태를 평가, 검사하기 위해서는 입력신호의 상승시간 및 하강시간을 고려할 필요가 있다.
또한, 최근의 집적회로에 있어서는 고속화가 진행되고 있기 때문에 입력신호의 상승시간과 하강시간이 짧아지고 있다. 따라서, 이들의 집적회로를 정확하게 평가, 검사하기 위해서는 입력신호의 상승시간 및 하강시간을 측정항목에 첨가하는 것이 필요불가결하게 되어 있다.
그러나, 종래의 집적회로 검사장치에서는 상기한 바와 같이 검사신호의 상승시간 및 하강시간을 가변시킬 수 있는 것이 없고, DUT(3)에 대해 입력신호의 상승시간과 하강시간에 의존한 평가를 수행할 수 없다는 문제점이 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로 DUT(3)에 공급되는 검사신호의 상승시간 및 하강시간에 의존하는 평가와 검사를 가능하게 하여 검사능력이 높은 집적회로 검사장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 피검사집적회로(3)의 입력단자로 인가되는 검사신호에 대응하는 소진폭의 검사소신호를 발생시키는 검사소신호발생수단(1)과, 이 검사소신호발생수단(1)으로부터 발생된 검사소신호를 설정된 전력의 검사신호로 증폭해서 이 증폭된 검사신호를 상기 피검사집적회로(3)의 입력단자로 인가하는 검사신호공급수단(2) 및, 이 검사신호공급수단(2)에 대해 전력공급을 제어함으로써 상기 검사신호공급수단(2)에 의해 증폭된 검사신호의 상승시간 및 하강시간을 각각 독립해서 지정된 값으로 설정제어하는 제어수단(7)으로 구성된다.
[작용]
상기와 같이 구성된 본 발명은, 검사신호의 상승시간 및 하강시간을 각각 독립적으로 가변제어하게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다.
제 1 도는 본 발명의 1실시예에 따른 집적회로 검사장치의 주요부구성을 나타낸 도면으로서, 제 6 도와 동일한 참조부호는 그 설명을 생략한다.
제 1 도에 있어서, 집적회로 검사장치는 제 6 도에 나타낸 종래의 집적회로 검사장치의 구성에 첨가되는 제어장치(7)를 구비하여, 하이레벨신호증폭용의 고위전원(8) 및 로우레벨신호증폭용의 저위전원(9)은 제어장치(7)에 의해 제어된다.
상기 제어장치(7)는DUT(3)의 입력신호로 되는 검사신호의 상승시간(Tr)을 설정하는 Tr설정데이터와 하강시간(Td)을 설정하는 Td설정데이터를 입력하여 이들의 설정데이터에 근거해서 고위전원(8) 및 저위전원(9)을 제어하여 검사신호의 상승시간 및 하강시간을 설정제어한다. 즉, 상기 제어장치(7)는 드라이버(4)의 출력으로 되는 검사신호의 상승시간 및 하강시간이 설정치로 되도록, 고위전원(8) 및 저위전원(9)으로부터 드라이버(4)에 공급되는 전력을 조정제어한다.
따라서, 상기 드라이버(4)로부터 DUT(3)에 공급되는 검사신호는 그 타이밍파형과 고위레벨 및 저위레벨이 종래와 같이 결정되고, 상승시간 및 하강시간이 드라이버(4)에 공급되는 전력에 의해 결정된다.
이와 같은 검사신호는 예컨대 제 2 도 내지 제 5 도의 파형도에 나타낸 바와 같이, 그 상승시간(Tr) 및 하강시간(Td)이 설정된다.
제 2 도에서는 상승시간(Tr)과 하강시간(Td)이 모두 "0"으로 설정된 검사신호를 나타내고 있다.
제 3 도에서는 상승시간(Tr)과 하강시간(Td)이 모두 "A"(단, A는 실수)로 설정된 검사신호를 나타내고 있다.
제 4 도에서는 상승시간(Tr)과 하강시간(Td)의 관계가 Tr>Td, 즉 상승시간(Tr)이 하강시간(Td)보다도 길게 되도록 설정된 검사신호를 나타내고 있다.
제 5 도에서는 상승시간(Tr)과 하강시간(Td)의 관계가 Tr<Td, 즉 상승시간(Tr)이 하강시간(Td)보다도 짧게 되도록 설정된 검사신호를 나타내고 있다.
이와 같이, 검사신호는 하이레벨측의 설정전위(VH) 및 로우레벨측의 설정정위(VL)에 관계없이, 상승시간(Tr)과 하강시간(Td)이 각각 독립해서 임의로 가변되어 드라이브(4)로부터 DUT(3)의 입력핀에 공급된다.
따라서, DUT(3)의 입력신호의 상승시간 및 하강시간을 변화시킴과 동시에 DUT(3)의 측정을 수행할 수 있게 된다. 이에 따라, 예컨대 DMOS회로에서 입력신호의 상승시간 및 하강시간에 대한 소비전류를 평가할 수 있게 되고, 또한 입력신호의 상승시간 및 하강시간에 대한 동작속도를 평가하는 것이 가능하게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 피검사집적회로의 입력신호로 되는 검사신호의 상승시간 및 하강시간을 각각 가변시킬 수 있기 때문에, 입력신호의 상승시간 및 하강시간에 의존하는 평가, 검사를 수행하는 것이 가능하게 되어 검사능력을 향상시킨 집적회로 검사장치를 제공할 수 있게 된다.

Claims (1)

  1. 피검사집적회로(3)의 입력단자로 인가되는 검사신호에 대응하는 소진폭의 검사소신호를 발생시키는 검사소신호발생수단(1)과, 이 검사소신호발생수단(1)으로부터 발생된 검사소신호를 설정된 전력의 검사신호로 증폭해서 이 증폭된 검사신호를 상기 피검사집적회로(3)의 입력단자로 인가하는 검사신호공급수단(2) 및, 이 검사신호공급수단(2)에 대해 전력공급을 제어함으로써 상기 검사신호공급수단(2)에 의해 증폭된 검사신호의 상승시간 및 하강시간을 각각 독립해서 지정된 값으로 설정제어하는 제어수단(7)으로 구성된 것을 특징으로 하는 집적회로 검사장치.
KR1019910021004A 1990-11-27 1991-11-23 집적회로 검사장치 KR950010412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2320945A JPH04191678A (ja) 1990-11-27 1990-11-27 集積回路検査装置
JP90-320945 1990-11-27

Publications (2)

Publication Number Publication Date
KR920010308A KR920010308A (ko) 1992-06-26
KR950010412B1 true KR950010412B1 (ko) 1995-09-16

Family

ID=18127043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021004A KR950010412B1 (ko) 1990-11-27 1991-11-23 집적회로 검사장치

Country Status (3)

Country Link
US (1) US5412258A (ko)
JP (1) JPH04191678A (ko)
KR (1) KR950010412B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661809A1 (en) * 1993-12-30 1995-07-05 STMicroelectronics S.A. A buffer stage for use with a current controlled oscillator
KR100200916B1 (ko) * 1995-11-16 1999-06-15 윤종용 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
KR100412589B1 (ko) * 1996-07-05 2004-04-06 마츠시타 덴끼 산교 가부시키가이샤 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법
JP4241728B2 (ja) * 2003-05-15 2009-03-18 株式会社アドバンテスト 試験装置
DE112007000958T5 (de) * 2006-04-19 2009-04-02 Advantest Corp. Signalausgabevorrichtung, Signalerfassungsvorrichtung, Prüfvorrichtung, elektronische Vorrichtung und Programm
JP4778114B2 (ja) 2009-03-12 2011-09-21 タツタ電線株式会社 多層配線基板の製造方法及びそれにより得られる多層配線基板
US8310252B2 (en) * 2009-10-26 2012-11-13 Hewlett-Packard Development Company, L.P. Testing a nonvolatile circuit element having multiple intermediate states

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882506A (en) * 1986-09-17 1989-11-21 Advanced Micro Devices, Inc. Low voltage and low power detector circuits
US4812677A (en) * 1987-10-15 1989-03-14 Motorola Power supply control with false shut down protection
JPH01121779A (ja) * 1987-11-05 1989-05-15 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
US4907230A (en) * 1988-02-29 1990-03-06 Rik Heller Apparatus and method for testing printed circuit boards and their components
US5095226A (en) * 1989-08-08 1992-03-10 Asahi Kogaku Kogyo Kabushiki Kaisha Device for operating charge transfer device with different power supply voltages

Also Published As

Publication number Publication date
KR920010308A (ko) 1992-06-26
JPH04191678A (ja) 1992-07-09
US5412258A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
KR0142080B1 (ko) 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치
US20110163771A1 (en) Test apparatus and driver circuit
KR950010412B1 (ko) 집적회로 검사장치
JP3650460B2 (ja) 温度補正付きドライバ回路
DE69430304T2 (de) Anordnung zum testen von verbindungen mit pulling-widerständen
JP2612213B2 (ja) Ｉｃ試験装置
JPH11326441A (ja) 半導体試験装置
JPH0792492B2 (ja) 電子デバイス駆動回路
JPS5820942Y2 (ja) 電源試験用負荷装置
JPH0212074A (ja) Ｉｃ試験装置における測定用電源装置
JPH11153641A (ja) 半導体デバイス試験装置
JPH06222108A (ja) 半導体試験装置
KR19990010081A (ko) 다이오우드형 써미스터 샘플 검사용 지그 컨트롤러
JP2000147071A (ja) アナログ回路の特性検査装置
JP2001166005A (ja) 半導体試験装置のデバイス用電源装置
JPH0559354U (ja) Ｉｃ試験装置
SU718813A1 (ru) Устройство дл измерени статических параметров цифровых интегральных микросхем
JP2996989B2 (ja) Ｉｃテスターのピン電流測定回路及びその基板
KR20000006076A (ko) 반도체시험장치용바이어스전원회로
JPH0712942Y2 (ja) Ｉｃ試験装置
JPH03216565A (ja) 入力閾値電圧測定方法
JPS5772082A (en) Device for testing logic circuit
JPH02132382A (ja) 半導体試験装置
KR20000031466A (ko) 트랜지스터의 게이트 전류 측정 장치
KR19990035472A (ko) 인쇄회로기판 검사시 안전장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee