JPH118328A - 半導体装置およびその製造方法並びにその識別方法 - Google Patents
半導体装置およびその製造方法並びにその識別方法Info
- Publication number
- JPH118328A JPH118328A JP9176453A JP17645397A JPH118328A JP H118328 A JPH118328 A JP H118328A JP 9176453 A JP9176453 A JP 9176453A JP 17645397 A JP17645397 A JP 17645397A JP H118328 A JPH118328 A JP H118328A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- mark
- grade
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ペレット自体に所定の情報を付与することが
できる。 【解決手段】 第１ペレット１Ａの表面には第１マーク
９Ａが左上隅に付され、第２ペレット１Ｂには第２マー
ク９Ｂが左中央に付されている。任意のペレットの表面
の左上隅に付されたマークは第１マーク９Ａであると認
識されるため、当該ペレットは第１ペレット１Ａ、左中
央に付されたマークは第２マーク９Ｂであると認識され
るため、当該ペレットは第２ペレット１Ｂであると特定
できる。 【効果】 ペレットの表面に付する位置に対応しペレッ
トのグレードを表現するマークを付すことで、ペレット
ボンディング工程やワイヤボンディング工程でマークの
認識でペレットのグレードを導き出せるため、作業者は
現在扱っているワークのグレードを把握でき、作業の適
不適の検証等を確保でき、ペレットボンディング工程や
ワイヤボンディング工程でワークの混同を確実に防止で
きる。
できる。 【解決手段】 第１ペレット１Ａの表面には第１マーク
９Ａが左上隅に付され、第２ペレット１Ｂには第２マー
ク９Ｂが左中央に付されている。任意のペレットの表面
の左上隅に付されたマークは第１マーク９Ａであると認
識されるため、当該ペレットは第１ペレット１Ａ、左中
央に付されたマークは第２マーク９Ｂであると認識され
るため、当該ペレットは第２ペレット１Ｂであると特定
できる。 【効果】 ペレットの表面に付する位置に対応しペレッ
トのグレードを表現するマークを付すことで、ペレット
ボンディング工程やワイヤボンディング工程でマークの
認識でペレットのグレードを導き出せるため、作業者は
現在扱っているワークのグレードを把握でき、作業の適
不適の検証等を確保でき、ペレットボンディング工程や
ワイヤボンディング工程でワークの混同を確実に防止で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、半導体装置を識別する技術に関し、例え
ば、半導体集積回路装置（以下、ＩＣという。）の製造
に利用して有効な技術に関する。
技術、特に、半導体装置を識別する技術に関し、例え
ば、半導体集積回路装置（以下、ＩＣという。）の製造
に利用して有効な技術に関する。
【０００２】
【従来の技術】今日、ＩＣの製造分野においては、製造
歩留りを高めるために、同一の品種について多様な特性
（以下、グレードという。）を有する製品が製造され
る。ダイナミック・ランダム・アクセス・メモリー（以
下、ＤＲＡＭという。）について例示すると、パッケー
ジや回路構成が同一であっても、７０ｎｓ動作製品と６
０ｎｓ動作製品、低消費電力製品と通常消費電力製品、
１６Ｍ良品と８Ｍパーシャル品等が製造される。
歩留りを高めるために、同一の品種について多様な特性
（以下、グレードという。）を有する製品が製造され
る。ダイナミック・ランダム・アクセス・メモリー（以
下、ＤＲＡＭという。）について例示すると、パッケー
ジや回路構成が同一であっても、７０ｎｓ動作製品と６
０ｎｓ動作製品、低消費電力製品と通常消費電力製品、
１６Ｍ良品と８Ｍパーシャル品等が製造される。
【０００３】一般に、ＤＲＡＭの製造方法は、半導体ウ
エハ（以下、ウエハという。）にＤＲＡＭ素子を含む集
積回路が半導体ペレット（以下、ペレットという。）毎
に作り込まれる所謂前工程と、ウエハがペレットに分断
されてパッケージングされる所謂組立工程（後工程とも
称されている。）とから構成されている。このＤＲＡＭ
の製造方法において、前記グレードは前工程の最終段階
であるプローブ検査工程の検査データに基づいて指定す
ることができる。すなわち、プローブ検査工程は各ペレ
ットの電気的特性を測定する工程であるから、その測定
データによって各ペレットのグレードをそれぞれ指定す
ることができる。
エハ（以下、ウエハという。）にＤＲＡＭ素子を含む集
積回路が半導体ペレット（以下、ペレットという。）毎
に作り込まれる所謂前工程と、ウエハがペレットに分断
されてパッケージングされる所謂組立工程（後工程とも
称されている。）とから構成されている。このＤＲＡＭ
の製造方法において、前記グレードは前工程の最終段階
であるプローブ検査工程の検査データに基づいて指定す
ることができる。すなわち、プローブ検査工程は各ペレ
ットの電気的特性を測定する工程であるから、その測定
データによって各ペレットのグレードをそれぞれ指定す
ることができる。
【０００４】従来、このプローブ検査データによる各ペ
レット毎のグレードの指定情報は、フロッピー・ディス
クによって組立工程に伝達されている。組立工程に投入
された各ペレットはペレット・ボンディング工程におい
て、ウエハから一個ずつピックアップされてリードフレ
ームやベース等の基板にペレット・ボンディングされ
る。このペレット・ボンディングに際して、前記したフ
ロッピー・ディスクから各ペレットに対応した各グレー
ドに関するデータが逐次読み出され、各グレード毎のペ
レット・ボンディングが順次実施される。
レット毎のグレードの指定情報は、フロッピー・ディス
クによって組立工程に伝達されている。組立工程に投入
された各ペレットはペレット・ボンディング工程におい
て、ウエハから一個ずつピックアップされてリードフレ
ームやベース等の基板にペレット・ボンディングされ
る。このペレット・ボンディングに際して、前記したフ
ロッピー・ディスクから各ペレットに対応した各グレー
ドに関するデータが逐次読み出され、各グレード毎のペ
レット・ボンディングが順次実施される。
【０００５】なお、ペレット自体の識別を可能にした半
導体装置の製造技術を述べてある例としては、特開平９
−７９０５号公報がある。
導体装置の製造技術を述べてある例としては、特開平９
−７９０５号公報がある。
【０００６】
【発明が解決しようとする課題】しかしながら、プロー
ブ検査データによる各ペレット毎のグレードの指定情報
をフロッピー・ディスクによって組立工程に伝達する方
法においては、ウエハの大口径化や製造歩留りの向上に
伴うペレット取得数の増大およびグレード分けの多様化
に伴って情報量が膨大になるため、情報処理設備の再構
築費用や管理費用等が必要になり、全体としての生産性
が低下するという問題点があることが、本発明者によっ
て明らかにされた。
ブ検査データによる各ペレット毎のグレードの指定情報
をフロッピー・ディスクによって組立工程に伝達する方
法においては、ウエハの大口径化や製造歩留りの向上に
伴うペレット取得数の増大およびグレード分けの多様化
に伴って情報量が膨大になるため、情報処理設備の再構
築費用や管理費用等が必要になり、全体としての生産性
が低下するという問題点があることが、本発明者によっ
て明らかにされた。
【０００７】本発明の目的は、ペレット自体に所定の情
報を付与することができる半導体装置の製造技術を提供
することにある。
報を付与することができる半導体装置の製造技術を提供
することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、半導体ペレットの表面にマーク
が付され、このマークの付された位置にそれぞれ対応さ
れて特定の情報が表現されることを特徴とする。
が付され、このマークの付された位置にそれぞれ対応さ
れて特定の情報が表現されることを特徴とする。
【００１１】前記した手段によれば、例えば、ペレット
・ボンディング工程において、マークが付された位置を
認識することにより、ペレットのグレード等の固有の情
報を導き出すことができるため、ペレット・ボンディン
グ装置はグレード分けしたペレット・ボンディングを実
施することができる。
・ボンディング工程において、マークが付された位置を
認識することにより、ペレットのグレード等の固有の情
報を導き出すことができるため、ペレット・ボンディン
グ装置はグレード分けしたペレット・ボンディングを実
施することができる。
【００１２】
【発明の実施の形態】図１（ａ）、（ｂ）は本発明の一
実施形態である異なるグレードを有するＤＲＡＭのそれ
ぞれを示す各一部切断斜視図である。図２以降は本発明
の一実施形態であるＤＲＡＭの製造方法を示している。
実施形態である異なるグレードを有するＤＲＡＭのそれ
ぞれを示す各一部切断斜視図である。図２以降は本発明
の一実施形態であるＤＲＡＭの製造方法を示している。
【００１３】本実施形態において、本発明に係る半導体
装置は、内部構造的にはチップ・オン・リードパッケー
ジ（以下、ＣＯＬという。）を備えているＤＲＡＭとし
て構成されており、図１には第１グレードのＤＲＡＭ
（以下、第１グレード品という。）Ａおよび第２グレー
ドのＤＲＡＭ（以下、第２グレード品という。）Ｂが例
示されている。第１グレード品Ａと第２グレード品Ｂと
はその構成各部の外形が実質的に同一にそれぞれ構成さ
れており、その電気的特性の一例である動作速度だけが
それぞれ互いに相違されることによりグレード分けされ
ている。
装置は、内部構造的にはチップ・オン・リードパッケー
ジ（以下、ＣＯＬという。）を備えているＤＲＡＭとし
て構成されており、図１には第１グレードのＤＲＡＭ
（以下、第１グレード品という。）Ａおよび第２グレー
ドのＤＲＡＭ（以下、第２グレード品という。）Ｂが例
示されている。第１グレード品Ａと第２グレード品Ｂと
はその構成各部の外形が実質的に同一にそれぞれ構成さ
れており、その電気的特性の一例である動作速度だけが
それぞれ互いに相違されることによりグレード分けされ
ている。
【００１４】第１グレード品Ａと第２グレード品Ｂとの
共通する構成を、第１グレード品Ａを代表例にして説明
する。第１グレード品ＡはＤＲＡＭ素子を含む集積回路
（図示せず）が作り込まれた長方形板形状のペレット１
を備えており、ペレット１の一主面の両方の短辺側には
電極パッド２が複数個ずつ形成されている。ペレット１
は電極パッド２と反対側の主面において絶縁層３を介し
てインナリード４群の上にボンディングされており、各
インナリード４には各アウタリード５がそれぞれ一体的
に連結されている。インナリード４の先端群はペレット
１の両方の短辺側にそれぞれ配列されており、各インナ
リード４の先端と各電極パッド２との間にはワイヤ６が
橋絡されている。すなわち、第１グレード品Ａのパッケ
ージは内部構造的にはＣＯＬに構成されている。
共通する構成を、第１グレード品Ａを代表例にして説明
する。第１グレード品ＡはＤＲＡＭ素子を含む集積回路
（図示せず）が作り込まれた長方形板形状のペレット１
を備えており、ペレット１の一主面の両方の短辺側には
電極パッド２が複数個ずつ形成されている。ペレット１
は電極パッド２と反対側の主面において絶縁層３を介し
てインナリード４群の上にボンディングされており、各
インナリード４には各アウタリード５がそれぞれ一体的
に連結されている。インナリード４の先端群はペレット
１の両方の短辺側にそれぞれ配列されており、各インナ
リード４の先端と各電極パッド２との間にはワイヤ６が
橋絡されている。すなわち、第１グレード品Ａのパッケ
ージは内部構造的にはＣＯＬに構成されている。
【００１５】ペレット１、絶縁層３、インナリード４群
およびワイヤ６は樹脂封止体７によって樹脂封止されて
いる。アウタリード５群は樹脂封止体７における長辺側
の両側面から外部に突出されて、デュアル・インライン
・パッケージのリード形状に成形されている。すなわ
ち、第１グレード品Ａのパッケージは外部構造的には樹
脂封止形デュアル・インライン・パッケージ（以下、パ
ッケージという。）８に構成されている。
およびワイヤ６は樹脂封止体７によって樹脂封止されて
いる。アウタリード５群は樹脂封止体７における長辺側
の両側面から外部に突出されて、デュアル・インライン
・パッケージのリード形状に成形されている。すなわ
ち、第１グレード品Ａのパッケージは外部構造的には樹
脂封止形デュアル・インライン・パッケージ（以下、パ
ッケージという。）８に構成されている。
【００１６】図１に示されている第１グレード品Ａおよ
び第２グレード品Ｂの２種類のＤＲＡＭは、パッケージ
８の外形が実質的に同一にそれぞれ構成されているた
め、外形だけでは識別することができない。そこで、第
１グレード品Ａにおける樹脂封止体７の一主面には、動
作速度が７０ｎｓである第１グレードを表現するグレー
ド名（以下、第１グレード名という。）１０Ａが、レー
ザマーキング法や印刷法等によるマーキング法によって
マーキングされており、第２グレード品Ｂにおける樹脂
封止体７の一主面には、動作速度が６０ｎｓである第２
グレードを表現するグレード名（以下、第２グレード名
という。）１０Ｂが、同様にマーキングされている。ち
なみに、第１グレード名１０Ａおよび第２グレード名１
０Ｂは、ＤＲＡＭの製造工程における最終検査工程（後
述する。）における検査結果に対応されてそれぞれマー
キングされる。
び第２グレード品Ｂの２種類のＤＲＡＭは、パッケージ
８の外形が実質的に同一にそれぞれ構成されているた
め、外形だけでは識別することができない。そこで、第
１グレード品Ａにおける樹脂封止体７の一主面には、動
作速度が７０ｎｓである第１グレードを表現するグレー
ド名（以下、第１グレード名という。）１０Ａが、レー
ザマーキング法や印刷法等によるマーキング法によって
マーキングされており、第２グレード品Ｂにおける樹脂
封止体７の一主面には、動作速度が６０ｎｓである第２
グレードを表現するグレード名（以下、第２グレード名
という。）１０Ｂが、同様にマーキングされている。ち
なみに、第１グレード名１０Ａおよび第２グレード名１
０Ｂは、ＤＲＡＭの製造工程における最終検査工程（後
述する。）における検査結果に対応されてそれぞれマー
キングされる。
【００１７】また、第１グレード品Ａのペレット（以
下、第１ペレット１Ａという。）と、第２グレード品Ｂ
のペレット（以下、第２ペレット１Ｂという。）とは、
互いに外形が実質的に同一にそれぞれ構成されているた
め、第１ペレット１Ａの外形および第２ペレット１Ｂの
外形によっては互いに識別することができない。そこ
で、本実施形態においては、図１（ａ）および（ｂ）に
示されているように、付された位置にそれぞれ対応して
第１グレードであることを表現するマーク（以下、第１
マークという。）９Ａおよび第２グレードであることを
表現するマーク（以下、第２マークという。）９Ｂが、
第１ペレット１Ａの表面および第２ペレット１Ｂの表面
における指定された位置にそれぞれ付されている。つま
り、第１ペレット１Ａと第２ペレット１Ｂとは第１マー
ク９Ａと第２マーク９Ｂとの相違によって互いに識別す
ることができるように構成されており、第１マーク９Ａ
と第２マーク９Ｂとはペレットに付された位置の相違に
よって互いに識別することができるように設定されてい
る。そして、これらの関係はホストコンピュータ等に製
品の履歴として記録されている。
下、第１ペレット１Ａという。）と、第２グレード品Ｂ
のペレット（以下、第２ペレット１Ｂという。）とは、
互いに外形が実質的に同一にそれぞれ構成されているた
め、第１ペレット１Ａの外形および第２ペレット１Ｂの
外形によっては互いに識別することができない。そこ
で、本実施形態においては、図１（ａ）および（ｂ）に
示されているように、付された位置にそれぞれ対応して
第１グレードであることを表現するマーク（以下、第１
マークという。）９Ａおよび第２グレードであることを
表現するマーク（以下、第２マークという。）９Ｂが、
第１ペレット１Ａの表面および第２ペレット１Ｂの表面
における指定された位置にそれぞれ付されている。つま
り、第１ペレット１Ａと第２ペレット１Ｂとは第１マー
ク９Ａと第２マーク９Ｂとの相違によって互いに識別す
ることができるように構成されており、第１マーク９Ａ
と第２マーク９Ｂとはペレットに付された位置の相違に
よって互いに識別することができるように設定されてい
る。そして、これらの関係はホストコンピュータ等に製
品の履歴として記録されている。
【００１８】すなわち、図１（ａ）、（ｂ）に示されて
いるように、第１ペレット１Ａの表面には第１マーク９
Ａが長方形の四隅の所定の一隅（以下、左上隅とす
る。）に付されており、第２ペレット１Ｂには第２マー
ク９Ｂが長方形の一方の長辺の中央部（以下、左中央と
する。）に付されている。任意のペレットにおいて、そ
の表面における左上隅に付されたマークは第１マーク９
Ａであると認識されるため、当該ペレットは第１ペレッ
ト１Ａであると特定することができる。同様に、左中央
に付されたマークは第２マーク９Ｂであると認識される
ため、当該ペレットは第２ペレット１Ｂであると特定す
ることができる。
いるように、第１ペレット１Ａの表面には第１マーク９
Ａが長方形の四隅の所定の一隅（以下、左上隅とす
る。）に付されており、第２ペレット１Ｂには第２マー
ク９Ｂが長方形の一方の長辺の中央部（以下、左中央と
する。）に付されている。任意のペレットにおいて、そ
の表面における左上隅に付されたマークは第１マーク９
Ａであると認識されるため、当該ペレットは第１ペレッ
ト１Ａであると特定することができる。同様に、左中央
に付されたマークは第２マーク９Ｂであると認識される
ため、当該ペレットは第２ペレット１Ｂであると特定す
ることができる。
【００１９】次に、前記構成に係るＤＲＡＭの製造方法
の一実施形態を、図２および図３以降について説明す
る。ここで、グレード毎に区別して特に説明する必要が
ある場合以外は、各グレードについて共通的に説明す
る。例外的に区別して説明する場合には、第１グレード
品Ａを代表例にして説明する。
の一実施形態を、図２および図３以降について説明す
る。ここで、グレード毎に区別して特に説明する必要が
ある場合以外は、各グレードについて共通的に説明す
る。例外的に区別して説明する場合には、第１グレード
品Ａを代表例にして説明する。
【００２０】まず、図２に示されているように、ペレッ
ト形成工程において、各品種に対応したＤＲＡＭ素子を
含む集積回路がウエハ１１（図３参照）に各ペレット１
毎に作り込まれるとともに、絶縁性および機械的強度を
有する保護膜（図示せず）がポリイミド樹脂やガラス層
等によって被着される。また、ペレット１の一主面（以
下、上面とする。）には電極パッド２（図１参照）が形
成される。
ト形成工程において、各品種に対応したＤＲＡＭ素子を
含む集積回路がウエハ１１（図３参照）に各ペレット１
毎に作り込まれるとともに、絶縁性および機械的強度を
有する保護膜（図示せず）がポリイミド樹脂やガラス層
等によって被着される。また、ペレット１の一主面（以
下、上面とする。）には電極パッド２（図１参照）が形
成される。
【００２１】その後、プローブ検査マーク付け工程にお
いて、図３に示されているように、ウエハ１１における
各ペレット１の上面には第１マーク９Ａや第２マーク９
Ｂ等の各グレードを表現するマークがプローブ検査デー
タに対応して指定された位置にそれぞれ付される。図３
においては、６種類のグレードを表現する場合が例示さ
れている。例えば、図３（ｂ）のペレット１において、
左上隅に付された第１マーク９Ａは動作速度が７０ｎｓ
であるグレード、左中央に付された第２マーク９Ｂは動
作速度が６０ｎｓであるグレード、左下隅に付された第
３マーク９Ｃは低消費電力のグレード、右上隅に付され
た第４マーク９Ｄは通常消費電力のグレード、右中央に
付された第５マーク９Ｅは１６Ｍのグレード、右下隅に
付された第６マーク９Ｆは８Ｍパーシャルのグレード、
をそれぞれ表現している。第１マーク９Ａ〜第６マーク
９Ｆは図３（ａ）に示されているように各ペレット１に
それぞれ１個ずつ付される。ちなみに、ペレットの表面
のいずれの場所にもマークが付されていない場合には、
ペレットが不良品であることを表現している。
いて、図３に示されているように、ウエハ１１における
各ペレット１の上面には第１マーク９Ａや第２マーク９
Ｂ等の各グレードを表現するマークがプローブ検査デー
タに対応して指定された位置にそれぞれ付される。図３
においては、６種類のグレードを表現する場合が例示さ
れている。例えば、図３（ｂ）のペレット１において、
左上隅に付された第１マーク９Ａは動作速度が７０ｎｓ
であるグレード、左中央に付された第２マーク９Ｂは動
作速度が６０ｎｓであるグレード、左下隅に付された第
３マーク９Ｃは低消費電力のグレード、右上隅に付され
た第４マーク９Ｄは通常消費電力のグレード、右中央に
付された第５マーク９Ｅは１６Ｍのグレード、右下隅に
付された第６マーク９Ｆは８Ｍパーシャルのグレード、
をそれぞれ表現している。第１マーク９Ａ〜第６マーク
９Ｆは図３（ａ）に示されているように各ペレット１に
それぞれ１個ずつ付される。ちなみに、ペレットの表面
のいずれの場所にもマークが付されていない場合には、
ペレットが不良品であることを表現している。
【００２２】第１マーク９Ａ〜第６マーク９Ｆはウエハ
１１における所定のグレードを呈する各ペレットに、図
４に示されているプローブ検査装置２０およびマーク付
け装置３０によって順次付される。プローブ検査装置２
０はウエハ１１を保持してＸＹ方向に移動させるＸＹテ
ーブル２１を備えており、ＸＹテーブル２１はコントロ
ーラ２２によって制御されるように構成されている。Ｘ
Ｙテーブル２１の真上には複数本のプローブ針２３を有
するプローブカード２４が配置されており、プローブカ
ード２４はプローブ針２３群をペレット１の電極パッド
２（図１参照）にプロービングするように構成されてい
る。プローブ針２３群はテスタ２５に電気的に接続され
ており、テスタ２５はプローブ針２３群からの送信デー
タに基づいて各ペレットのグレードを判定するように構
成されている。テスタ２５には中央演算処理ユニット
（以下、プローブ検査側ＣＰＵという。）２６が接続さ
れており、プローブ検査側ＣＰＵ２６は各ペレット１の
ウエハ１１における位置を記憶するとともに、それに対
応させて各ペレット１のグレードをそれぞれ記憶するよ
うに構成されている。
１１における所定のグレードを呈する各ペレットに、図
４に示されているプローブ検査装置２０およびマーク付
け装置３０によって順次付される。プローブ検査装置２
０はウエハ１１を保持してＸＹ方向に移動させるＸＹテ
ーブル２１を備えており、ＸＹテーブル２１はコントロ
ーラ２２によって制御されるように構成されている。Ｘ
Ｙテーブル２１の真上には複数本のプローブ針２３を有
するプローブカード２４が配置されており、プローブカ
ード２４はプローブ針２３群をペレット１の電極パッド
２（図１参照）にプロービングするように構成されてい
る。プローブ針２３群はテスタ２５に電気的に接続され
ており、テスタ２５はプローブ針２３群からの送信デー
タに基づいて各ペレットのグレードを判定するように構
成されている。テスタ２５には中央演算処理ユニット
（以下、プローブ検査側ＣＰＵという。）２６が接続さ
れており、プローブ検査側ＣＰＵ２６は各ペレット１の
ウエハ１１における位置を記憶するとともに、それに対
応させて各ペレット１のグレードをそれぞれ記憶するよ
うに構成されている。
【００２３】マーク付け装置３０はウエハ１１を保持し
てＸＹ方向に移動させるＸＹテーブル３１を備えてお
り、ＸＹテーブル３１はコントローラ３２によって制御
されるように構成されている。ＸＹテーブル３１の真上
にはインクドットプリンタのヘッド等が使用されて構成
されたマーク付け器３３が配置されており、マーク付け
器３３はインクドット３４をペレット１の上面に付着さ
せることによってペレット１の上面にマークを付するよ
うに構成されている。ＸＹテーブル３１およびマーク付
け器３３は中央演算処理ユニット（以下、マーク付け側
ＣＰＵという。）３５によって制御されるように構成さ
れており、マーク付け側ＣＰＵ３５にはプローブ検査側
ＣＰＵ２６が接続されている。
てＸＹ方向に移動させるＸＹテーブル３１を備えてお
り、ＸＹテーブル３１はコントローラ３２によって制御
されるように構成されている。ＸＹテーブル３１の真上
にはインクドットプリンタのヘッド等が使用されて構成
されたマーク付け器３３が配置されており、マーク付け
器３３はインクドット３４をペレット１の上面に付着さ
せることによってペレット１の上面にマークを付するよ
うに構成されている。ＸＹテーブル３１およびマーク付
け器３３は中央演算処理ユニット（以下、マーク付け側
ＣＰＵという。）３５によって制御されるように構成さ
れており、マーク付け側ＣＰＵ３５にはプローブ検査側
ＣＰＵ２６が接続されている。
【００２４】マーク付けに際して、まず、プローブ検査
がウエハ１１に対してプローブ検査装置２０によって実
施される。ＸＹテーブル２１に保持されたウエハ１１は
コントローラ２２によって制御されてＸＹ方向にピッチ
送りされる。各ペレット１が真下にピッチ送りされて来
る都度、プローブカード２４はプローブ針２３群をペレ
ット１の電極パッド２（図１参照）にプロービングす
る。テスタ２５はペレット１とプローブ針２３群を介し
て交信することにより、ペレット１の電気的特性を測定
し、ペレット１のグレードを判定する。判定結果はテス
タ２５からプローブ検査側ＣＰＵ２６に送信される。プ
ローブ検査側ＣＰＵ２６は各ペレット１のウエハ１１に
おける位置を記憶するとともに、それに対応させて各ペ
レット１のグレードをそれぞれ記憶する。
がウエハ１１に対してプローブ検査装置２０によって実
施される。ＸＹテーブル２１に保持されたウエハ１１は
コントローラ２２によって制御されてＸＹ方向にピッチ
送りされる。各ペレット１が真下にピッチ送りされて来
る都度、プローブカード２４はプローブ針２３群をペレ
ット１の電極パッド２（図１参照）にプロービングす
る。テスタ２５はペレット１とプローブ針２３群を介し
て交信することにより、ペレット１の電気的特性を測定
し、ペレット１のグレードを判定する。判定結果はテス
タ２５からプローブ検査側ＣＰＵ２６に送信される。プ
ローブ検査側ＣＰＵ２６は各ペレット１のウエハ１１に
おける位置を記憶するとともに、それに対応させて各ペ
レット１のグレードをそれぞれ記憶する。
【００２５】次に、マーク付けがウエハ１１の各ペレッ
ト１に対してマーク付け装置３０によって実施される。
ＸＹテーブル３１にウエハ１１が保持されると、マーク
付け側ＣＰＵ３５はプローブ検査側ＣＰＵ２６からウエ
ハ１１の各ペレット１の位置とグレードに関するデータ
を呼び出す。マーク付け側ＣＰＵ３５は各ペレット１の
位置とグレードに関するデータに対応した指令信号をコ
ントローラ３２に送信し、ＸＹテーブル３１の移動によ
ってペレット１の所定位置をマーク付け器３３の真下に
配置させるとともに、マーク付け器３３にインクを付着
させる信号を送信してマークを付させる。例えば、第１
マーク９Ａが付される場合には、ペレット１の左上隅が
マーク付け器３３の真下に配置されて、その左上隅にイ
ンクが付着されることによって第１マーク９Ａが付され
ることになる。
ト１に対してマーク付け装置３０によって実施される。
ＸＹテーブル３１にウエハ１１が保持されると、マーク
付け側ＣＰＵ３５はプローブ検査側ＣＰＵ２６からウエ
ハ１１の各ペレット１の位置とグレードに関するデータ
を呼び出す。マーク付け側ＣＰＵ３５は各ペレット１の
位置とグレードに関するデータに対応した指令信号をコ
ントローラ３２に送信し、ＸＹテーブル３１の移動によ
ってペレット１の所定位置をマーク付け器３３の真下に
配置させるとともに、マーク付け器３３にインクを付着
させる信号を送信してマークを付させる。例えば、第１
マーク９Ａが付される場合には、ペレット１の左上隅が
マーク付け器３３の真下に配置されて、その左上隅にイ
ンクが付着されることによって第１マーク９Ａが付され
ることになる。
【００２６】以上のようにして各ペレットに指定された
グレードのマークがそれぞれ付された後に、図２に示さ
れているように、ウエハ１１はダイシング工程に送られ
る。ダイシング工程において、ウエハ１１は図５に示さ
れているように各ペレット１毎にダイシングされる。
グレードのマークがそれぞれ付された後に、図２に示さ
れているように、ウエハ１１はダイシング工程に送られ
る。ダイシング工程において、ウエハ１１は図５に示さ
れているように各ペレット１毎にダイシングされる。
【００２７】すなわち、ダイシング工程において、ま
ず、ウエハ１１の裏面に樹脂等の伸縮性を有する材料を
用いられてウエハよりも大径の円形の薄膜形状に形成さ
れたウエハシート１２が貼着される。続いて、ウエハ１
１は各ペレット１に分断される。このとき、ウエハ１１
に裏面に粘着されたウエハシート１２は切断されないた
め、ペレット１群はばらばらにならずに一群にまとまっ
た状態で、かつ、碁盤の目のように縦横に整列された状
態になっている。次いで、ウエハシート１２の外周部に
ステンレス鋼等の剛性材料を用いられてウエハよりも大
径の円形リング形状に形成されたウエハリング１３が装
着される。ウエハシート１２はウエハリング１３の枠内
に対向配置された後に径方向外向きに引き伸ばされてそ
の外周辺部がウエハリング１３に固定される。このウエ
ハシート１２の伸びに伴って隣合うペレット１、１間が
等間隔に離れることになる。
ず、ウエハ１１の裏面に樹脂等の伸縮性を有する材料を
用いられてウエハよりも大径の円形の薄膜形状に形成さ
れたウエハシート１２が貼着される。続いて、ウエハ１
１は各ペレット１に分断される。このとき、ウエハ１１
に裏面に粘着されたウエハシート１２は切断されないた
め、ペレット１群はばらばらにならずに一群にまとまっ
た状態で、かつ、碁盤の目のように縦横に整列された状
態になっている。次いで、ウエハシート１２の外周部に
ステンレス鋼等の剛性材料を用いられてウエハよりも大
径の円形リング形状に形成されたウエハリング１３が装
着される。ウエハシート１２はウエハリング１３の枠内
に対向配置された後に径方向外向きに引き伸ばされてそ
の外周辺部がウエハリング１３に固定される。このウエ
ハシート１２の伸びに伴って隣合うペレット１、１間が
等間隔に離れることになる。
【００２８】以上のようにしてダイシングされたペレッ
ト１群はウエハシート１２およびウエハリング１３に保
持された状態で、図２に示されているようにペレットボ
ンディング工程に送られる。ペレットボンディング工程
において、図６に示されているように、ペレット１はペ
レットボンディング装置４０によってウエハシート１２
からピックアップされて、リードフレーム準備工程から
送られて来たリードフレーム１４のインナリード４群の
上にボンディングされる。
ト１群はウエハシート１２およびウエハリング１３に保
持された状態で、図２に示されているようにペレットボ
ンディング工程に送られる。ペレットボンディング工程
において、図６に示されているように、ペレット１はペ
レットボンディング装置４０によってウエハシート１２
からピックアップされて、リードフレーム準備工程から
送られて来たリードフレーム１４のインナリード４群の
上にボンディングされる。
【００２９】すなわち、ペレットボンディング装置４０
は一方のワークとしてのペレット群付きのウエハシート
１２を保持するピックアップステージ４１を備えてい
る。ピックアップステージ４１にはウエハシート１２を
下から押し上げるヘッド４２が形成されている。ヘッド
４２の中心線上にはニードル孔４３が上下方向に貫通す
るように形成されており、ニードル孔４３には上下動さ
れるニードル４４が挿入されている。ニードル４４の上
方位置にはテレビカメラ等から構成された撮像装置４５
が設備されており、撮像装置４５はニードル４４によっ
てピックアップすべきペレット１を撮映するように構成
されている。撮像装置４５には認識装置４６が電気的に
接続されており、認識装置４６は撮像装置４５の撮像信
号に基づいて、ペレット１の位置およびマークの付され
た位置等を認識するように構成されている。認識装置４
６はコンピュータ等から構築されたコントローラ４７に
認識結果を送信するようになっている。
は一方のワークとしてのペレット群付きのウエハシート
１２を保持するピックアップステージ４１を備えてい
る。ピックアップステージ４１にはウエハシート１２を
下から押し上げるヘッド４２が形成されている。ヘッド
４２の中心線上にはニードル孔４３が上下方向に貫通す
るように形成されており、ニードル孔４３には上下動さ
れるニードル４４が挿入されている。ニードル４４の上
方位置にはテレビカメラ等から構成された撮像装置４５
が設備されており、撮像装置４５はニードル４４によっ
てピックアップすべきペレット１を撮映するように構成
されている。撮像装置４５には認識装置４６が電気的に
接続されており、認識装置４６は撮像装置４５の撮像信
号に基づいて、ペレット１の位置およびマークの付され
た位置等を認識するように構成されている。認識装置４
６はコンピュータ等から構築されたコントローラ４７に
認識結果を送信するようになっている。
【００３０】ペレットボンディング装置４０は他方のワ
ークとしてのリードフレーム１４を保持するためのボン
ディングステージ５０を備えており、このボンディング
ステージ５０とピックアップステージ４１との間にはコ
レット４８がロボット４９によって往復して昇降される
ように設備されている。コレット４８のロボット４９は
コントローラ４７によって制御されるようになってい
る。
ークとしてのリードフレーム１４を保持するためのボン
ディングステージ５０を備えており、このボンディング
ステージ５０とピックアップステージ４１との間にはコ
レット４８がロボット４９によって往復して昇降される
ように設備されている。コレット４８のロボット４９は
コントローラ４７によって制御されるようになってい
る。
【００３１】以上のように構成されたペレットボンディ
ング装置４０によって、ペレット１がリードフレーム１
４のインナリード４群の上に絶縁層３を介してボンディ
ングされるに際して、まず、撮像装置４５がペレット１
を撮映する。この撮像装置４５の撮像信号に基づいて認
識装置４６によってペレット１の形状が認識され、その
認識結果をコントローラ４７に送信する。コントローラ
４７はシーケンスに予め記憶されたこれからペレットボ
ンディングすべきグレードのペレットと、認識装置４６
によって認識されたペレットのマークが示す実際のグレ
ードとが一致しているか否かを照合する。一致していな
い場合には、コントローラ４７はこれから取り扱うペレ
ットに誤りがあることを作業者に警報する。この警報に
よって、予め設定されたグレード以外のペレットが誤っ
て組み立てられてしまう事故が発生するのは未然に回避
されることになる。
ング装置４０によって、ペレット１がリードフレーム１
４のインナリード４群の上に絶縁層３を介してボンディ
ングされるに際して、まず、撮像装置４５がペレット１
を撮映する。この撮像装置４５の撮像信号に基づいて認
識装置４６によってペレット１の形状が認識され、その
認識結果をコントローラ４７に送信する。コントローラ
４７はシーケンスに予め記憶されたこれからペレットボ
ンディングすべきグレードのペレットと、認識装置４６
によって認識されたペレットのマークが示す実際のグレ
ードとが一致しているか否かを照合する。一致していな
い場合には、コントローラ４７はこれから取り扱うペレ
ットに誤りがあることを作業者に警報する。この警報に
よって、予め設定されたグレード以外のペレットが誤っ
て組み立てられてしまう事故が発生するのは未然に回避
されることになる。
【００３２】認識されたマークによって示されたグレー
ドがこれからボンディングすべきペレットのグレードと
一致している場合には、認識装置４６はペレット１に欠
けがあるか否かを認識し、不良品の場合はその認識結果
により、ピックアップステージ４１が適宜移動されて、
次のピックアップすべきペレット１が撮像装置４５によ
って撮映される。
ドがこれからボンディングすべきペレットのグレードと
一致している場合には、認識装置４６はペレット１に欠
けがあるか否かを認識し、不良品の場合はその認識結果
により、ピックアップステージ４１が適宜移動されて、
次のピックアップすべきペレット１が撮像装置４５によ
って撮映される。
【００３３】ペレット１が良品であると、コントローラ
４７の指令によってコレット４８がロボット４９により
ピックアップされるべきペレット１の真上位置へ移動さ
れる。続いて、ヘッド４２が上昇されると、ウエハシー
ト１２は外周辺部をウエハリング１３に保持されている
ため、ヘッド４２に対向したペレット１が隆起する。次
いで、ニードル４４がヘッド４２に対して上昇される
と、隆起したペレット１のみがニードル４４により剥離
されて持ち上げられる。ニードル４４により突き上げら
れたペレット１は、その真上に待機されているコレット
４８に真空吸着保持されるとともに、ニードル４４の下
降作動に伴って、コレット４８に受け渡される。
４７の指令によってコレット４８がロボット４９により
ピックアップされるべきペレット１の真上位置へ移動さ
れる。続いて、ヘッド４２が上昇されると、ウエハシー
ト１２は外周辺部をウエハリング１３に保持されている
ため、ヘッド４２に対向したペレット１が隆起する。次
いで、ニードル４４がヘッド４２に対して上昇される
と、隆起したペレット１のみがニードル４４により剥離
されて持ち上げられる。ニードル４４により突き上げら
れたペレット１は、その真上に待機されているコレット
４８に真空吸着保持されるとともに、ニードル４４の下
降作動に伴って、コレット４８に受け渡される。
【００３４】このようにしてペレット１を受け渡された
コレット４８はロボット４９によって、ニードル４４の
真上位置からボンディングステージ５０に保持されたリ
ードフレーム１４のインナリード４群の真上に移動さ
れ、ペレット１をインナリード４群の上に絶縁層３を介
してボンディングする。その後、コレット４８はニード
ル４４によって突き上げられるべきペレット１の真上位
置に前記と同様にして移動され、次のペレットボンディ
ング作動が実施される。以降、前記作動が繰り返される
ことにより、ウエハシート１２からペレット１が１個宛
ピックアップされて、リードフレーム１４のインナリー
ド４群にボンディングされて行く。
コレット４８はロボット４９によって、ニードル４４の
真上位置からボンディングステージ５０に保持されたリ
ードフレーム１４のインナリード４群の真上に移動さ
れ、ペレット１をインナリード４群の上に絶縁層３を介
してボンディングする。その後、コレット４８はニード
ル４４によって突き上げられるべきペレット１の真上位
置に前記と同様にして移動され、次のペレットボンディ
ング作動が実施される。以降、前記作動が繰り返される
ことにより、ウエハシート１２からペレット１が１個宛
ピックアップされて、リードフレーム１４のインナリー
ド４群にボンディングされて行く。
【００３５】次いで、図示は省略するが、ワイヤボンデ
ィング工程において、ペレット１の電極パッド２とイン
ナリード４との間にワイヤ６（図１参照）がワイヤボン
ディング装置によって橋絡される。このワイヤボンディ
ング工程においても、前述したペレットボンディング工
程と同様にして、ワイヤボンディング装置の撮像装置お
よび認識装置によってペレット１のマークが認識される
とともに、コントローラによってシーケンスに予め記憶
されたこれからワイヤボンディングすべきペレット１の
グレードと、現実に認識されたマークが示す実際のグレ
ードとが一致しているか否かが照合される。一致してい
ない場合には、コントローラはこれから取り扱うペレッ
ト１とリードフレーム１４（図６参照）との組立体（ワ
ーク）のグレードに誤りがあることを作業者に警報す
る。この警報によって、予め想定されたグレード以外の
グレードが誤って組み立てられてしまう事故が発生する
のは未然に回避されることになる。
ィング工程において、ペレット１の電極パッド２とイン
ナリード４との間にワイヤ６（図１参照）がワイヤボン
ディング装置によって橋絡される。このワイヤボンディ
ング工程においても、前述したペレットボンディング工
程と同様にして、ワイヤボンディング装置の撮像装置お
よび認識装置によってペレット１のマークが認識される
とともに、コントローラによってシーケンスに予め記憶
されたこれからワイヤボンディングすべきペレット１の
グレードと、現実に認識されたマークが示す実際のグレ
ードとが一致しているか否かが照合される。一致してい
ない場合には、コントローラはこれから取り扱うペレッ
ト１とリードフレーム１４（図６参照）との組立体（ワ
ーク）のグレードに誤りがあることを作業者に警報す
る。この警報によって、予め想定されたグレード以外の
グレードが誤って組み立てられてしまう事故が発生する
のは未然に回避されることになる。
【００３６】その後、図示は省略するが、樹脂封止体成
形工程において、トランスファモールド装置によって樹
脂封止体７（図１参照）が成形される。この樹脂封止体
７によってペレット１は樹脂封止されるため、これ以
降、マークは認識することができなくなるが、これ以前
の工程において、取り扱いに誤りがないことを常に検証
されているため、取り扱いグレードに誤りが起こること
はない。
形工程において、トランスファモールド装置によって樹
脂封止体７（図１参照）が成形される。この樹脂封止体
７によってペレット１は樹脂封止されるため、これ以
降、マークは認識することができなくなるが、これ以前
の工程において、取り扱いに誤りがないことを常に検証
されているため、取り扱いグレードに誤りが起こること
はない。
【００３７】続いて、図示は省略するが、マーキング工
程において、樹脂封止体７の表面に各グレード名（図１
の９Ａ、９Ｂ参照）がそれぞれマーキングされる。この
際、樹脂封止体７に樹脂封止されたペレットのマーク
（図１の１Ａ、１Ｂ参照）をＸ線照射装置等の透視装置
によって認識し、マーキング装置のコントローラによっ
てシーケンスに予め記憶されたこれからマーキングすべ
きグレードと、現実に透視されたペレットのマークが示
す実際のグレードとが一致しているか否かを照合するこ
とが望ましい。この場合、マークを形成するドットのイ
ンクにＸ線に対する造影剤を混合することが望ましい。
この照合によって、実際のＤＲＡＭのグレードとそれに
明記されたグレード名との不整合の事故が発生するのは
未然に回避されることになる。
程において、樹脂封止体７の表面に各グレード名（図１
の９Ａ、９Ｂ参照）がそれぞれマーキングされる。この
際、樹脂封止体７に樹脂封止されたペレットのマーク
（図１の１Ａ、１Ｂ参照）をＸ線照射装置等の透視装置
によって認識し、マーキング装置のコントローラによっ
てシーケンスに予め記憶されたこれからマーキングすべ
きグレードと、現実に透視されたペレットのマークが示
す実際のグレードとが一致しているか否かを照合するこ
とが望ましい。この場合、マークを形成するドットのイ
ンクにＸ線に対する造影剤を混合することが望ましい。
この照合によって、実際のＤＲＡＭのグレードとそれに
明記されたグレード名との不整合の事故が発生するのは
未然に回避されることになる。
【００３８】その後、リード切断成形工程において、リ
ードフレームの外枠（フレーム）が切り落とされるとと
もに、アウタリード５群がＤＩＰのリード形状に屈曲成
形される。これによって、ＤＲＡＭのパッケージ８（図
１参照）が製造されたことになる。
ードフレームの外枠（フレーム）が切り落とされるとと
もに、アウタリード５群がＤＩＰのリード形状に屈曲成
形される。これによって、ＤＲＡＭのパッケージ８（図
１参照）が製造されたことになる。
【００３９】最後に、最終検査工程において、パッケー
ジ８の外観検査およびＤＲＡＭの電気的特性検査（オー
トハンドラ）が実施される。そして、パッケージに明記
されたグレード名（図１の９Ａ、９Ｂ参照）と、電気的
特性検査によって測定された電気的特性が示すグレード
名とが照合される。この照合により、実際のＤＲＡＭの
グレードと、それに明記されたグレード名との不整合の
事故が発生するのを防止される。
ジ８の外観検査およびＤＲＡＭの電気的特性検査（オー
トハンドラ）が実施される。そして、パッケージに明記
されたグレード名（図１の９Ａ、９Ｂ参照）と、電気的
特性検査によって測定された電気的特性が示すグレード
名とが照合される。この照合により、実際のＤＲＡＭの
グレードと、それに明記されたグレード名との不整合の
事故が発生するのを防止される。
【００４０】前記実施形態によれば次の効果が得られ
る。 （１） ペレットの表面に付する位置に対応してペレッ
トのグレードを表現するマークを付すことにより、ペレ
ットボンディング工程およびワイヤボンディング工程に
おいてマークの認識によってペレットのグレードを導き
出すことができるため、作業者は現在扱っているワーク
についてのグレードを把握することができ、作業の適正
不適正の検証等を確保することができ、その結果、ペレ
ットボンディング工程およびワイヤボンディング工程に
おいてワークの混同を確実に防止することができる。
る。 （１） ペレットの表面に付する位置に対応してペレッ
トのグレードを表現するマークを付すことにより、ペレ
ットボンディング工程およびワイヤボンディング工程に
おいてマークの認識によってペレットのグレードを導き
出すことができるため、作業者は現在扱っているワーク
についてのグレードを把握することができ、作業の適正
不適正の検証等を確保することができ、その結果、ペレ
ットボンディング工程およびワイヤボンディング工程に
おいてワークの混同を確実に防止することができる。
【００４１】（２） マークの付する位置に対応してペ
レットのグレードを識別することができるように設定し
ておくことにより、出荷されたＤＲＡＭについての不良
解析に際して、ペレットに付されたマークからグレード
を導き出し、そのペレットからのグレードとパッケージ
に明記されたグレード名とが一致しているか否かを照合
することができるため、仮に、ペレットからのグレード
とパッケージに明記されたグレード名とが一致しない場
合には、ペレットは不良ではなく、パッケージのグレー
ド名のマーキング工程にミスが有ったとの解析が可能に
なる。つまり、出荷されたＤＲＡＭについての不良解析
の精度や信頼性を高めることができる。
レットのグレードを識別することができるように設定し
ておくことにより、出荷されたＤＲＡＭについての不良
解析に際して、ペレットに付されたマークからグレード
を導き出し、そのペレットからのグレードとパッケージ
に明記されたグレード名とが一致しているか否かを照合
することができるため、仮に、ペレットからのグレード
とパッケージに明記されたグレード名とが一致しない場
合には、ペレットは不良ではなく、パッケージのグレー
ド名のマーキング工程にミスが有ったとの解析が可能に
なる。つまり、出荷されたＤＲＡＭについての不良解析
の精度や信頼性を高めることができる。
【００４２】（３） ペレットにマークを付することに
より、コンピュータ側の情報量を軽減することができる
ため、ウエハの大口径化や製造歩留りの向上に伴うペレ
ット取得数の増大およびグレード分けの多様化に伴って
情報量が膨大になることに伴う情報処理設備の再構築費
用や管理費用等の増加を回避することができ、ひいて
は、全体としての生産性が低下を防止することができ
る。
より、コンピュータ側の情報量を軽減することができる
ため、ウエハの大口径化や製造歩留りの向上に伴うペレ
ット取得数の増大およびグレード分けの多様化に伴って
情報量が膨大になることに伴う情報処理設備の再構築費
用や管理費用等の増加を回避することができ、ひいて
は、全体としての生産性が低下を防止することができ
る。
【００４３】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４４】例えば、マークによって表現される情報は
製品のグレードに限らず、半導体ウエハにおけるペレッ
トの位置、製造時期、ロット番号、製造地域等々であっ
てもよく、マークはそれらを同時に表現するように構成
してもよい。
製品のグレードに限らず、半導体ウエハにおけるペレッ
トの位置、製造時期、ロット番号、製造地域等々であっ
てもよく、マークはそれらを同時に表現するように構成
してもよい。
【００４５】マークはペレットの表面に１個ずつ付する
に限らず、２個以上付してもよい。例えば、ペレットに
マークを１〜６個付する場合には、６４通りの情報を表
現することができる。６４通りの情報の利用方法として
は、例えば、一枚のウエハを６４の領域に分割して表現
し、ウエハにおけるペレットの位置することが考えられ
る。
に限らず、２個以上付してもよい。例えば、ペレットに
マークを１〜６個付する場合には、６４通りの情報を表
現することができる。６４通りの情報の利用方法として
は、例えば、一枚のウエハを６４の領域に分割して表現
し、ウエハにおけるペレットの位置することが考えられ
る。
【００４６】マークはペレットの電極パッド側主面に付
するに限らず、電極パッド側と反対側の主面に付しても
よい。
するに限らず、電極パッド側と反対側の主面に付しても
よい。
【００４７】また、マークはインクドットによって形成
するに限らず、レーザ照射による焼痕等によって形成し
てもよい。
するに限らず、レーザ照射による焼痕等によって形成し
てもよい。
【００４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍの生産技術に適用した場合について説明したが、それ
に限定されるものではなく、ＩＣやトランジスタの生産
技術等の半導体装置の生産技術全般に適用することがで
きる。
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍの生産技術に適用した場合について説明したが、それ
に限定されるものではなく、ＩＣやトランジスタの生産
技術等の半導体装置の生産技術全般に適用することがで
きる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００５０】付された位置にそれぞれ対応して特定の情
報を表現するマークを半導体ペレットの表面に付するこ
とにより、例えば、ペレット・ボンディング工程におい
て、マークが付された位置を認識することにより、その
ペレットのグレード等の固有の情報を導き出すことがで
きるため、グレード分けしたペレット・ボンディングを
実施することができる。
報を表現するマークを半導体ペレットの表面に付するこ
とにより、例えば、ペレット・ボンディング工程におい
て、マークが付された位置を認識することにより、その
ペレットのグレード等の固有の情報を導き出すことがで
きるため、グレード分けしたペレット・ボンディングを
実施することができる。
【図１】（ａ）、（ｂ）は本発明の一実施形態である異
なるグレードを有するＤＲＡＭのそれぞれを示す各一部
切断斜視図である。
なるグレードを有するＤＲＡＭのそれぞれを示す各一部
切断斜視図である。
【図２】本発明の一実施形態であるＤＲＡＭの製造方法
を示す工程図である。
を示す工程図である。
【図３】プローブ検査マーク付け工程後を示しており、
（ａ）はウエハの平面図、（ｂ）はペレットの平面図で
ある。
（ａ）はウエハの平面図、（ｂ）はペレットの平面図で
ある。
【図４】プローブ検査マーク付け工程を示す模式図であ
る。
る。
【図５】ダイシング工程後のウエハを示しており、
（ａ）は平面図、（ｂ）は正面縦断面図である。
（ａ）は平面図、（ｂ）は正面縦断面図である。
【図６】ペレットボンディング工程を示す一部省略一部
切断正面図である。
切断正面図である。
Ａ…第１グレードのＤＲＡＭ（第１グレード品）、Ｂ…
第２グレードのＤＲＡＭ（第２グレード品）、１…ペレ
ット、２…電極パッド、３…絶縁層、４…インナリー
ド、５…アウタリード、６…ワイヤ、７…樹脂封止体、
８…パッケージ、９Ａ…第１マーク（第１グレードを表
現するマーク）、９Ｂ…第２マーク（第１グレードを表
現するマーク）、１０Ａ…第１グレード名、１０Ｂ…第
２グレード名、１１…ウエハ、１２…ウエハシート、１
３…ウエハリング、１４…リードフレーム、２０…プロ
ーブ検査装置、２１…ＸＹテーブル、２２…コントロー
ラ、２３…プローブ針、２４…プローブカード、２５…
テスタ、２６…プローブ検査側ＣＰＵ、３０…マーク付
け装置、３１…ＸＹテーブル、３２…コントローラ、３
３…マーク付け器、３４…インクドット、３５…マーク
付け側ＣＰＵ、４０…ペレットボンディング装置、４１
…ピックアップステージ、４２…ヘッド、４３…ニード
ル孔、４４…ニードル、４５…撮像装置、４６…認識装
置、４７…コントローラ、４８…コレット、４９…ロボ
ット、５０…ボンディングステージ。
第２グレードのＤＲＡＭ（第２グレード品）、１…ペレ
ット、２…電極パッド、３…絶縁層、４…インナリー
ド、５…アウタリード、６…ワイヤ、７…樹脂封止体、
８…パッケージ、９Ａ…第１マーク（第１グレードを表
現するマーク）、９Ｂ…第２マーク（第１グレードを表
現するマーク）、１０Ａ…第１グレード名、１０Ｂ…第
２グレード名、１１…ウエハ、１２…ウエハシート、１
３…ウエハリング、１４…リードフレーム、２０…プロ
ーブ検査装置、２１…ＸＹテーブル、２２…コントロー
ラ、２３…プローブ針、２４…プローブカード、２５…
テスタ、２６…プローブ検査側ＣＰＵ、３０…マーク付
け装置、３１…ＸＹテーブル、３２…コントローラ、３
３…マーク付け器、３４…インクドット、３５…マーク
付け側ＣＰＵ、４０…ペレットボンディング装置、４１
…ピックアップステージ、４２…ヘッド、４３…ニード
ル孔、４４…ニードル、４５…撮像装置、４６…認識装
置、４７…コントローラ、４８…コレット、４９…ロボ
ット、５０…ボンディングステージ。
Claims (10)
- 【請求項１】 半導体ペレットの表面にマークが付され
ており、このマークは表面に付された位置にそれぞれ対
応して特定の情報を表現するように設定されていること
を特徴とする半導体装置。 - 【請求項２】 前記情報が、グレード、半導体ウエハに
おけるペレットの位置、製造時期、ロット番号、製造地
域の少なくとも一つであることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記マークが、インクドットによって構
成されていることを特徴とする請求項１または２に記載
の半導体装置。 - 【請求項４】 半導体ペレットの表面における指定され
た位置に、付された位置にそれぞれ対応して特定の情報
を表現するマークが付されることを特徴とする半導体装
置の製造方法。 - 【請求項５】 前記マークが、前記半導体ペレットを製
造するための半導体ウエハに対する電気的特性検査のデ
ータに基づいて指定された各位置にそれぞれ付されるこ
とを特徴とする請求項４に記載の半導体装置の製造方
法。 - 【請求項６】 前記情報が、前記半導体ペレットを製造
するための半導体ウエハに対する電気的特性検査のデー
タに基づいて作成されたグレードであることを特徴とす
る請求項４または５に記載の半導体装置の製造方法。 - 【請求項７】 前記情報が、半導体ウエハの位置、製造
時期、ロット番号、製造地域の少なくとも一つであるこ
とを特徴とする請求項４に記載の半導体装置の製造方
法。 - 【請求項８】 前記マークが、インクドットを形成する
マーク付け器によって付されることを特徴とする請求項
４、５、６または７に記載の半導体装置の製造方法。 - 【請求項９】 半導体ペレットの表面にマークが付さ
れ、このマークの付された位置にそれぞれ対応されて半
導体ペレットを識別するための情報が表現されることを
特徴とする半導体装置の識別方法。 - 【請求項１０】 前記マークが付される位置が、前記半
導体ペレットを製造するための半導体ウエハに対する電
気的特性検査のデータに基づいて指定されることを特徴
とする請求項９に記載の半導体装置の識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9176453A JPH118328A (ja) | 1997-06-17 | 1997-06-17 | 半導体装置およびその製造方法並びにその識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9176453A JPH118328A (ja) | 1997-06-17 | 1997-06-17 | 半導体装置およびその製造方法並びにその識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118328A true JPH118328A (ja) | 1999-01-12 |
Family
ID=16013977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9176453A Pending JPH118328A (ja) | 1997-06-17 | 1997-06-17 | 半導体装置およびその製造方法並びにその識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118328A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236012A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | ピッチ送り機構 |
| JP2004319639A (ja) * | 2003-04-14 | 2004-11-11 | Toshiba Components Co Ltd | 特殊コードが表示された半導体製品 |
| EP1729344A2 (en) * | 2005-05-31 | 2006-12-06 | Delphi Technologies, Inc. | First die indicator for integrated circuit wafer |
| JP2009105210A (ja) * | 2007-10-23 | 2009-05-14 | Toray Eng Co Ltd | 半導体チップのチップｉｄマーキング方法及びマーキング装置 |
| JP2010040880A (ja) * | 2008-08-06 | 2010-02-18 | Spansion Llc | 半導体装置 |
-
1997
- 1997-06-17 JP JP9176453A patent/JPH118328A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236012A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | ピッチ送り機構 |
| JP4716066B2 (ja) * | 2001-02-09 | 2011-07-06 | 日本電気株式会社 | ピッチ送り機構 |
| JP2004319639A (ja) * | 2003-04-14 | 2004-11-11 | Toshiba Components Co Ltd | 特殊コードが表示された半導体製品 |
| EP1729344A2 (en) * | 2005-05-31 | 2006-12-06 | Delphi Technologies, Inc. | First die indicator for integrated circuit wafer |
| EP1729344A3 (en) * | 2005-05-31 | 2008-03-26 | Delphi Technologies, Inc. | First die indicator for integrated circuit wafer |
| JP2009105210A (ja) * | 2007-10-23 | 2009-05-14 | Toray Eng Co Ltd | 半導体チップのチップｉｄマーキング方法及びマーキング装置 |
| JP2010040880A (ja) * | 2008-08-06 | 2010-02-18 | Spansion Llc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5968705B2 (ja) | 半導体装置の製造方法 | |
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US7022533B2 (en) | Substrate mapping | |
| US6589801B1 (en) | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques | |
| US5510723A (en) | Diced semiconductor device handler | |
| US20020148897A1 (en) | Descriptor for identifying a defective die site and methods of formation | |
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JP4271669B2 (ja) | 半導体デバイスの再テスト方法 | |
| JPH118328A (ja) | 半導体装置およびその製造方法並びにその識別方法 | |
| US20080057677A1 (en) | Chip location identification | |
| US6639420B1 (en) | Common probe card for flip-chip devices | |
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| US5085084A (en) | Method and apparatus for testing lead bonds and detecting failure | |
| KR950010865B1 (ko) | 공정 데이타 확인/분석이 용이한 반도체 패키지 | |
| US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
| US10504801B2 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
| JP2009152450A (ja) | 半導体装置の製造方法 | |
| JPH065690B2 (ja) | 半導体ウエハプローブ方法 | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| KR0124552Y1 (ko) | 웨이퍼링 검사장치 | |
| JPS62152138A (ja) | 半導体装置の製造方法 | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
| JP2990134B2 (ja) | 半導体チップ、半導体試験装置及び半導体装置試験方法 |