JPH10233350A - 半導体チップおよびそれを用いた半導体装置の製造システム - Google Patents
半導体チップおよびそれを用いた半導体装置の製造システムInfo
- Publication number
- JPH10233350A JPH10233350A JP9036370A JP3637097A JPH10233350A JP H10233350 A JPH10233350 A JP H10233350A JP 9036370 A JP9036370 A JP 9036370A JP 3637097 A JP3637097 A JP 3637097A JP H10233350 A JPH10233350 A JP H10233350A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- management information
- wafer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】本発明は、大口径ウェーハによる半導体パッケ
ージの製造において、大口径ウェーハ上に形成された各
半導体チップの位置を明確化できるようにすることを最
も主要な特徴とする。 【解決手段】たとえば、大口径の半導体ウェーハ上に形
成された半導体チップ１０のうち、ダイシング工程前
に、良品と選別されたチップ１０の裏面１０ｂに、各チ
ップ固有のマーキング印字１２をマーキングする。その
際、マーキング印字１２として、該チップ１０の半導体
ウェーハ面内での位置を示すＸ軸座標，Ｙ軸座標からな
る位置番号１２ｄをマーキングする。これにより、アセ
ンブリ後の最終検査によって不合格品となった半導体パ
ッケージにおける不良チップの、半導体ウェーハ面内で
の位置を容易に特定できる構成とされている。
ージの製造において、大口径ウェーハ上に形成された各
半導体チップの位置を明確化できるようにすることを最
も主要な特徴とする。 【解決手段】たとえば、大口径の半導体ウェーハ上に形
成された半導体チップ１０のうち、ダイシング工程前
に、良品と選別されたチップ１０の裏面１０ｂに、各チ
ップ固有のマーキング印字１２をマーキングする。その
際、マーキング印字１２として、該チップ１０の半導体
ウェーハ面内での位置を示すＸ軸座標，Ｙ軸座標からな
る位置番号１２ｄをマーキングする。これにより、アセ
ンブリ後の最終検査によって不合格品となった半導体パ
ッケージにおける不良チップの、半導体ウェーハ面内で
の位置を容易に特定できる構成とされている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップお
よびそれを用いた半導体装置の製造システムに関するも
ので、特に、大口径ウェーハによる半導体パッケージの
製造に用いられるものである。
よびそれを用いた半導体装置の製造システムに関するも
ので、特に、大口径ウェーハによる半導体パッケージの
製造に用いられるものである。
【０００２】
【従来の技術】従来、ウェーハ口径が３〜８インチ程度
の半導体ウェーハに対するチップの形成は、バッジ処理
が主流となっていた。このバッジ処理は、１〜６ロット
単位で行われるようになっている。このため、ウェーハ
の管理は、通常、ロットごと（たとえば、１ロットあた
り２５枚）に行われている。
の半導体ウェーハに対するチップの形成は、バッジ処理
が主流となっていた。このバッジ処理は、１〜６ロット
単位で行われるようになっている。このため、ウェーハ
の管理は、通常、ロットごと（たとえば、１ロットあた
り２５枚）に行われている。
【０００３】ところで、半導体パッケージの製造に際し
て、半導体ウェーハ上に形成された各チップは、チップ
の良否を選別するダイソートテスト（Ｄ／Ｓ）が行われ
て、不良チップにのみマーキングが施される。そして、
そのマーキングにより区別される良品チップだけが、ア
センブリ工程における半導体パッケージの組み立てに供
されるようになっている。
て、半導体ウェーハ上に形成された各チップは、チップ
の良否を選別するダイソートテスト（Ｄ／Ｓ）が行われ
て、不良チップにのみマーキングが施される。そして、
そのマーキングにより区別される良品チップだけが、ア
センブリ工程における半導体パッケージの組み立てに供
されるようになっている。
【０００４】また、組み立てられた半導体パッケージ
は、最終検査の後、検査を合格したものだけが製品とし
て出荷されることになる。この最終検査においても、ま
た、上記アッセンブリ工程においても、ウェーハの管理
は、ロットごとに行われるようになっている。また、そ
の出荷の際には、製品にロット番号を印字して管理する
システムになっていた。
は、最終検査の後、検査を合格したものだけが製品とし
て出荷されることになる。この最終検査においても、ま
た、上記アッセンブリ工程においても、ウェーハの管理
は、ロットごとに行われるようになっている。また、そ
の出荷の際には、製品にロット番号を印字して管理する
システムになっていた。
【０００５】しかしながら、近年では、製造プロセスの
進歩やチップの高集積化または多機能化の要求などにと
もなって、ウェーハ口径が８〜１１インチ程度と大口径
の半導体ウェーハの使用が増えつつある。
進歩やチップの高集積化または多機能化の要求などにと
もなって、ウェーハ口径が８〜１１インチ程度と大口径
の半導体ウェーハの使用が増えつつある。
【０００６】大口径化した半導体ウェーハの場合、その
大きさから、チップを形成するための各製造プロセスが
枚葉処理となるため、ロットごとの管理の必要性は希薄
となる。
大きさから、チップを形成するための各製造プロセスが
枚葉処理となるため、ロットごとの管理の必要性は希薄
となる。
【０００７】また、半導体ウェーハを大口径化する際の
課題の一つに、ウェーハ面内の均一性があげられる。た
とえば、高温熱プロセスでの熱ストレスにより生じるス
リップ（原子の線状ずれ）や転位（ディスロケーショ
ン）とよばれる結晶欠陥は、ウェーハのある特定の位置
に発生しやすいことが知られている。
課題の一つに、ウェーハ面内の均一性があげられる。た
とえば、高温熱プロセスでの熱ストレスにより生じるス
リップ（原子の線状ずれ）や転位（ディスロケーショ
ン）とよばれる結晶欠陥は、ウェーハのある特定の位置
に発生しやすいことが知られている。
【０００８】同様に、ＲＩＥプロセスなどでの構造スト
レスによるダメージの大／小についても、ウェーハ面内
で一定の傾向をもっていることが理解されている。これ
らプロセスによる結晶欠陥やダメージは、大口径化され
た半導体ウェーハを用いて製造される製品の信頼性に悪
影響を与える結果となる。
レスによるダメージの大／小についても、ウェーハ面内
で一定の傾向をもっていることが理解されている。これ
らプロセスによる結晶欠陥やダメージは、大口径化され
た半導体ウェーハを用いて製造される製品の信頼性に悪
影響を与える結果となる。
【０００９】このように、従来は、製品をロットごとに
管理するようにしており、また、チップのウェーハ面内
での位置を管理するようにもなっていない。このため、
半導体ウェーハの大口径化にともなって枚葉ごとの管理
の必要性とともに、特に、大口径化された半導体ウェー
ハ上での、結晶欠陥やダメージが生じやすい位置に形成
された品質の悪いチップの位置を特定するのが困難であ
るなどの問題があった。
管理するようにしており、また、チップのウェーハ面内
での位置を管理するようにもなっていない。このため、
半導体ウェーハの大口径化にともなって枚葉ごとの管理
の必要性とともに、特に、大口径化された半導体ウェー
ハ上での、結晶欠陥やダメージが生じやすい位置に形成
された品質の悪いチップの位置を特定するのが困難であ
るなどの問題があった。
【００１０】
【発明が解決しようとする課題】上記したように、従来
においては、ウェーハ面内での各チップの位置を管理す
るようになっていないため、ウェーハのどの位置に形成
されたチップかが不明確であり、結晶欠陥やダメージが
生じやすい位置に形成された品質の悪いチップの、ウェ
ーハ上での位置を特定できないという不具合があった。
においては、ウェーハ面内での各チップの位置を管理す
るようになっていないため、ウェーハのどの位置に形成
されたチップかが不明確であり、結晶欠陥やダメージが
生じやすい位置に形成された品質の悪いチップの、ウェ
ーハ上での位置を特定できないという不具合があった。
【００１１】そこで、この発明は、半導体チップの半導
体ウェーハ面内での位置を明確化でき、チップの高品質
化とともに、製品の歩留まりを大幅に向上することが可
能な半導体チップおよびそれを用いた半導体装置の製造
システムを提供することを目的としている。
体ウェーハ面内での位置を明確化でき、チップの高品質
化とともに、製品の歩留まりを大幅に向上することが可
能な半導体チップおよびそれを用いた半導体装置の製造
システムを提供することを目的としている。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体チップにあっては、半導体ウェ
ーハ上に形成されたチップの一方面に、少なくとも該チ
ップの前記ウェーハ面内における位置を示すための管理
情報をマーキングしてなる構成とされている。
めに、この発明の半導体チップにあっては、半導体ウェ
ーハ上に形成されたチップの一方面に、少なくとも該チ
ップの前記ウェーハ面内における位置を示すための管理
情報をマーキングしてなる構成とされている。
【００１３】また、この発明の半導体チップにあって
は、半導体ウェーハ上に形成された複数の半導体チップ
のうち、良品と選別されたチップのパッドの非形成面
に、少なくとも該チップの前記ウェーハ面内における位
置を示すための管理情報をマーキングしてなる構成とさ
れている。
は、半導体ウェーハ上に形成された複数の半導体チップ
のうち、良品と選別されたチップのパッドの非形成面
に、少なくとも該チップの前記ウェーハ面内における位
置を示すための管理情報をマーキングしてなる構成とさ
れている。
【００１４】また、この発明の半導体装置の製造システ
ムにあっては、少なくとも半導体ウェーハ面内における
チップの位置を示すための管理情報がマーキングされた
半導体チップを、最終製品として組み立てる組立部と、
組み立てられた最終製品を検査する検査部と、前記検査
によって不合格品と判定された最終製品より、該チップ
にマーキングされている管理情報を読み取る読取部と、
読み取った管理情報を集計する集計部と、前記集計の結
果から、不合格品となった最終製品におけるチップの不
良を解析する解析部とから構成されている。
ムにあっては、少なくとも半導体ウェーハ面内における
チップの位置を示すための管理情報がマーキングされた
半導体チップを、最終製品として組み立てる組立部と、
組み立てられた最終製品を検査する検査部と、前記検査
によって不合格品と判定された最終製品より、該チップ
にマーキングされている管理情報を読み取る読取部と、
読み取った管理情報を集計する集計部と、前記集計の結
果から、不合格品となった最終製品におけるチップの不
良を解析する解析部とから構成されている。
【００１５】さらに、この発明の半導体装置の製造シス
テムにあっては、複数の半導体チップが形成された半導
体ウェーハを製造するメイキング部と、前記各半導体チ
ップの良否を選別する選別部と、前記半導体ウェーハ上
に形成された複数の半導体チップのうち、良品と選別さ
れたチップのパッドの非形成面に、少なくとも該チップ
の前記ウェーハ面内における位置を示すための管理情報
をマーキングするマーキング部と、前記管理情報がマー
キングされた半導体チップを、最終製品として組み立て
る組立部と、組み立てられた最終製品を検査する検査部
と、前記検査によって不合格品と判定された最終製品よ
り、該チップにマーキングされている管理情報を読み取
る読取部と、読み取った管理情報を集計する集計部と、
前記集計の結果から、不合格品となった最終製品におけ
るチップの不良を解析し、その解析の結果を前記メイキ
ング部にフィードバックする解析部とから構成されてい
る。
テムにあっては、複数の半導体チップが形成された半導
体ウェーハを製造するメイキング部と、前記各半導体チ
ップの良否を選別する選別部と、前記半導体ウェーハ上
に形成された複数の半導体チップのうち、良品と選別さ
れたチップのパッドの非形成面に、少なくとも該チップ
の前記ウェーハ面内における位置を示すための管理情報
をマーキングするマーキング部と、前記管理情報がマー
キングされた半導体チップを、最終製品として組み立て
る組立部と、組み立てられた最終製品を検査する検査部
と、前記検査によって不合格品と判定された最終製品よ
り、該チップにマーキングされている管理情報を読み取
る読取部と、読み取った管理情報を集計する集計部と、
前記集計の結果から、不合格品となった最終製品におけ
るチップの不良を解析し、その解析の結果を前記メイキ
ング部にフィードバックする解析部とから構成されてい
る。
【００１６】この発明の半導体チップおよびそれを用い
た半導体装置の製造システムによれば、不合格品となっ
た最終製品における不良な半導体チップの、半導体ウェ
ーハ面内での位置を容易に特定できるようになる。これ
により、不良の解析やチップを形成するための製造プロ
セスの改善が容易に可能となるものである。
た半導体装置の製造システムによれば、不合格品となっ
た最終製品における不良な半導体チップの、半導体ウェ
ーハ面内での位置を容易に特定できるようになる。これ
により、不良の解析やチップを形成するための製造プロ
セスの改善が容易に可能となるものである。
【００１７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、半導体チップの構成を概略的に示すも
のである。なお、同図（ａ）はチップの表面を示す平面
図、同図（ｂ）は同じく裏面を示す平面図である。
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、半導体チップの構成を概略的に示すも
のである。なお、同図（ａ）はチップの表面を示す平面
図、同図（ｂ）は同じく裏面を示す平面図である。
【００１８】すなわち、この半導体チップ１０は、たと
えば、ウェーハ口径が８〜１１インチとされた大口径の
半導体ウェーハ（後述する）上に形成されたものであっ
て、その表面１０ａには複数の接続パッド１１が配設さ
れている。
えば、ウェーハ口径が８〜１１インチとされた大口径の
半導体ウェーハ（後述する）上に形成されたものであっ
て、その表面１０ａには複数の接続パッド１１が配設さ
れている。
【００１９】また、半導体チップ１０のパッドの非形成
面である裏面（一方面）１０ｂには、各チップ固有のマ
ーキング印字（Ｎ X,Y）１２が２〜３μｍ程度の深さで
マーキングされている。マーキング印字１２としては、
たとえば、製造年度を示す年度番号１２ａ、ロット番号
１２ｂ、ウェーハ番号（ＩＤ）１２ｃ、および、該チッ
プ１０の半導体ウェーハ面内での位置を示すための管理
情報としての位置番号（Ｘ軸座標，Ｙ軸座標）１２ｄか
らなっている。
面である裏面（一方面）１０ｂには、各チップ固有のマ
ーキング印字（Ｎ X,Y）１２が２〜３μｍ程度の深さで
マーキングされている。マーキング印字１２としては、
たとえば、製造年度を示す年度番号１２ａ、ロット番号
１２ｂ、ウェーハ番号（ＩＤ）１２ｃ、および、該チッ
プ１０の半導体ウェーハ面内での位置を示すための管理
情報としての位置番号（Ｘ軸座標，Ｙ軸座標）１２ｄか
らなっている。
【００２０】このマーキング印字１２は、ダイシング工
程前に、ダイソートテスト（Ｄ／Ｓ）によって良品と選
別されたチップに対してのみ、レーザによりＸ線装置に
よる読み取りが可能なようにマーキングされるようにな
っている。
程前に、ダイソートテスト（Ｄ／Ｓ）によって良品と選
別されたチップに対してのみ、レーザによりＸ線装置に
よる読み取りが可能なようにマーキングされるようにな
っている。
【００２１】図２は、上記したマーキング印字１２のマ
ーキングを行うようにしてなる、ウェーハ製造装置の概
略構成を示すものである。ウェーハ製造装置２０は、た
とえば、複数の半導体チップ１０が形成された大口径の
半導体ウェーハ１を製造するウェーハメイキング部２
１、半導体チップ１０の良否を選別する選別部２２、お
よび、半導体チップ１０に上記マーキング印字１２をマ
ーキングするレーザ書込部（マーキング部）２３からな
っている。
ーキングを行うようにしてなる、ウェーハ製造装置の概
略構成を示すものである。ウェーハ製造装置２０は、た
とえば、複数の半導体チップ１０が形成された大口径の
半導体ウェーハ１を製造するウェーハメイキング部２
１、半導体チップ１０の良否を選別する選別部２２、お
よび、半導体チップ１０に上記マーキング印字１２をマ
ーキングするレーザ書込部（マーキング部）２３からな
っている。
【００２２】ウェーハメイキング部２１は、たとえば、
枚葉処理によりＲＩＥや酸化または拡散などの各種の製
造プロセスを経て、半導体ウェーハ１上に複数の半導体
チップ１０を形成するものである。
枚葉処理によりＲＩＥや酸化または拡散などの各種の製
造プロセスを経て、半導体ウェーハ１上に複数の半導体
チップ１０を形成するものである。
【００２３】選別部２２は、たとえば、ダイソートテス
トを行って、上記ウェーハメイキング部２１にて製造さ
れた半導体ウェーハ１上の、各半導体チップ１０の良否
を選別するものである。この選別部２２での、半導体チ
ップ１０の良否選別の結果は、上記レーザ書込部２３に
送られるようになっている。
トを行って、上記ウェーハメイキング部２１にて製造さ
れた半導体ウェーハ１上の、各半導体チップ１０の良否
を選別するものである。この選別部２２での、半導体チ
ップ１０の良否選別の結果は、上記レーザ書込部２３に
送られるようになっている。
【００２４】レーザ書込部２３は、上記選別部２２から
の各半導体チップ１０の良否選別の結果にしたがって、
良品と選別された半導体チップ１０に対してのみ、上記
マーキング印字１２をマーキングするものであり、たと
えば、良否選別の結果としての、良品と選別された半導
体チップ１０のＸ軸座標，Ｙ軸座標に関するデータと、
別の制御部（図示していない）からの年度番号１２ａな
どの他のデータとにもとづいて、マーキングのためのデ
ータを生成する制御系を有している。
の各半導体チップ１０の良否選別の結果にしたがって、
良品と選別された半導体チップ１０に対してのみ、上記
マーキング印字１２をマーキングするものであり、たと
えば、良否選別の結果としての、良品と選別された半導
体チップ１０のＸ軸座標，Ｙ軸座標に関するデータと、
別の制御部（図示していない）からの年度番号１２ａな
どの他のデータとにもとづいて、マーキングのためのデ
ータを生成する制御系を有している。
【００２５】図３は、本発明にかかる、半導体パッケー
ジの製造に用いられる製造システムの概略構成を示すも
のである。この製造システムは、たとえば、上記ウェー
ハ製造装置２０から供給される大口径の半導体ウェーハ
１を受け取って、上記マーキング印字１２がマーキング
された半導体チップ１０を最終製品としての半導体パッ
ケージに組み立てるアセンブリ部（組立部）３１、およ
び、組み立てられた半導体パッケージを最終的に検査す
る最終検査部３２の他、Ｘ線読取部３３、マッピング部
（集計部）３４、解析部３５などを備えて構成されてい
る。
ジの製造に用いられる製造システムの概略構成を示すも
のである。この製造システムは、たとえば、上記ウェー
ハ製造装置２０から供給される大口径の半導体ウェーハ
１を受け取って、上記マーキング印字１２がマーキング
された半導体チップ１０を最終製品としての半導体パッ
ケージに組み立てるアセンブリ部（組立部）３１、およ
び、組み立てられた半導体パッケージを最終的に検査す
る最終検査部３２の他、Ｘ線読取部３３、マッピング部
（集計部）３４、解析部３５などを備えて構成されてい
る。
【００２６】アセンブリ部３１は、たとえば、ダイシン
グ工程、マウント工程、リード・ボンディング工程、モ
ールド工程、トリミングおよびフォーミングの各工程か
らなっている。
グ工程、マウント工程、リード・ボンディング工程、モ
ールド工程、トリミングおよびフォーミングの各工程か
らなっている。
【００２７】最終検査部３２は、高温放置テストなどを
行うもので、この検査を通った合格品だけが製品として
出荷される。Ｘ線読取部３３は、検査によって不合格品
と判定された半導体パッケージより、ベッドを介して該
不良チップにマーキングされているマーキング印字１２
を間接的に読み取るもので、たとえばＸ線装置によって
構成されている。
行うもので、この検査を通った合格品だけが製品として
出荷される。Ｘ線読取部３３は、検査によって不合格品
と判定された半導体パッケージより、ベッドを介して該
不良チップにマーキングされているマーキング印字１２
を間接的に読み取るもので、たとえばＸ線装置によって
構成されている。
【００２８】マッピング部３４は、不合格品となった半
導体パッケージにおける不良チップのマーキング印字１
２をもとに、その不良チップの半導体ウェーハ面内での
位置をマッピングすることにより、たとえば図４に示す
ような、全不良チップについての半導体ウェーハ面内で
の位置を示すマッピングデータ３４ａを作成するように
なっている。
導体パッケージにおける不良チップのマーキング印字１
２をもとに、その不良チップの半導体ウェーハ面内での
位置をマッピングすることにより、たとえば図４に示す
ような、全不良チップについての半導体ウェーハ面内で
の位置を示すマッピングデータ３４ａを作成するように
なっている。
【００２９】解析部３５は、上記マッピング部３４で作
成されたマッピングデータ３４ａをもとにして、不良の
解析を行うものである。この解析部３５での解析の結果
は、たとえば、上記ウェーハメイキング部２１にフィー
ドバックされて、各種の製造プロセスの改善に供される
ようになっている。
成されたマッピングデータ３４ａをもとにして、不良の
解析を行うものである。この解析部３５での解析の結果
は、たとえば、上記ウェーハメイキング部２１にフィー
ドバックされて、各種の製造プロセスの改善に供される
ようになっている。
【００３０】ここで、図４に示したマッピングデータ３
４ａを例に、製造プロセスの改善について説明する。た
とえば、最終検査部３２での製品化後の検査によって不
合格品とされた半導体パッケージにおける不良チップ
（図示×印）は、このマッピングデータ３４ａの場合、
半導体ウェーハの周辺部分に集中していることが見て取
れる。
４ａを例に、製造プロセスの改善について説明する。た
とえば、最終検査部３２での製品化後の検査によって不
合格品とされた半導体パッケージにおける不良チップ
（図示×印）は、このマッピングデータ３４ａの場合、
半導体ウェーハの周辺部分に集中していることが見て取
れる。
【００３１】解析の結果、これは、ゲート電極加工時の
ＲＩＥプロセスにおいて、ウェーハの周辺部分でのエッ
チングレートが中央付近よりも速いために、周辺部分で
はゲート耐圧のマージンがかせげないためである、と判
明したとする。
ＲＩＥプロセスにおいて、ウェーハの周辺部分でのエッ
チングレートが中央付近よりも速いために、周辺部分で
はゲート耐圧のマージンがかせげないためである、と判
明したとする。
【００３２】この解析の結果をふまえ、たとえば、上記
ウェーハメイキング部２１でのゲート電極加工時のＲＩ
Ｅプロセスにおけるエッチングの条件を調整することに
よって、ゲート電極加工時のＲＩＥプロセスの最適化を
図ったところ、上記最終検査部３２での合格率（製品の
歩留まり）が改善前は９２％であったのに対し、９９．
８％にまで向上できた。
ウェーハメイキング部２１でのゲート電極加工時のＲＩ
Ｅプロセスにおけるエッチングの条件を調整することに
よって、ゲート電極加工時のＲＩＥプロセスの最適化を
図ったところ、上記最終検査部３２での合格率（製品の
歩留まり）が改善前は９２％であったのに対し、９９．
８％にまで向上できた。
【００３３】このように、選別部２２でのテストによっ
て良品チップと選別されたにもかかわらず、たとえば、
ゲート電極加工時のＲＩＥプロセスの不適合などによ
り、最終検査部３２での製品化後の検査によって不合格
品となるような品質の悪いチップ（不良チップ）の、半
導体ウェーハ面内での位置を容易に特定できるようにな
る。
て良品チップと選別されたにもかかわらず、たとえば、
ゲート電極加工時のＲＩＥプロセスの不適合などによ
り、最終検査部３２での製品化後の検査によって不合格
品となるような品質の悪いチップ（不良チップ）の、半
導体ウェーハ面内での位置を容易に特定できるようにな
る。
【００３４】これにより、不良の解析やチップを形成す
るための製造プロセスの最適化を図ることが可能となる
ため、品質の悪い半導体チップの形成を軽減でき、製品
の歩留まりを大幅に向上できるようになるものである。
るための製造プロセスの最適化を図ることが可能となる
ため、品質の悪い半導体チップの形成を軽減でき、製品
の歩留まりを大幅に向上できるようになるものである。
【００３５】上記したように、不合格品となった半導体
パッケージにおける不良チップの、半導体ウェーハ面内
での位置を容易に特定できるようにしている。すなわ
ち、良品と選別された半導体チップに、半導体ウェーハ
面内での位置を示すマーキング印字をマーキングするよ
うにしている。これにより、製品化後の最終検査により
不合格品となった半導体パッケージの、そのチップ上の
マーキング印字を読み取ってマッピングすることで、半
導体ウェーハ面内における品質の悪いチップが形成され
る位置を明確化することが可能となる。したがって、不
良の解析やチップを形成するための製造プロセスの改善
が容易に可能となり、品質の悪いチップの形成を抑え
て、製品の歩留まりを大幅に向上できるようになるもの
である。
パッケージにおける不良チップの、半導体ウェーハ面内
での位置を容易に特定できるようにしている。すなわ
ち、良品と選別された半導体チップに、半導体ウェーハ
面内での位置を示すマーキング印字をマーキングするよ
うにしている。これにより、製品化後の最終検査により
不合格品となった半導体パッケージの、そのチップ上の
マーキング印字を読み取ってマッピングすることで、半
導体ウェーハ面内における品質の悪いチップが形成され
る位置を明確化することが可能となる。したがって、不
良の解析やチップを形成するための製造プロセスの改善
が容易に可能となり、品質の悪いチップの形成を抑え
て、製品の歩留まりを大幅に向上できるようになるもの
である。
【００３６】なお、上記した本発明の実施の一形態にお
いては、ゲート電極加工時のＲＩＥプロセスの最適化
（構造ストレスによるダメージの軽減）を図ることによ
って製品の歩留まりを向上するようにした場合の例を説
明したが、これに限らず、たとえば酸化または拡散のた
めの高温熱プロセスの不適合（熱ストレスにより生じる
スリップや転位などの結晶欠陥の発生）を改善する場合
にも同様に適用できる。
いては、ゲート電極加工時のＲＩＥプロセスの最適化
（構造ストレスによるダメージの軽減）を図ることによ
って製品の歩留まりを向上するようにした場合の例を説
明したが、これに限らず、たとえば酸化または拡散のた
めの高温熱プロセスの不適合（熱ストレスにより生じる
スリップや転位などの結晶欠陥の発生）を改善する場合
にも同様に適用できる。
【００３７】また、チップの半導体ウェーハ面内での位
置を示すための管理情報としては、Ｘ軸座標，Ｙ軸座標
からなる位置番号に限らず、たとえばチップ位置を特定
することが可能なシリアル番号を用いるようにしても良
い。
置を示すための管理情報としては、Ｘ軸座標，Ｙ軸座標
からなる位置番号に限らず、たとえばチップ位置を特定
することが可能なシリアル番号を用いるようにしても良
い。
【００３８】また、マッピングデータを作成する場合に
おいては、選別部での半導体チップの良否選別の結果を
考慮するようにしても良い。その他、この発明の要旨を
変えない範囲において、種々変形実施可能なことは勿論
である。
おいては、選別部での半導体チップの良否選別の結果を
考慮するようにしても良い。その他、この発明の要旨を
変えない範囲において、種々変形実施可能なことは勿論
である。
【００３９】
【発明の効果】以上、詳述したようにこの発明によれ
ば、半導体チップの半導体ウェーハ面内での位置を明確
化でき、チップの高品質化とともに、製品の歩留まりを
大幅に向上することが可能な半導体チップおよびそれを
用いた半導体装置の製造システムを提供できる。
ば、半導体チップの半導体ウェーハ面内での位置を明確
化でき、チップの高品質化とともに、製品の歩留まりを
大幅に向上することが可能な半導体チップおよびそれを
用いた半導体装置の製造システムを提供できる。
【図１】この発明の実施の一形態にかかる、半導体チッ
プの構成を概略的に示す平面図。
プの構成を概略的に示す平面図。
【図２】同じく、ウェーハ製造装置の概略を示す構成
図。
図。
【図３】同じく、製造システムの概略構成を示すブロッ
ク図。
ク図。
【図４】同じく、かかる動作を説明するために示すマッ
ピングデータの概略図。
ピングデータの概略図。
１…半導体ウェーハ １０…半導体チップ １０ａ…チップ表面 １０ｂ…チップ裏面 １１…接続パッド １２…マーキング印字 １２ａ…年度番号データ １２ｂ…ロット番号データ １２ｃ…ウェーハ番号（ＩＤ） １２ｄ…位置番号データ ２０…ウェーハ製造装置 ２１…ウェーハメイキング部 ２２…選別部 ２３…レーザ書込部 ３１…アセンブリ部 ３２…最終検査部 ３３…Ｘ線読取部 ３４…マッピング部 ３４ａ…マッピングデータ ３５…解析部
Claims (18)
- 【請求項１】 半導体ウェーハ上に形成されたチップの
一方面に、少なくとも該チップの前記ウェーハ面内にお
ける位置を示すための管理情報をマーキングしてなるこ
とを特徴とする半導体チップ。 - 【請求項２】 前記チップの一方面は、パッドが形成さ
れていない裏面であることを特徴とする請求項１に記載
の半導体チップ。 - 【請求項３】 前記管理情報は、レーザによりマーキン
グされることを特徴とする請求項１に記載の半導体チッ
プ。 - 【請求項４】 前記管理情報のマーキングは、ダイシン
グ工程前に行われることを特徴とする請求項１に記載の
半導体チップ。 - 【請求項５】 前記管理情報のマーキングは、前記半導
体ウェーハ上に形成された複数のチップのうち、良品と
選別されたチップに対してのみ実施されることを特徴と
する請求項１に記載の半導体チップ。 - 【請求項６】 半導体ウェーハ上に形成された複数の半
導体チップのうち、良品と選別されたチップのパッドの
非形成面に、少なくとも該チップの前記ウェーハ面内に
おける位置を示すための管理情報をマーキングしてなる
ことを特徴とする半導体チップ。 - 【請求項７】 前記管理情報のマーキングは、ダイシン
グ工程前に行われることを特徴とする請求項６に記載の
半導体チップ。 - 【請求項８】 前記管理情報は、レーザによりマーキン
グされることを特徴とする請求項６に記載の半導体チッ
プ。 - 【請求項９】 少なくとも半導体ウェーハ面内における
チップの位置を示すための管理情報がマーキングされた
半導体チップを、最終製品として組み立てる組立部と、 組み立てられた最終製品を検査する検査部と、 前記検査によって不合格品と判定された最終製品より、
該チップにマーキングされている管理情報を読み取る読
取部と、 読み取った管理情報を集計する集計部と、 前記集計の結果から、不合格品となった最終製品におけ
るチップの不良を解析する解析部とを具備したことを特
徴とする半導体装置の製造システム。 - 【請求項１０】 前記読取部は、前記管理情報の読み取
りをＸ線装置を用いて間接的に行うものであることを特
徴とする請求項９に記載の半導体装置の製造システム。 - 【請求項１１】 前記集計部は、不合格品となった最終
製品における全チップの、半導体ウェーハ面内での位置
をマッピングするものであることを特徴とする請求項９
に記載の半導体装置の製造システム。 - 【請求項１２】 前記解析部は、その解析の結果をウェ
ーハ製造装置にフィードバックし、半導体ウェーハ上の
各位置での半導体チップの形成を最適化するものである
ことを特徴とする請求項９に記載の半導体装置の製造シ
ステム。 - 【請求項１３】 前記ウェーハ製造装置は、複数の半導
体チップが形成された半導体ウェーハを製造するメイキ
ング部、各半導体チップの良否を選別する選別部、およ
び、良品と選別された半導体チップの、そのパッドの非
形成面に管理情報をマーキングするマーキング部からな
ることを特徴とする請求項１２に記載の半導体装置の製
造システム。 - 【請求項１４】 前記マーキング部は、前記管理情報を
レーザによりマーキングするものであることを特徴とす
る請求項１３に記載の半導体装置の製造システム。 - 【請求項１５】 複数の半導体チップが形成された半導
体ウェーハを製造するメイキング部と、 前記各半導体チップの良否を選別する選別部と、 前記半導体ウェーハ上に形成された複数の半導体チップ
のうち、良品と選別されたチップのパッドの非形成面
に、少なくとも該チップの前記ウェーハ面内における位
置を示すための管理情報をマーキングするマーキング部
と、 前記管理情報がマーキングされた半導体チップを、最終
製品として組み立てる組立部と、 組み立てられた最終製品を検査する検査部と、 前記検査によって不合格品と判定された最終製品より、
該チップにマーキングされている管理情報を読み取る読
取部と、 読み取った管理情報を集計する集計部と、 前記集計の結果から、不合格品となった最終製品におけ
るチップの不良を解析し、その解析の結果を前記メイキ
ング部にフィードバックする解析部とを具備したことを
特徴とする半導体装置の製造システム。 - 【請求項１６】 前記マーキング部は、前記管理情報を
レーザによりマーキングするものであることを特徴とす
る請求項１５に記載の半導体装置の製造システム。 - 【請求項１７】 前記読取部は、前記管理情報の読み取
りをＸ線装置を用いて間接的に行うものであることを特
徴とする請求項１５に記載の半導体装置の製造システ
ム。 - 【請求項１８】 前記集計部は、不合格品となった最終
製品における全チップの、半導体ウェーハ面内での位置
をマッピングするものであることを特徴とする請求項１
５に記載の半導体装置の製造システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036370A JPH10233350A (ja) | 1997-02-20 | 1997-02-20 | 半導体チップおよびそれを用いた半導体装置の製造システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036370A JPH10233350A (ja) | 1997-02-20 | 1997-02-20 | 半導体チップおよびそれを用いた半導体装置の製造システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233350A true JPH10233350A (ja) | 1998-09-02 |
Family
ID=12467961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036370A Abandoned JPH10233350A (ja) | 1997-02-20 | 1997-02-20 | 半導体チップおよびそれを用いた半導体装置の製造システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233350A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379084B1 (ko) * | 1998-08-31 | 2003-07-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지제조방법 |
| US7054705B2 (en) | 2000-03-27 | 2006-05-30 | Nec Electronics Corporation | Method of manufacturing semiconductor devices |
| JP2006351772A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | 半導体チップの識別情報記録方法及び撮像装置 |
| JP2009135322A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 積層型電子部品の不良検出方法および積層型電子部品の製造方法 |
-
1997
- 1997-02-20 JP JP9036370A patent/JPH10233350A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379084B1 (ko) * | 1998-08-31 | 2003-07-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지제조방법 |
| US7054705B2 (en) | 2000-03-27 | 2006-05-30 | Nec Electronics Corporation | Method of manufacturing semiconductor devices |
| JP2006351772A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | 半導体チップの識別情報記録方法及び撮像装置 |
| JP2009135322A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 積層型電子部品の不良検出方法および積層型電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7054705B2 (en) | Method of manufacturing semiconductor devices | |
| KR101575831B1 (ko) | 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티 | |
| JP4008198B2 (ja) | ロットに基づかない集積回路デバイスの組立方法 | |
| KR100230118B1 (ko) | 반도체 집적 회로 제조 방법 및 장치 | |
| JPH11251531A (ja) | 半導体装置レイアウト構造 | |
| JPH07147386A (ja) | 半導体装置とその製造方法およびそれに用いる器具 | |
| JP3175765B2 (ja) | 半導体ウエハーの検査方法 | |
| JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
| JPH118327A (ja) | 半導体チップ識別コード付与方法及び半導体チップ管理方法 | |
| JPH07235617A (ja) | 半導体装置 | |
| JPH0950945A (ja) | 半導体装置の製造方法 | |
| JPH09306873A (ja) | ウェーハの分割システム | |
| JP2002083784A (ja) | 半導体装置の製造方法 | |
| US20040017664A1 (en) | Semiconductor memory module | |
| JP2677500B2 (ja) | リダンダンシ回路を備えた半導体装置のウェーハ検査方法 | |
| JP2000091275A (ja) | 半導体素子の製造方法 | |
| JPH09148387A (ja) | 半導体製品の処理装置 | |
| JPH01227442A (ja) | 半導体ダイボンディング方法 | |
| JPH05144891A (ja) | 半導体装置用マツピングデータ・マーキングユニツト | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| JP4014813B2 (ja) | 半導体ウェハ及びその検査方法 | |
| JPH04352314A (ja) | 半導体ウェハの識別方法 | |
| JPH05198465A (ja) | 半導体ウエハおよび半導体集積回路装置の製造方法 | |
| JP2979682B2 (ja) | マップを利用した半導体装置の組立方法 | |
| JPH01286320A (ja) | 半導体チップ配列方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060519 |