JP3300264B2 - 半導体チップ認識方法 - Google Patents

半導体チップ認識方法

Info

Publication number
JP3300264B2
JP3300264B2 JP27681297A JP27681297A JP3300264B2 JP 3300264 B2 JP3300264 B2 JP 3300264B2 JP 27681297 A JP27681297 A JP 27681297A JP 27681297 A JP27681297 A JP 27681297A JP 3300264 B2 JP3300264 B2 JP 3300264B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
defective
die bonding
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27681297A
Other languages
English (en)
Other versions
JPH11121476A (ja
Inventor
敏隆 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27681297A priority Critical patent/JP3300264B2/ja
Publication of JPH11121476A publication Critical patent/JPH11121476A/ja
Application granted granted Critical
Publication of JP3300264B2 publication Critical patent/JP3300264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、リードフレーム
等にダイボンドするときにセットされた半導体チップの
中から良品の半導体チップを認識する半導体チップ認識
方法に関する。
【0002】
【従来の技術】ダイボンド装置は、半導体チップをリー
ドフレーム等にダイボンドする装置である。ダイボンド
装置には、ウェハー単位で製造された半導体チップがセ
ットされるのであるが、殆どの場合このセットされる半
導体チップの中には良品の半導体チップだけでなく、特
性不良の半導体チップも含まれている。また、特性不良
の半導体チップには、その製造工程において表面にイン
クが塗布されている(バットマークが付されてい
る。)。ダイボンド装置は良品と不良品の半導体チップ
(バッドマークの付いた半導体チップ)が混在する状態
でセットされるので、セットされた半導体チップ毎に良
品であるか不良品であるかを認識しなければならない。
【0003】図8は、従来のダイボンド装置における半
導体チップの認識処理を示すフローチャートである。従
来のダイボンド装置は、セットされた半導体チップを検
出すると(n41)、その位置に有る半導体チップの表
面にインクが塗布されているかどうか(バッドマークが
付いているかどうか)を画像処理により判定し(n4
2)、バッドマークが付いていなければ良品の半導体チ
ップであると認識し(n43)、バッドマークが付いて
いれば不良品の半導体チップであると認識する(n4
4)。なお、ダイボンド装置はn43で良品であると認
識した半導体チップをリードフレーム等にダイボンドす
るが、n44で不良品であると認識した半導体チップに
ついてはダイボンドしない。
【0004】
【発明が解決しようとする課題】しかしながら、n42
では、設定されている良品または不良品の半導体チップ
表面の反射面積と検出した半導体チップ表面の反射面積
とを比較し、良品であるかどうかを判定しているため
(例えば、予め記録している良品の半導体チップの反射
面積よりも所定値以下であればバッドマークの付いた不
良品であると判定している。)、この判定に時間がかか
る。また、この判定はセットされた個々の半導体チップ
についてそれぞれ行わなければならない。このため、ダ
イボンド工程では良品の半導体チップを認識するのに長
い時間を要し、本工程の作業効率が悪いという問題があ
った。
【0005】この発明の目的は、セットされた半導体チ
ップの中から良品の半導体チップの認識に要する時間を
短縮し、ダイボンド工程の作業効率を向上させることの
できる半導体チップ認識方法を提供することにある。
【0006】
【課題を解決するための手段】請求項1に記載した半導
体チップ認識方法は、従来のようにバッドマークが付さ
れているかどうかを判定することによって良品の半導体
チップを認識するのではなく、特性検査で良品または不
良品と判定した半導体チップの位置を記憶媒体に記憶さ
せておき、この記憶させたデータに基づいて検出した位
置の半導体チップが良品、不良品のどちらであるかを認
識するようにしたものである。このため、良品の半導体
チップの認識に要する時間を短縮することができ、ダイ
ボンド工程の作業効率を向上させることができる。
【0007】請求項2に記載した発明は、特性検査で良
品または不良品と判定した半導体チップの位置だけでな
く外観検査で取り除かれなかった半導体チップの位置も
記憶媒体に記憶し、この2つのデータから良品の半導体
チップのウェハーにおける位置を認識できるようにした
ものである。このため、ダイボンド工程では良品の半導
体チップが外観検査で取り除かれた空白位置に半導体チ
ップがあるかどうかを検出する必要がなくなり、より一
層ダイボンド工程の作業効率を向上させることができ
る。
【0008】なお、上記2つのデータから求められる外
観検査で取り除かれなかった良品の半導体チップのウェ
ハーにおける位置を記憶媒体に記憶させてもよい。ま
た、半導体チップの製造工程には外観検査後に外観検査
で取り除かれなかった半導体チップの個数をカウントす
る工程が設けられており、外観検査で取り除かれなかっ
た半導体チップの位置は本工程で検出できる。また、請
求項3に記載の発明は、1枚のウェーハから作られた良
品の半導体チップの個数を求めるために前記外観検査で
不良品として取り除かれることなくダイボンド工程に供
給された半導体チップの個数をカウントしている。
【0009】請求項に記載した方法は、良品の半導体
チップの位置だけでなくその特性ランクも記憶するよう
にしたものである。この方法では、半導体チップの良、
不良だけでなく特性ランクも短時間で認識させることが
できる。これにより、例えば最も特性のよいランクAの
半導体チップをダイボンドさせて製品Aを作り、次に特
性のよいランクBの半導体チップをダイボンドさせて製
品Bを作ることができるようになる。このように、製品
毎にその製品の使用用途や使用環境にあった特性の半導
体チップをダイボンドすることができ、信頼性の高いも
のを作ることができるようになる。
【0010】
【発明の実施の形態】公知のように、ホトエッチング等
の複数の処理工程を経て1枚のウェハーから複数個の半
導体チップが製造される。半導体チップの製造工程で
は、チップに分割する前のウェハー状態で形成された個
々の半導体素子の電気的特性を検査し(特性検査を行
い)、この特性検査において特性不良であると判定した
半導体素子にインクを塗布し(バッドマークを付け)、
この特性検査を終了するとダイシングして個々の半導体
チップに分割している。この実施形態では、この特性検
査を行う装置(不図示)に、良品であると判定した半導
体チップのウェハーにおける位置をフロッピィディスク
等の記憶媒体に記憶させる(書き込む)処理を行わせる
ようにしている。図1は、特性検査が行われ、分割され
た半導体チップを示している。図において、1は特性検
査において良品であると判定された半導体チップ(良品
チップ)を示しており、2は特性検査において不良品で
あると判定された半導体チップを示している(不良品チ
ップ)。図中のハッチングは特性検査において塗布され
たインクを示している。
【0011】ダイボンド装置には、図1に示す状態で半
導体チップ1、2がセットされるのではなく、外観上の
不良である良品の半導体チップを取り除いた図2に示す
状態でセットされる。図2において、3は外観上の不良
であった半導体チップを取り除いた空白位置を示してい
る。ここで、外観検査において特性不良の半導体チップ
2も同時に取り除いてもよいのであるが、本検査は通常
手作業で行われており、不良の半導体チップを取り除く
ことによる作業時間の増加に伴って人件費がかさみ、結
果的に半導体チップの製造コストを増加させるという問
題があるため、本実施形態では図2に示す良品と不良品
の半導体チップが混在する状態の半導体チップをダイボ
ンド装置にセットするようにしている。個々の半導体チ
ップは粘着シートに載置されている。さらに、外観検査
を終了すると粘着シート上に載置されている半導体チッ
プ(外観検査で取り除かれなかった半導体チップ)の個
数をカウントしている。本工程では、工業用カメラ等で
粘着シート上の半導体チップに対して照射した光の反射
光を検出することにより、粘着シート上に有る半導体チ
ップを検出し、その個数をカウントする。なお、この工
程は1枚のウェハーから作られた良品の半導体チップの
個数を求めるために実施されている。また、特性不良で
あった半導体チップの個数は特性検査においてカウント
されている。
【0012】図3はダイボンド装置の概略の構成を示す
図である。半導体チップ1、2は、粘着シートに載せら
れており、図示していないX−Y方向に移動可能なテー
ブルに保持されている。11はシート上の半導体チップ
1、2の表面に光を照射する照明装置であり、12は半
導体チップ1、2の表面からの反射光を検出するITV
(工業用カメラ)である。ダイボンド装置では、テーブ
ルを移動させて、ITV12が半導体チップ1、2の表
面からの反射光を検出することにより、半導体チップ
1、2の位置(ウェハーにおける位置)を認識する。
【0013】次に、ダイボンド装置が良品の半導体チッ
プを認識する処理を説明する。図4はこの処理を示すフ
ローチャートである。ダイボンド装置は、図示していな
い制御部で記憶媒体から上記の特性検査で良品と判定さ
れた半導体チップ1のウェハーにおける位置を読み出す
(n1)。また、テーブルを移動させてシート3上に有
る全ての半導体チップ1、2の位置(ウェハーにおける
位置)を検出する(n2)。n2は、シート上における
半導体チップ1、2の有無だけを検出すればよいため、
短時間で行える。ダイボンド装置は、n2で検出したシ
ート3上に有った半導体チップ1、2の中で、n1で記
憶媒体から読み出した位置にあるものを良品の半導体チ
ップ1と認識する(n3)。ダイボンド装置は、n3で
良品と認識した半導体チップ1をリードフレーム等にダ
イボンドする。
【0014】このように、この実施形態では特性検査で
の検査結果(記憶媒体に記憶されているデータ)を用い
て、セットされた半導体チップ1、2から良品の半導体
チップ1を認識しているため、短時間で良品の半導体チ
ップ1を認識することができる。これにより、ダイボン
ド工程の作業効率を向上することができる。
【0015】また、上記の図4の処理にかえて、図5に
示す処理で良品の半導体チップを認識するようにしても
よい。ダイボンド装置は、図示していない制御部で記憶
媒体から上記の特性検査で良品と判定された半導体チッ
プ1のウェハーにおける位置を読み出す(n11)。そ
して、その位置がITV12に対向するようにテーブル
を移動し(n12)、その位置に半導体チップ1が有る
かどうかを判定する(n13)。ここで、半導体チップ
1が有ればこれを良品の半導体チップ1として認識し
(n14)、半導体チップ1が無ければ外観検査で取り
除かれた空白位置3であると認識する(n15)。な
お、本処理は、特性検査で良品と判定された半導体チッ
プ1毎に実行する。また、ダイボンド装置は、良品と認
識した半導体チップ1をリードフレーム等にダイボンド
する。
【0016】このように、この実施形態でも特性検査で
の検査結果を用いて、セットされた半導体チップ1、2
から良品の半導体チップ1を認識しているため、短時間
で良品の半導体チップ1を認識することができる。ま
た、特性検査で不良品であると判定した半導体チップ2
については、シート3上に有るかどうかの検出も行わな
いので、良品の半導体チップ1を認識するのに要する時
間を一層短縮でき、ダイボンド工程の作業効率をさらに
向上することができる。
【0017】なお、記憶媒体に、特性検査で良品と判定
された半導体チップ1の位置を記憶させるとしたが、特
性検査で不良品と判定された半導体チップ1の位置を記
憶させてもよいし、その両方を記憶させてもよい。ま
た、上記の実施形態では、照明装置11により半導体チ
ップを照射し、半導体チップ1、2の表面からの反射光
をITV12で検出することで半導体チップ1、2の位
置を検出するとしたが、粘着シートを透明なものとし下
方から光を照射して、ITV12で半導体チップ1、2
の陰影を検出することにより半導体チップ1、2の位置
を検出するようにしてもよい。
【0018】さらに、記憶媒体に特性検査で良品または
不良品と判定した半導体チップの位置だけでなく外観検
査で取り除かれなかった半導体チップの位置も記憶媒体
に記憶させるようにしてもよい。上述したように外観検
査後に粘着シート上に載置されている半導体チップの個
数をカウントする工程が行われるので、本工程を行う装
置に粘着シート上に有る半導体チップの位置を検出さ
せ、これを外観検査で取り除かれなかった半導体チップ
の位置として記憶媒体に書き込ませる。このようにすれ
ば、ダイボンド工程では記憶媒体に記憶されているこれ
らの2つのデータから良品の半導体チップの位置を認識
できるので、空白位置3について半導体チップの有無
(外観不良で取り除かれているかどうか)を検出するこ
となく、良品の半導体チップをダイボンドすることがで
きる。したがって、ダイボンド工程の作業効率をより一
層向上することができる。
【0019】なお、記憶媒体に特性検査で良品または不
良品と判定した半導体チップの位置および外観検査で取
り除かれなかった半導体チップの位置の2つのデータを
記憶させるのではなく、これらのデータから求められる
良品の半導体チップがある位置を記憶させてもよい。
【0020】次に、この発明の別の実施形態について説
明する。この実施形態では、特性検査において半導体チ
ップが特性的に良品であるか不良品であるかを判定する
だけでなく、良品ではある半導体チップについては特性
ランクも判定するようにした。また、記憶媒体には良品
である半導体チップのウェハーにおける位置および特性
ランクを記憶させるようにした。この実施形態のダイボ
ンド装置は、最も特性のよいランクAの半導体チップ1
をダイボンドして製品Aを作り、次に特性のよいランク
Bの半導体チップ1をダイボンドして製品Bを作る。
【0021】図6を参照しながら製品Aを作る場合の処
理を説明する。ダイボンド装置は図示していない制御部
で記憶媒体から上記の特性検査でランクAと判定された
半導体チップ1のウェハーにおける位置を読み出す(n
21)。そして、その位置がITV12に対向するよう
にテーブルを移動し(n22)、その位置に半導体チッ
プ1が有るかどうかを判定する(n23)。ここで、半
導体チップ1が有ればこれをランクAの半導体チップ1
として認識し(n24)、半導体チップ1が無ければ外
観検査で取り除かれた空白位置3であると認識する(n
25)。なお、本処理は特性検査でランクAと判定され
た半導体チップ1毎に実行される。また、ダイボンド装
置は、ランクAと認識した半導体チップ1をリードフレ
ーム等にダイボンドし、製品Aを作る。
【0022】また、図7に示すように製品Bを作る場合
も上記の製品Aを作る場合と同じように、ダイボンド装
置は記憶媒体からランクBと判定された半導体チップ1
のウェハーにおける位置を読み出し(n31)、その位
置がITV12に対向するようにテーブルを移動し(n
32)、半導体チップ1が有るかどうかを判定する(n
33)。ここで、半導体チップ1が有ればこれをランク
Bの半導体チップ1として認識し(n34)、半導体チ
ップ1が無ければ外観検査で取り除かれた空白位置3で
あると認識する(n35)。ダイボンド装置は、ランク
Bと認識した半導体チップ1をリードフレーム等にダイ
ボンドし、製品Bを作る。
【0023】このように、半導体チップの良、不良だけ
でなくそのランクも記憶させることで、製品毎にその製
品の使用用途や使用環境にあった特性の半導体チップを
ダイボンドすることができ、信頼性の高いものを作るこ
とができる。なお、半導体チップのランク分けは2段階
に限定されることはなく、3段階やそれ以上であっても
よい。また、記憶媒体に外観検査で取り除かれなかった
半導体チップの位置も記憶させれば、空白位置3につい
て半導体チップが有るかどうかを検出することなく、半
導体チップをダイボンドすることができるようになり、
本工程の作業効率を一層向上することができる。
【0024】
【発明の効果】以上のように、この発明では、特性検査
で良品または不良品と判定した半導体チップの位置を記
憶させておき、この記憶させたデータに基づいて存在し
ている半導体チップが良品、不良品のどちらであるかを
認識するため、セットされた個々の半導体チップについ
てバッドマークが付されているかどうかを判定する必要
がなく、良品の半導体チップを認識するのに要する時間
を短縮できる。したがって、ダイボンド工程の作業効率
を向上させることができる。
【0025】また、良品の半導体チップの位置だけでな
く外観検査で取り除かれなかった半導体チップの位置も
記憶媒体に記憶させれば、これら2つのデータから良品
の半導体チップのウェハーにおける位置を認識できるの
で、良品の半導体チップが外観検査で取り除かれた空白
位置に半導体チップがあるかどうかを検出する必要がな
くなり、より一層ダイボンド工程の作業効率を向上させ
ることができる。
【0026】また、良品の半導体チップの位置だけでな
くその特性ランクも記憶させることにより、製品毎にそ
の製品の使用用途や使用環境にあった特性の半導体チッ
プをダイボンドすることができ、信頼性の高いものを作
ることができる。
【図面の簡単な説明】
【図1】特性検査が終了し、ダイシングされた半導体チ
ップを示す図である。
【図2】外観検査が行われた後の半導体チップの状態を
示す。
【図3】ダイボンド装置の概略の構成を示す図である。
【図4】この発明の実施形態である半導体チップの認識
処理を示すフローチャートである。
【図5】この発明の実施形態である半導体チップの認識
処理を示すフローチャートである。
【図6】この発明の実施形態である半導体チップの認識
処理を示すフローチャートである。
【図7】この発明の実施形態である半導体チップの認識
処理を示すフローチャートである。
【図8】従来の半導体チップの認識処理を示すフローチ
ャートである。
【符号の説明】
1−半導体チップ(良品) 2−半導体チップ(不良品) 3−空白位置 11−照明装置 12−ITV(工業用カメラ)
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/52 H01L 21/60 H01L 21/66 H01L 21/68

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 ダイボンド工程の前にウェハー単位で
    性検査および外観検査を行い、特性検査で判定した良品
    または不良品の半導体チップのウェハーにおける位置を
    記憶媒体に記憶するとともに、外観検査で判定した不良
    品の半導体チップをダイボンド工程に供給すべくセット
    される半導体チップから取り除き、 ダイボンド工程では、セットされた半導体チップのウェ
    ハーにおける位置および前記記憶媒体に記憶されている
    データに基づいて該半導体チップが良品であるかどうか
    を認識することを特徴とする半導体チップ認識方法。
  2. 【請求項2】 ダイボンド工程の前にウェハー単位で行
    われる特性検査で判定した良品または不良品の半導体チ
    ップのウェハーにおける位置、および外観上の不良であ
    る半導体チップを取り除く外観検査で取り除かれなかっ
    た半導体チップのウェハーにおける位置の2つのデー
    タ、または、これらの2つのデータから求められた外観
    検査で取り除かれなかった良品の半導体チップのウェハ
    ーにおける位置を記憶媒体に記憶し、 ダイボンド工程では、記憶媒体に記憶されているデータ
    に基づいて良品の半導体チップが配置されるべき位置の
    半導体チップの有無を検出して、該位置に半導体チップ
    が存在するときに該半導体チップを良品の半導体チップ
    として認識することを特徴とする半導体チップ認識方
    法。
  3. 【請求項3】 前記外観検査で不良品として取り除かれ
    ることなくダイボンド工程に供給された半導体チップの
    個数をカウントすることを特徴とする請求項1または2
    に記載の半導体チップ認識方法。
  4. 【請求項4】 前記記憶媒体には、さらに良品の半導体
    チップの特性ランクを記憶し、 ダイボンド工程にて、良品の半導体チップの特性ランク
    を認識することを特徴とする請求項1〜3のいずれかに
    記載の半導体チップ認識方法。
JP27681297A 1997-10-09 1997-10-09 半導体チップ認識方法 Expired - Fee Related JP3300264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27681297A JP3300264B2 (ja) 1997-10-09 1997-10-09 半導体チップ認識方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27681297A JP3300264B2 (ja) 1997-10-09 1997-10-09 半導体チップ認識方法

Publications (2)

Publication Number Publication Date
JPH11121476A JPH11121476A (ja) 1999-04-30
JP3300264B2 true JP3300264B2 (ja) 2002-07-08

Family

ID=17574741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27681297A Expired - Fee Related JP3300264B2 (ja) 1997-10-09 1997-10-09 半導体チップ認識方法

Country Status (1)

Country Link
JP (1) JP3300264B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5721476B2 (ja) * 2011-03-09 2015-05-20 富士機械製造株式会社 電子部品実装装置及び電子部品実装方法

Also Published As

Publication number Publication date
JPH11121476A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US5119436A (en) Method of centering bond positions
JPS62269279A (ja) パタ−ン認識システム
TWI294659B (en) Method of automaticallt creating a semiconductor processing prober device file
JP4403777B2 (ja) 配線パターン検査装置及び方法
JP2993398B2 (ja) ピックアップ装置及びピックアップ方法
JP3300264B2 (ja) 半導体チップ認識方法
JP2008172203A (ja) 半導体チップの選別装置
JPH1167876A (ja) ダイ認識方法および半導体製造装置
JPH05232034A (ja) 半導体素子の外観検査装置とその方法
JPH04279041A (ja) パターン欠陥検出方法
JPH09148387A (ja) 半導体製品の処理装置
JPH05114640A (ja) リード測定方法および装置並びにそれが使用されたリード検査装置
JPH0722475A (ja) ダイボンディング方法およびダイボンダ
JPH0582741B2 (ja)
JP2005044949A (ja) 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法
JP2002195955A (ja) 半導体欠陥検査方法及び半導体欠陥検査装置
JP2990134B2 (ja) 半導体チップ、半導体試験装置及び半導体装置試験方法
JP2000294612A (ja) チップレイアウト生成方法およびその装置
JP3053129B2 (ja) 検査装置
JPS634348B2 (ja)
JPH10233350A (ja) 半導体チップおよびそれを用いた半導体装置の製造システム
WO2020188678A1 (ja) 半導体装置の組立システム、半導体装置の組立方法、及び半導体装置の組立プログラム
JP3171949B2 (ja) ワイヤボンディング検査方法
JPH05144891A (ja) 半導体装置用マツピングデータ・マーキングユニツト
JPH01194331A (ja) マーキングによるダイボンディング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees